《超低噪音电压基准电路.pdf》由会员分享，可在线阅读，更多相关《超低噪音电压基准电路.pdf（15页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104094180A43申请公布日20141008CN104094180A21申请号201380007710022申请日2013020161/594,85120120203US13/757,24120130201USG05F3/20200601G05F3/30200601G05F3/1620060171申请人美国亚德诺半导体公司地址美国马萨诸塞州72发明人AJ卡尔布JS沙弗兰74专利代理机构中国国际贸易促进委员会专利商标事务所11038代理人陈华成54发明名称超低噪音电压基准电路57摘要一种电压基准电路包括多个VBE单元，每个单元包括以交叉四元连接并经布置以产生VBE电压的四。
2、个双极结型晶体管BJT。所述多个VBE单元单元堆叠，使得它们的VBE单元电压相加。末级被耦合到相加VBE电压，所述末级经配置以产生VBE电压，其和VBE电压相加以提供基准电压。这种布置用于抵消在每个VBE单元中出现的第一级噪音以及和两个电流源相关的误匹配，使得本电压参考电路提供带隙电压输出中的超低I/F噪声。30优先权数据85PCT国际申请进入国家阶段日2014080186PCT国际申请的申请数据PCT/US2013/0244722013020187PCT国际申请的公布数据WO2013/116749EN2013080851INTCL权利要求书3页说明书6页附图5页19中华人民共和国国家知识产权。
3、局12发明专利申请权利要求书3页说明书6页附图5页10申请公布号CN104094180ACN104094180A1/3页21一种电压基准电路，包括多个VBE单元，每个VBE单元包括以交叉四元配置连接并经布置以产生VBE电压的四个双极结型晶体管BJT，所述多个VBE单元堆叠，使得它们的VBE电压相加；以及末级，被耦合到相加了的VBE电压，所述末级经配置以产生多个VBE电压，所述多个VBE电压与所述相加了的VBE电压相加以提供基准电压。2根据权利要求1所述的电压基准，其中，所述电压基准电路被布置以使得所述基准电压具有为零的一阶温度系数。3根据权利要求1所述的电压基准，其中每个所述VBE单元包括具有。
4、区域A1的第一双极结型晶体管BJTQ1，具有连接到第一节点的基极端子、连接到电路公共点的发射极端子、以及连接到第二节点的集电极端子；具有区域A2的第二双极结型晶体管BJTQ2，具有连接到所述第二节点的基极端子、连接到第三节点的发射极端子、以及连接至所述第一节点的集电极端子；具有区域A3的第三双极结型晶体管BJTQ3，具有连接到第四节点的基极端子、连接到所述第二节点的发射极端子、以及连接至第五节点的集电极端子；具有区域A4的第四双极结型晶体管BJTQ4，具有连接到所述第四节点的基极端子、连接到所述第一节点的发射极端子、以及连接至第六节点的集电极端子；分别接收第一电流I1和第二电流I2的所述第五节。
5、点和第六节点；和在所述第三节点和所述电路公共点之间连接的电阻；使得跨所述电阻产生VBE电压，其由下式给出其中IS1、IC1、IS2、IC2、IS3、IC3、IS4和IC4分别是Q1、Q2、Q3和Q4的饱和电流和集电极电流，并且IC3I1，以及IC4I2。4根据权利要求3所述的电压基准，其中，所述第一电流和第二电流由电流源提供的。5根据权利要求4所述的电压基准，其中，所述第一电流和第二电流由如下部件提供固定电流源；二极管连接的晶体管；和第一镜像晶体管和第二镜像晶体管，所述二极管连接的晶体管与所述第一镜像晶体管和第二镜像晶体管相连接，以使得由所述固定电流源提供的电流被镜像到所述第三节点和第四节点，。
6、所述镜像电流是I1和I2。6根据权利要求5所述的电压基准，其中，所述第一镜像晶体管和第二镜像晶体管是PMOS场效应晶体管或PNP晶体管。7根据权利要求3所述的电压基准，所述电压基准电路布置成使得I1I2。8根据权利要求3所述的电压基准，其中A1A4和A2A3NA1，其中N1。9根据权利要求3所述的电压基准，其中，跨堆叠中的第一VBE单元中的电阻的VBE电压被连接到在所述堆叠中的第二VBE单元的电路公共点，跨所述堆叠中的第二VBE单元中的电阻的VBE电压被连接到所述堆叠中的第三VBE单元的电路公共点，依此类推。10根据权利要求3所述的电压基准，其中，所述电阻是场效应晶体管，所述场效应晶体管被连接。
7、成使得它被驱动以传导足以维持所述VBE单元处于平衡状态的电流。权利要求书CN104094180A2/3页311根据权利要求3所述的电压基准，还包括连接在所述第五节点与所述第四节点之间的晶体管，该晶体管经配置以驱动Q3和Q4的基极。12根据权利要求11所述的电压基准，其中，连接在所述第五节点与所述第四节点之间的所述晶体管是NMOS场效应晶体管或NPN。13根据权利要求1所述的电压基准，其中，所述末级包括VBE单元，包括以交叉四元配置连接并经配置以生成VBE电压和至少一个VBE电压的四个双极结型晶体管BJT，所述至少一个VBE电压与所述相加了的VBE电压相加。14根据权利要求13所述的电压基准，其。
8、中，所述末级包括具有区域A1的第一双极结型晶体管BJTQ1，具有连接到第一节点的基极端子、连接到电路公共点的发射极端子、以及连接到第二节点的集电极端子；具有区域A2的第二双极结型晶体管BJTQ2，具有连接到所述第二节点的基极端子、连接到第三节点的发射极端子、以及连接到所述第一节点的集电极端子；具有区域A3的第三双极结型晶体管BJTQ3，具有连接到第四节点的基极端子、连接到所述第二节点的发射极端子、以及连接到第五节点的集电极端子；具有区域A4的第四双极结型晶体管BJTQ4，具有连接到所述第四节点的基极端子、连接到所述第一节点的发射极端子、以及连接到第六节点的集电极端子；分别接收第一电流I1和第二。
9、电流I2的所述第五节点和第六节点；和在所述第三节点和所述电路公共点之间连接的电阻；使得跨所述电阻产生VBE电压，其由下式给出其中IS1、IC1、IS2、IC2、IS3、IC3、IS4和IC4分别是Q1、Q2、Q3和Q4的饱和电流和集电极电流，并且IC3I1，以及IC4I2；所述末级的电路公共点被连接成接收所述相加了的VBE电压；在节点处获取所述基准电压，使得所述相加了的VBE电压与至少一个VBE电压相加。15根据权利要求14所述的电压基准，其中，在所述第四节点处获取所述基准电压，以使得所述相加了的VBE电压与所述第二双极结型晶体管和第三双极结型晶体管的VBE电压相加。16根据权利要求14所述的。
10、电压基准，其中，在所述第一节点处获取所述基准电压，使得所述相加了的VBE电压与所述第一双极结型晶体管的VBE电压相加。17根据权利要求14所述的电压基准，其中，在所述第二节点处获取所述基准电压，使得所述相加了的VBE电压与所述第二双极结型晶体管的VBE电压相加。18根据权利要求14所述的电压基准，其中，所述末级具有相关联的电源电压，并且还包括参考电源电压的电流镜，该电流镜被布置成将所述电流I2镜像到所述第五节点，以提供所述电流I1。19根据权利要求14所述的电压基准，其中，所述电阻是可变电阻，以使得所述基准电压的温度系数能够通过改变所述电阻而被修整。20一种由多个VBE单元形成的VBE生成电路。
11、，每个所述VBE单元包括具有区域A1的第一双极结型晶体管BJTQ1，具有连接到第一节点的基极端子、连接到权利要求书CN104094180A3/3页4电路公共点的发射极端子、以及连接到第二节点的集电极端子；具有区域A2的第二双极结型晶体管BJTQ2，具有连接到所述第二节点的基极端子、连接到第三节点的发射极端子、以及连接到所述第一节点的集电极端子；具有区域A3的第三双极结型晶体管BJTQ3，具有连接到第四节点的基极端子、连接到所述第二节点的发射极端子、以及连接到第五节点的集电极端子；具有区域A4的第四双极结型晶体管BJTQ4，具有连接到所述第四节点的基极端子、连接到所述第一节点的发射极端子、以及连。
12、接到第六节点的集电极端子；分别接收第一电流I1和第二电流I2的所述第五节点和第六节点；和在所述第三节点和所述电路公共点之间连接的电阻；使得跨所述电阻产生VBE电压，其由下式给出其中IS1、IC1、IS2、IC2、IS3、IC3、IS4和IC4分别是Q1、Q2、Q3和Q4的饱和电流和集电极电流，并且IC3I1，以及IC4I2。21根据权利要求20所述的VBE生成电路，其中，跨堆叠中的第一VBE单元中的电阻的VBE电压被连接到所述堆叠中的第二VBE单元的电路公共点，跨述堆叠中的第二VBE单元中的电阻的VBE电压被连接到所述堆叠中的第三VBE单元的电路公共点，依此类推。22根据权利要求20所述的VB。
13、E生成电路，其中，所述电阻是场效应晶体管，所述场效应晶体管被连接成使得它被驱动以传导足以维持所述VBE单元处于平衡状态的电流。23根据权利要求20所述的VBE生成电路，还包括连接在所述第五节点与所述第四节点之间的晶体管，该晶体管经配置以驱动Q3和Q4的基极。24一种由多个VBE单元形成的VBE生成电路，每个所述VBE单元包括具有区域A1的第一NMOS场效应晶体管Q1，具有连接到第一节点的栅极端子、连接到电路公共点的源极端子、以及连接到第二节点的漏极端子；具有区域A2的第二NMOS场效应晶体管Q2，具有连接到所述第二节点的栅极端子、连接到第三节点的源极端子，以及连接到所述第一节点的漏极端子；具有。
14、区域A3的第三NMOS场效应晶体管Q3，具有连接到第四节点的栅极端子、连接到所述第二节点的源极端子、以及连接到第五节点的漏极端子；具有区域A4的第四NMOS场效应晶体管Q4，具有连接到所述第四节点的栅极端子、连接到所述第一节点的源极端子，以及连接到第六节点的漏极端子，每个NMOS场效应晶体管在弱反型中操作；分别接收第一电流I1和第二电流I2的所述第五节点和第六节点；和在所述第三节点和所述电路公共点之间连接的电阻；使得VBE电压跨所述电阻产生，其与绝对温度成比例。25根据权利要求24所述的VBE生成电路，还包括连接在所述第五节点与所述第四节点之间的晶体管，该晶体管经配置以驱动Q3和Q4的基极。权。
15、利要求书CN104094180A1/6页5超低噪音电压基准电路0001相关申请0002本申请请求KALB等于2012年2月3日提交的临时专利申请号61/594851的权益。技术领域0003本发明一般涉及到电压基准电路，并且更具体地涉及具有非常低的噪声规格的电压基准电路。背景技术0004具有低或零温度系数TC的一种类型的电压基准电路是带隙电压基准。低TC是通过产生具有正TCPTAT的电压并相加其和具有负TCCTAT的电压以建立具有一阶零TC的基准电压而实现。产生的带隙基准电压的常规方法示于图1。放大器10向双极结型晶体管BJTQ1和Q2提供相等的电流；然而，Q1和Q2的发射极区域被故意制成不同的。
16、，这样两个晶体管的基极发射极电压的是不同的。这种差异VBE是出现在电阻R2的PTAT电压。它与Q1的基极发射极电压VBE其是CTAT电压相加以产生基准电压VREF，由下式给出0005VREFVBE，Q1VPTATVBE，Q1KVTLNNVOS0006其中，KR1/R2，VT是热电压，N是发射极面积之比，以及VOS是放大器10的偏置电压。0007当这样安排时，在产生PTAT电压时产生的噪声VN,PTAT由下式给出0008MARINCA在美国专利号8228052中描述的另一种带隙电压基准的方法，示于图2。由于堆叠的独立VBE单元，明确放大器并不适用该VBE电压产生方法。这里，基准电压的输出由下式给。
17、出0009VREFVBE1VBE2VBEKVBE0010每个VBE单元的噪声互不相关；因此，PTAT电压的噪声贡献VN,PTAT以RMS方式相加，由下式给出00110012通过该方法产生比图1所示的常规方法的较低噪声，噪声等级对于某些实施方式仍是不可接受地高。发明内容0013电压基准电路，提出一种能够提供一种噪声系数除与上面描述的现有技术方法相关联的低。0014本电压基准电路包括多个VBE单元，每个单元包括以交叉四元连接并经布置以说明书CN104094180A2/6页6产生VBE电压的四个双极结型晶体管BJT。多个VBE单元单元堆叠，使得它们的VBE单元电压相加。末级被耦合到相加VBE电压；末。
18、级经配置以产生VBE电压，其和VBE电压相加以提供基准电压。这种布置用于抵消在每个VBE单元中出现的第一级噪音以及和两个电流源相关的误匹配，使得本电压基准电路提供带隙电压输出中的超低1/F噪声。0015参照下面的描述和权利要求书，本发明的这些和其他特征、方面以及优点将变得更好理解。附图说明0016图1是已知的带隙电压基准的示意图。0017图2是另一种已知的带隙电压基准的框图。0018图3是VBE单元的示意图。0019图4是诸如图3所示的VBE单元的构成噪声分量的曲线图。0020图5是四元VBE单元的示意图。0021图6是诸如图5所示的四元VBE单元的构成噪声分量的曲线图。0022图7是交叉四元。
19、VBE单元的示意图。0023图8是比较交叉四元VBE的噪声与四元VBE单元和基本VBE单元的噪声的曲线图。0024图9是诸如图7所示的交叉四元VBE单元的构成噪声分量的曲线图。0025图10是根据本发明的超低噪声电压基准电路的一个可能实施例的示意图。具体实施方式0026能产生VBE电压的单元的一个可能实施方式示于图3MARINCA，IBID。双极结型晶体管Q1和Q2被布置以使得Q2的发射极面积是Q1的N倍，以及场效应晶体管MP1和MP2被布置以分别向Q1和Q2提供相等的电流I1和I2。NMOSFETMN1用作电阻，单元的输出电压VBE在该电阻出现，由下式给出00270028其中VT是热电压，I。
20、C1和IC2分别是Q1和Q2的集电极电流，以及IS1和IS2分别是Q1和Q2的饱和电流。因此，VBE电压纯粹依赖于NPN晶体管Q1和Q2的发射极面积比，名义上V，电流I1和I2的匹配通过PMOS电流镜晶体管MP2和MP3产生，以及Q1和Q2的匹配。NMOSFETMNI作为可变电阻器，它由电路调谐以下沉保持单元处于平衡状态所需的电流。该类的多个VBE单元可以“堆叠”即连接，使得它们各自的VBE电压相加并然后耦合到级，该级增加VBE电压到相加VBE电压以提供电压基准电路。NMOSFETMN2优选地连接如图所示并用来驱动Q1和Q2的基极，但其他手段也可使用；BJT也可用于这一目的。0029在标准CM。
21、OS处理上设计的诸如图3所示的VBE单元的构成噪声分量示于图4。以低于L0HZ的频率，PMOSFET的MP2和MP3的1/F噪声占主导地位。超过10HZ，整体VBE噪音大致相等地在PMOS电流镜的热噪声和NPNQ1和Q2的散粒噪声之间分割。请注意，即说明书CN104094180A3/6页7使MP2和MP3完美匹配，Q1和Q2的小信号集电极电流是不相等的，因为MP2和MP3每个都有自己未修正的噪声；该差分噪声会导致在VBE输出中的噪声。1/F噪声在MOS设备中比在双极型设备中更明显；因此，在图10中，PMOS噪声对总噪声的贡献占在低于10HZ的频率主导地位。0030我们理论上可以通过使用两组两个。
22、NPN晶体管来创建VBE电压而改进以上讨论的VBE单元的噪声性能。该方法，在此称为NPN晶体管的“四元VBE单元”，示出在图5中。需要注意的是，如上述，多个四元VBE单元可以被堆叠并连接到级，该级增加VBE电压到相加VBE电压以提供电压基准电路。0031这种结构的输出电压VBE由下式给出00320033在四元VBE单元中，VBE电压增加2倍，而由于NPN射噪声发生器未经校正，对VBE电压的NPN散粒噪声的贡献增加2倍。其结果是，四元VBE单元提供了信号噪声比SNR的改善00344/6/1/24/31150035如果整体宽带VBE噪音在PMOS热噪声和NPN散粒噪声之间均匀分割。0036如上文所。
23、指出的，四元单元将VBE幅度增加2倍，其对应于增加信号功率四倍，但是，PMOS噪声幅度也增加了一倍看到两倍从电流转换为电压的增益，所以它增加功率四倍。因为噪声发生器的数量加倍，所以散粒噪声增大。有两倍多的噪声发生器，使散粒噪声功率增加2倍。图6示出了四元VBE单元的构成噪声成分。0037仔细看看四元VBE单元发现在小信号意义上I1I2，因为PMOS电流镜MP2和MP3的未修正的噪音。高电流密度对Q1和Q3遇到具有独立噪声的I1，而低电流密度对Q2和Q4遇到具有独立噪声的I2。PMOS噪声源不相关的性质导致使用四元VBE单元产生VBE电压中的噪声。因此，当四元VBE单元的SNR比标准VBE单元提。
24、高，性能对于一些用于仍然是不可接受的。0038现在描述能提供超低噪声性能的电压参考电路。当前的电压基准电路采用了“交叉四元VBE单元”到一阶抵消提供电流I1和I2的两个电流源的噪音和不匹配。不使用交叉四元连接，电流源可以是VBE输出电压的噪声和失配中的整体主要来源。然而，这里，电压基准提供带隙电压输出中的超低1/F噪声，使其适合于诸如医疗仪器的要求苛刻的应用。例如，一个可能的应用是作为用于个心电图ECG医疗专用标准产品ASSP的超低噪声基准电压源。0039交叉四元VBE单元的优选实施例的示意图示于图7，这种布置的输出由下式给出0040说明书CN104094180A4/6页80041其中IS1、。
25、IC1、IS2、LC2、IS3、IC3、IS4和IC4分别是晶体管Q1、Q2、Q3和Q4的饱和电流和集电极电流。0042因为IC3I1以及IC4I2，它可以表明00430044和00450046其中，1、2、3和4分别是晶体管Q1、Q2、Q3和Q4的电流增益。通常情况下，晶体管Q1和Q4将具有发射极区域A，以及晶体管Q2和Q4将具有发射极区域NA。然后，输出由下式给出00470048应当指出的是，发射区的其他定标是可能的。如上述，NMOSFETMNI优选地用作电池的输出电压VBE出现的电阻，以及NMOSFETMN2优选地连接如图所示以驱动Q1和Q2的基极；然而注意，MN2可替代地使用NPN晶体。
26、管实现的，并且由MNI和MN2所提供的功能可取代地通过其它手段来提供。0049在该结构中，高电流密度对Q1和Q3和低电流密度对Q2和Q4各自具有一个集电极电流始自I1的NPN以及一个集电极电流始发自I2的一个NPN。由MP2和MP3引入的噪声成分被强制通过交叉四元配置相关。因此，1/F和宽带噪声以及PMOS电流镜晶体管的失配会被拒绝为仅仅由交叉四元配置中使用的NPN晶体管的所限定的量。0050最后一条语句可以通过重新观察上面所示的ICI和IC3方程更好地理解，这表明电流ICI和IC3并非完全由于有限相关。电流IC3纯粹是I1的函数，而ICI是I1和I2的函数；I2对ICI的相对贡献依赖于。在相。
27、同条件适用于IC2和IC4。电流源中VBE电压对噪声的灵敏度可以计算作为VBE电压相对于每个电流的偏导数。为简化计算，该晶体管的电流增益将被假定为等于，计算将在标准操作点I1I21进行。敏感度由下式给出005100520053很显然，灵敏度与电流增益成反比。结论是，PMOS电流源的噪声抑制由限定，当使用使能较大时的制造处理时具有可实现的更大抑制。0054交叉四元VBE单元的噪声和标准VBE单元的噪声的比较示于图8。交叉四元VBE单元的1/F噪声比四元和标准VBE单元该处理的大约为8低7倍，以及宽带噪声在标准单元上减少接近2倍。图9示出了交叉四元VBE单元的构成噪声成分。由于前面所述的有限，仍然。
28、由于PMOS电流镜具有1/F噪声分量；然而，PMOS电流镜的噪声的整体贡说明书CN104094180A5/6页9献因为交叉四元VBE配置而降低。0055多个交叉四元VBE单元可以堆叠在一起，然后耦合到末级以产生具有超低噪音的一阶零TC电压基准；一个可能的实施方案示于图10。两个交叉四元VBE单元20和22被示于图10，尽管根据需要可以使用更多或更少的交叉四元VBE单元。堆叠的交叉四元VBE单元连接，使得它们各自的VBE电压相加。在所示的示例性实施例中，这是通过将在第一交叉四元VBE单元20中的电阻MN1的VBE电压连接到堆叠中的第二交叉四元VBE单元的电路公共点，将第二交叉四元VBE单元22中。
29、的电阻MN3的VBE电压连接到堆叠中第三交叉四元VBE单元如果存在的话的电路公共点等而实现的。0056出现在堆叠中的最后一个交叉四元VBE单元中的电阻之间的VBE电压被连接到末级24，其在所示的示例性实施例中几乎相同于其他的交叉四元VBE单元。末级的输出26VREF取自Q11和Q12的基部，使得末级有助于交叉四元VBE电压为基准电压输出，以及提供电压基准的CTAT成分的两个完整的VBE电压。由末级提供的VBE电压由下式给出00570058其中VT是热电压，以及IC9、IC10、IC11和IC12分别是Q9、Q10、Q11和Q12的集电极电流。基准电压VREF然后由下式给出0059VREFVBE。
30、1VBE2VBEK2VBE0060注意，末级的电流由反射镜配置提供来源具有MP7二极管连接，而不是通过在交叉四元VBE单元中的两个电流源。还有，不是如同在交叉四元单元的优选实施例中使用NMOSFET作为单元的VBE电压出现的电阻，这里是由电阻R1设置的级电流，其是可变的以提供TC的修剪机制。0061这类电路的大多数误差是由于VBE项。从理论上讲，VBE在0K相交VGO带隙电压。与0K的斜率由提供VBE电压和电流的晶体管的尺寸确定其对于每个晶体管和每个模具有所不同。现有技术的设计通常将VBE电压的一部分加到VBE电压，以获得零TC。这意味着该电路在0K增加了KVG0，以及在一些未知温度的0；该调。
31、整方案绕未知温度旋转VBE曲线。最终的结果是，带隙基准电压源具有零TC的“神奇电压”随着模具变化。这使得修整困难，TC修剪和增益修剪需要提供可接受的性能。0062本调整方案将改变末级电流以影响VBE的变化。其在0K围绕VG0旋转VBE曲线，并允许以和输入的相同数学方式清零大小和电流误差。最终的结果是，基准电压输出在相同的魔术电压对于每个模具都具有零TC假设VGO没有改变。这允许对TC的简单的单点修剪。理想情况下，只有TC修剪机制是必要的，因为输出将总是魔术电压。基准的输出电压然后分压通过，例如，分压器26以获得所希望的输出电压VOUT。0063交叉四元VBE单元被描述和示出为包括两个NPN晶体。
32、管作为VBE发生器，两个PMOS设备作为电流镜以及NMOS设备作为可变电阻。然而，可以想象的是，人们可以使用例如NMOS场效应管在弱反型中代替NPN晶体管，或者PNP代替PMOSFET的电流镜，或NPN代替NMOSFETMN2。该VBE单元的任何变形可以通过交叉四元技术加以改进。0064这里所描述的本发明的实施例是示例性的，许多修改，改变和重排可以容易地设想以达到实质相同的结果，所有这些都旨在包括在所附权利要求定义的本发明的精神和范说明书CN104094180A6/6页10围内。说明书CN104094180A101/5页11图1现有技术图2现有技术图3说明书附图CN104094180A112/5页12图4图5说明书附图CN104094180A123/5页13图6图7说明书附图CN104094180A134/5页14图8图9说明书附图CN104094180A145/5页15图10说明书附图CN104094180A15。