《电压追踪电路.pdf》由会员分享，可在线阅读，更多相关《电压追踪电路.pdf（13页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104133514A43申请公布日20141105CN104133514A21申请号201410163562822申请日2014042213/886,14620130502USG05F1/5620060171申请人南亚科技股份有限公司地址中国台湾桃园县72发明人褚炜路刘斌74专利代理机构隆天国际知识产权代理有限公司72003代理人赵根喜李昕巍54发明名称电压追踪电路57摘要本发明公开了一种电压追踪电路，包含一电压产生装置、一第一运算放大器、一第一电压产生器及一接成二极管形式的装置。电压产生装置用于提供一固定电压。第一运算放大器包含一第一输入端、一第二输入端和一输出端。第一运算。
2、放大器的第一输入端施加该固定电压，第一运算放大器的第二输入端耦接一受保护电路模型。第一电压产生器耦接第一运算放大器的输出端和一限压器，其中该限压器耦接受保护装置。接成二极管形式的装置设置在一反馈回路上，该反馈回路连接第一运算放大器的第二输入端和第一电压产生器。本发明可避免因制程、电压和温度变异而产生的电流变化，所造成电压追踪误差。30优先权数据51INTCL权利要求书1页说明书6页附图5页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书6页附图5页10申请公布号CN104133514ACN104133514A1/1页21一种电压追踪电路，包含一电压产生装置，提供一固定电压；。
3、一第一运算放大器，包含一第一输入端、一第二输入端和一输出端，该第一输入端施加该固定电压，该第二输入端耦接一受保护电路模型；一第一电压产生器，耦接该第一运算放大器的该输出端和一限压器，其中该限压器耦接受保护装置；以及一接成二极管形式的装置，设置在一反馈回路上，该反馈回路连接该第一运算放大器的该第二输入端和该第一电压产生器。2根据权利要求1所述的电压追踪电路，其中该第一电压产生器包含一第一晶体管，该第一晶体管包含一栅极端和一第一端，其中该栅极端耦接该第一运算放大器的该输出端，该第一端耦接该限压器。3根据权利要求2所述的电压追踪电路，其中该第一电压产生器包含两串联的电阻，其中该两串联的电阻和该第一晶。
4、体管串联。4根据权利要求3所述的电压追踪电路，其中该电压产生装置还包含一多路供应开关。5根据权利要求4所述的电压追踪电路，还包含一开关，其中该开关与该两串联的电阻中一者并联。6根据权利要求5所述的电压追踪电路，还包含另一开关，其中该另一开关和该接成二极管形式的装置并联。7根据权利要求1所述的电压追踪电路，其中该电压产生装置包含一第二运算放大器，包含一第一输入端、一第二输入端及一输出端，其中该第一输入端与一参考电压源耦接；以及一第二电压产生器，与该第二运算放大器的该第二输入端和该输出端耦接，以产生该固定电压。8根据权利要求7所述的电压追踪电路，其中该第二电压产生器包含一第二晶体管，该第二晶体管包。
5、含一栅极端和一电极端，其中该第二晶体管的栅极端耦接该第二运算放大器的该输出端，该电极端耦接该第二运算放大器的该第二输入端。9根据权利要求8所述的电压追踪电路，其中该第二电压产生器包含两串联的可调式电阻。10根据权利要求2所述的电压追踪电路，其中该第一晶体管的该第一端是正输入端。权利要求书CN104133514A1/6页3电压追踪电路技术领域0001本发明涉及一种电压追踪电路。背景技术0002当栅极至源极电压GATETOSOURCEVOLTAGES太高时，具薄氧化层的半导体装置会有可靠性的问题。于是，通路晶体管PASSTRANSISTOR通常被运用来作为电压限制器VOLTAGELIMITER，以。
6、保护这些半导体装置。然而，如果栅极电压不够高，此电压限制器也会有计时TIMING上和性能方面等的隐忧。为降低这些隐忧的影响，会使用临界电压追踪电压产生器THRESHOLDVOLTAGETRACKINGVOLTAGEGENERATOR，以在即便电压限制器受到PVT制程PROCESS、电压VOLTAGE和温度TEMPERATURE变异的影响下，电压限制器可拥有固定最大的电压。0003图1为一传统的临界电压VT追踪电压产生器1。VT追踪电压产生器1具有一运算放大器11。运算放大器11的正输入端连接一参考电压源VREF。运算放大器11的输出端连接晶体管12的栅极端。晶体管12可为P型金属氧化物半导体晶。
7、体管，其源极可施加一电压，其漏极可连接晶体管MTRACK的栅极、晶体管MTRACK的漏极及晶体管MPG的栅极。晶体管MTRACK的源极连接串联电阻R1和R2的一端，而串联电阻R1和R2的另一端则接地。一负反馈NEGATIVEFEEDBACK连接运算放大器11的负输入端和串联电阻R1和R2间的接点CONNECTIONNODE。晶体管MPG的源极电压VOUT可利用下列式子计算00040005其中VGS为晶体管MTRACK中从栅极至源极的电压；VT为晶体管MPG的临界电压THRESHOLDVOLTAGE。0006如果电压VGS非常接近电压VT，则电压VOUT会概略等于一安全电压SAFEVOLTAGE。
8、VSAFE。因为电压VGS是用来追踪晶体管MPG的临界电压VT，所以电压VOUT会可限制不超过安全电压VSAFE。0007VT追踪电压产生器1使用一二极管连接晶体管DIODECONNECTEDTRANSISTORMTRACK来追踪相同大小的晶体管MPG的临界电压VT。然而，流经晶体管MTRACK或从漏极到源极的电流IFB不会随着流经晶体管MPG的电流IDS的变化而变化，因此电流IFB的变化因PVT变异而产生可能会使电压VGS和电压VT间有显著的差异，从而导致产生无法接受的追踪误差的问题。发明内容0008根据上述问题，本发明对应地实现不同实施例的电压追踪电路。0009本发明一实施例的电压追踪电路。
9、包含一电压产生装置、一第一运算放大器、一第一电压产生器及一接成二极管形式的装置。电压产生装置用于提供一固定电压。第一运算放大器包含一第一输入端、一第二输入端和一输出端。第一运算放大器的第一输入端施加说明书CN104133514A2/6页4该固定电压，第一运算放大器的第二输入端耦接一受保护电路模型。第一电压产生器耦接第一运算放大器的输出端和一限压器，其中该限压器耦接受保护装置。接成二极管形式的装置设置在一反馈回路上，该反馈回路连接第一运算放大器的第二输入端和第一电压产生器。0010在一些实施例中，第一电压产生器包含一第一晶体管，第一晶体管包含一栅极端和一第一端，其中第一晶体管的栅极端耦接第一运算。
10、放大器的输出端，第一晶体管的第一端耦接限压器。0011在一些实施例中，第一电压产生器包含两串联的电阻，其中该两串联的电阻和第一晶体管串联。0012在一些实施例中，电压产生装置包含一多路供应开关。0013在一些实施例中，电压追踪电路还包含一开关，其中该开关与两串联的电阻中一者并联。0014在一些实施例中，电压追踪电路还包含另一开关，其中该另一开关和接成二极管形式的装置并联。0015在一些实施例中，电压产生装置包含一第二运算放大器及一第二电压产生器。第二运算放大器包含一第一输入端、一第二输入端及一输出端，其中第二运算放大器的第一输入端与一参考电压源耦接。第二电压产生器与第二运算放大器的第二输入端和。
11、输出端耦接，以产生固定电压。0016在一些实施例中，第二电压产生器包含一第二晶体管，第二晶体管包含一栅极端和一电极端，其中第二晶体管的栅极端耦接第二运算放大器的输出端，第二晶体管的电极端耦接第二运算放大器的第二输入端。0017在一些实施例中，第二电压产生器包含两串联的可调式电阻。0018在一些实施例中，第一晶体管的第一端是正输入端。0019本发明至少部分实施例揭露的电压追踪电路可避免因PVT变异而产生的电流变化，所造成电压追踪误差。附图说明0020图1为一传统的临界电压VT追踪电压产生器。0021图2为本发明一实施例的电压追踪电路的示意图。0022图3为本发明一实施例的电压追踪电路的应用的示意。
12、图。0023图4为本发明一实施例的输入缓冲器模型的示意图。0024图5为本发明一实施例的电压追踪电路的示意图。0025其中，附图标记说明如下00261临界电压追踪电压产生器00272电压追踪电路00283电压限制器00294输入缓冲器00305输入缓冲器模型00316电压追踪电路说明书CN104133514A3/6页500327单位缓冲器00338列译码器模型003411运算放大器003512晶体管003621电压产生装置003722运算放大器003823电压产生器003924接成二极管形式的装置004061多路供应开关004162运算放大器004263电压产生器004364接成二极管形式的装。
13、置0044211运算放大器0045212电压产生器0046220反馈回路0047221第一输入端0048222第二输入端0049223输出端0050231晶体管0051232电阻0052631晶体管00532111、2112输入端00542113输出端00552121晶体管00562311栅极端00572312、2313电极端0058IDS、IFB、IGATE电流0059MPG、MTRACK晶体管0060R1、R2、R3、R4、R5、R6电阻0061SW1、SW2开关0062V1固定电压0063VBGR、VCC电源供应0064VCCPGIDL、VCCPRDEC、VNWL电源供应端0065VCC。
14、P、VIN电源0066VFB、VFB、VGATE、VCCRDEC电压0067VGS栅极至源极的电压0068VOUT源极电压0069VREF参考电压源0070VSAFE安全电压说明书CN104133514A4/6页60071VT临界电压具体实施方式0072图2为本发明一实施例的电压追踪电路2的示意图。参照图2所示，电压追踪电路2用于连接一电压限制器VOLTAGELIMITER3。电压追踪电路2可包含一运算放大器OPERATIONALAMPLIFIER22、一电压产生器VOLTAGEGENERATOR23和一接成二极管形式的装置DIODECONNECTEDDEVICE24。接成二极管形式的装置24。
15、和电压限制器3可具有相同的临界电压THRESHOLDVOLTAGEVT。接成二极管形式的装置24设置在运算放大器22的反馈回路FEEDBACKLOOP220上，其中反馈回路220是从电压产生器23至运算放大器22的一输入端间延伸。运算放大器22可接受一固定电压V1，并提供一电压于电压产生器23，如此电压产生器23可相应地产生一电压VGATE，其中电压VGATE可约略等于电压V1及电压限制器3的临界电压THRESHOLDVOLTAGE之和。0073在一实施例中，电压限制器3可为一晶体管。在一实施例中，电压限制器3可为一N型金属氧化物半导体导体晶体管NMOSTRANSISTOR。0074在一实施例。
16、中，运算放大器22包含一第一输入端221、一第二输入端222及一输出端223。固定电压V1施加在第一输入端221。反馈回路220连接第二输入端222至电压产生器23。输出端223连接电压产生器23。在一实施例中，第一输入端221是正输入端POSITIVEINPUTTERMINAL，而第二输入端222是负输入端NEGATIVEINPUTTERMINAL。0075如图2所示，电压产生器23与电压限制器3耦接，以提供电压限制器3电压VGATE。电压产生器23可包含一晶体管231。晶体管231包含一栅极端2311、一电极端2313及另一电极端2312，其中栅极端2311连接运算放大器22的输出端223。
17、；电极端2313可为源极或漏极，且连接电压限制器3；另一电极端2312连接电源供应端POWERSUPPLYNODE。运算放大器22的反馈回路220可连接晶体管231的电极端2313至运算放大器22的一输入端，例如负输入端。在一实施例中，晶体管231为P型金属氧化物半导体晶体管PMOSTRANSISTOR。0076电压产生器23可进一步包含一电阻232，其中该电阻232可连接晶体管231的电极端2313至接地GROUND。反馈电流IFB流经电阻232。0077参照图2所示，电压追踪电路2可包含一电压产生装置21。电压产生装置21用于提供运算放大器22一固定电压V1。在一实施例中，电压产生装置21。
18、可包含一运算放大器OPERATIONALAMPLIFIER211和一电压产生器VOLTAGEGENERATOR212，其中运算放大器211的一输入端2111连接至一参考电压源VREF；反馈回路连接运算放大器211的另一输入端2112至电压产生器212；而运算放大器211的输出端2113连接电压产生器212，以提供固定电压V1。0078在一实施例中，电压产生器212可包含一晶体管2121及两串联的电阻R3和R4。晶体管2121和两串联的电阻R3和R4是串联，并设置在一电源和接地之间。运算放大器211的输出端2113连接晶体管2121的栅极端GATETERMINAL，运算放大器211的输入端211。
19、2连接一反馈回路，其中该反馈回路延伸并连接至在两串联的第一和第二电阻R3和R4的接点CONNECTIONNODE。晶体管2121的源极端或漏极端连接一电源接点POWERSUPPLYNODE，而晶体管2121的另一端连接至两串联的第一和第二电阻R3和R4。在一说明书CN104133514A5/6页7实施例中，第一和第二电阻R3和R4中至少一电阻是可调的ADJUSTABLE。在一实施例中，晶体管2121是P型金属氧化物半导体晶体管。0079如图2所示，电压限制器3可连接受保护装置DEVICESUNDERPROTECTION。一受保护电路模型PROTECTEDDEVICEMODEL可使用且连接运算放。
20、大器22的第二输入端222，以复制流入受保护装置的电流IGATE，所以接成二极管形式的装置24可用来追踪电压限制器3的临界电压THRESHOLDVOLTAGEVT。如此，可避免因电流IFB的变异由于PVT变异而产生所造成接成二极管形式的装置24的电压VGS和临界电压VT的差异的问题。0080图3为本发明一实施例的电压追踪电路2的应用的示意图。图4为本发明一实施例的输入缓冲器模型INPUTBUFFERMODEL5的示意图。参照图3与图4所示，电压追踪电路2可运用在输入缓冲器INPUTBUFFER4上。在此应用中，电压限制器3可连接至输入缓冲器4，运算放大器22的第二输入端222可连接至输入缓冲器。
21、模型5。0081在一实施例中，电压V1或VFB可为2至21伏特；而且，为确保在输入缓冲器4内的NMOS装置能安全地操作，从运算放大器211将NCOM设为例如105伏特的电压值，以减低输入缓冲器模型5内的NMOS装置的电压VGS，其中NCOM的电压值代表在输入缓冲器4内一输入NMOS对INPUTNMOSPAIR的源极直流电压SOURCEDCVOLTAGE。0082在一实施例中，为使流入输入缓冲器模型5的电流IGATE相同于流入输入缓冲器4的电流IGATE，在输入缓冲器模型5的NMOS装置被设计成较在输入缓冲器4内的NMOS装置大18倍以上，如此可补偿在输入缓冲器4内的NMOS装置的截止电压CUT。
22、DOWNVOLTAGEVGS。0083在一实施例中，输入缓冲器4包含输入PLVTLOWVTPMOS；低临界电压PMOS装置，其中输入缓冲器4的输入PLVT装置与输入缓冲器模型5的输入PLVT装置具有相同大小。0084在一实施例中，PCOM从运算放大器211接受115伏特电压，PCOM的电压值代表在输入缓冲器4内输入PMOS对INPUTPMOSPAIR的源极直流电压SOURCEDCVOLTAGE。NCOM从运算放大器211接受105伏特的电压。0085图5为本发明一实施例的电压追踪电路6的示意图。如图5所示，电压追踪电路6包含一电压产生装置包含多路供应开关MULTIPLEXSUPPLYSWITC。
23、H61、一运算放大器62、一电压产生器VOLTAGEGENERATOR63及一接成二极管形式的装置64。多路供应开关61连接两电源供应VBGR和VCC。运算放大器62具有一连接多路供应开关61的输入端，连接一反馈回路的另一端，以及连接电压产生器63的输出端。接成二极管形式的装置64设置在运算放大器62的反馈回路。0086在一实施例中，电压产生器63包含一晶体管631和两串联的电阻R5和R6。晶体管631具有一栅极端、一源极端SOURCETERMINAL及一漏极端DRAINTERMINAL，其中栅极端连接运算放大器62的输出端，源极端连接一电源VCCP，漏极端连接串联的电阻R5和R6。运算放大器。
24、62的反馈回路连接串联的电阻R5和R6间的连接处。0087晶体管631的漏极端可连接电压限制器3的栅极端输出电压VCCRDEC，电压限制器3的源极端连接电源VIN，电压限制器3的漏极端连接字线驱动器WORDLINEDRIVER或单位缓冲器UNITBUFFER7，字线驱动器或单位缓冲器7的电路与电源供应端VCCPGIDL、VCCPRDEC和VNWLNEGATIVEWORDLINEVOLTAGE；负字线电压一同显示。对应地，运算放大说明书CN104133514A6/6页8器62的负输入端可连接列译码器模型ROWDECODERMODEL8，如此流入列驱动装置8的电流IGATE可被复制，而且接成二极管。
25、形式的装置64可被用来正确地追踪电压限制器3的临界电压VT。0088参照图5所示，电压追踪电路6进一步包含一开关SW1，其中开关SW1和电阻R5是并联。电压追踪电路6可进一步包含另一开关SW2，其中开关SW2和接成二极管形式的装置64是并联。0089参照图5所示，当开关SW1关闭CLOSED，开关SW2是打开OPEN，且多路供应开关61供应电压VBGR时，单位缓冲器7接受电压VBGRVT，其中电压VT是电压限制器3的临界电压。当开关SW1关闭，开关SW2是打开，且多路供应开关61供应电压VCC时，单位缓冲器7接受电压VCCVT。当开关SW1打开，开关SW2是关闭，单位缓冲器7可接受固定电压VBGR或VCC1R5/R6。0090本揭露的技术内容及技术特点已揭示如上，然而本领域的技术人员仍可能基于本揭露的教示及揭示而作种种不背离本揭露精神的替换及修饰。因此，本揭露的保护范围应不限于实施范例所揭示者，而应包括各种不背离本揭露的替换及修饰，并为所附的权利要求所涵盖。说明书CN104133514A1/5页9图1说明书附图CN104133514A2/5页10图2说明书附图CN104133514A103/5页11图3说明书附图CN104133514A114/5页12图4说明书附图CN104133514A125/5页13图5说明书附图CN104133514A13。