串行存储器装置向外部主机通知内部自计时操作的完成.pdf

串行存储器装置向外部主机通知内部自计时操作的完成。在一个实施例中，一种执行主动轮询操作的方法可包括以下步骤：(i)检测要在串行存储器装置中执行的自计时操作；(ii)确定主动轮询模式是否已被使能；(iii)确定自计时操作何时在串行存储器装置中完成执行；以及(iv)当自计时操作已完成执行并且主动轮询模式被使能时，在串行存储器装置外部提供完成指示。

权利要求书
1.  一种串行存储器装置，该串行存储器装置包括：
a)命令解码器，其被配置成检测要在所述串行存储器装置中执行的自计时操作；
b)模式检测器，其被配置成检测主动轮询模式何时被使能；以及
c)操作完成指示器，其被配置成在所述自计时操作已完成执行并且所述主动轮询 模式被使能时，在所述串行存储器装置外部提供完成指示。

2.  根据权利要求1所述的串行存储器装置，其中，所述自计时操作包括写入操 作。

3.  根据权利要求1所述的串行存储器装置，其中，所述模式检测器被配置成通 过将接收到的操作码与预定操作码进行匹配来检测所述主动轮询模式。

4.  根据权利要求3所述的串行存储器装置，其中，所接收到的操作码以串行方 式每次一位地时钟输入至所述串行存储器装置中。

5.  根据权利要求3所述的串行存储器装置，其中，所述预定操作码包括25h。

6.  根据权利要求1所述的串行存储器装置，其中，所述完成指示被提供为所述 串行存储器装置的串行输出管脚上的信号。

7.  根据权利要求6所述的串行存储器装置，其中，所述完成指示包括改变所述 串行输出管脚上的所述信号的状态。

8.  根据权利要求1所述的串行存储器装置，该串行存储器装置还包括状态寄存 器，所述状态寄存器被配置成被写入，以与所述完成指示一起指示所述自计时操作已 经完成执行。

9.  根据权利要求1所述的串行存储器装置，该串行存储器装置还包括多个电阻 式存储器单元，其中，所述多个电阻式存储器单元中的每一个都被配置成通过在正向 偏压方向上施加第一电压而被编程至低电阻状态，并且通过在逆向偏压方向上施加第 二电压而被擦除为高电阻状态。

10.  一种存储器系统，该存储器系统包括：
a)主机；以及
b)根据权利要求1所述的串行存储器装置。

11.  根据权利要求10所述的存储器系统，该存储器系统还包括介于所述主机与 所述串行存储器装置之间的串行外围接口SPI。

12.  一种执行主动轮询操作的方法，该方法包括以下步骤：
a)检测要在串行存储器装置中执行的自计时操作；
b)确定主动轮询模式是否已被使能；
c)确定所述自计时操作何时在所述串行存储器装置中完成执行；以及
d)当所述自计时操作已完成执行并且所述主动轮询模式被使能时，在所述串行 存储器装置外部提供完成指示。

13.  根据权利要求12所述的方法，其中，所述自计时操作包括写入操作。

14.  根据权利要求12所述的方法，其中，确定所述主动轮询模式是否被使能包 括：
a)接收操作码；以及
b)将接收到的所述操作码与预定操作码进行匹配。

15.  根据权利要求14所述的方法，其中，接收所述操作码包括以串行方式每次 时钟输入一位至所述串行存储器装置中。

16.  根据权利要求14所述的方法，其中，所述预定操作码包括25h。

17.  根据权利要求12所述的方法，其中，提供所述完成指示包括驱动串行输出 管脚上的信号。

18.  根据权利要求17所述的方法，其中，驱动所述列输出管脚改变所述串行存 储器装置的所述串行输出管脚的状态。

19.  根据权利要求12所述的方法，该方法还包括：对所述串行存储器装置中的 状态寄存器执行写入操作，以与所述完成指示一起指示所述自计时操作已经完成执 行。

20.  根据权利要求12所述的方法，其中，所述串行存储器装置包括多个电阻式 存储器单元，其中，所述多个电阻式存储器单元中的每一个都被配置成通过在正向偏 压方向上施加第一电压而被编程至低电阻状态，并且通过在逆向偏压方向上施加第二 电压而被擦除为高电阻状态。

说明书串行存储器装置向外部主机通知内部自计时操作的完成
技术领域
本发明总体上涉及半导体存储器领域。更具体地，本发明的实施例与串行存储器 装置有关，所述串行存储器装置可以包括电阻式随机存取存储器(Resistive  Random-Access Memory，ReRAM)及/或导电桥接RAM(Conductive Bridging RAM， CBRAM)制程与装置。
背景技术
在诸如固态硬盘驱动器、可换式数字相片卡等应用中越来越多地发现非易失性存 储器(Non-Volatile Memory，NVM)。闪存是目前使用中的主要NVM技术。然而，闪 存有多项限制，诸如相对高的电力以及相对慢的操作速度。其它NVM技术(诸如包 括电阻式RAM(ReRAM)及导电桥接RAM(CBRAM)的电阻式切换存储器技术)与闪 存技术相比可以提供相对较低的电力以及较高的速度。例如，CBRAM运用具有能够 缩小至比闪存装置更小的尺寸的导电桥接单元技术。
发明内容
在一个实施例中，一种串行存储器装置可以包括：(i)命令解码器，其被配置成 检测要在所述串行存储器装置中执行的自计时操作；(ii)模式检测器，其被配置成检 测主动轮询模式何时被使能；以及(iii)操作完成指示器，其被配置成在所述自计时操 作已完成执行并且所述主动轮询模式被使能时在所述串行存储器装置外部提供完成 指示。
在一个实施例中，一种执行主动轮询操作的方法包括以下步骤：(i)检测要在串 行存储器装置中执行的自计时操作；(ii)确定主动轮询模式是否已使能；(iii)确定所 述自计时操作何时在所述串行存储器装置中完成执行；以及(iv)当所述自计时操作已 完成执行并且所述主动轮询模式被使能时，在所述串行存储器装置外部提供完成指 示。
本发明的特定实施例适用于串行存储器装置(例如，闪存)，并且可包括电阻式切 换存储器，例如，电阻式随机存取存储器(ReRAM)及/或导电桥接RAM(CBRAM)存 储器单元。
附图说明
图1是示例性存储器装置布置。
图2是示例性公共阳极阵列结构的示意性框图。
图3是示例性可编程阻抗元件与示意性模型的图。
图4是根据本发明实施例的示例性主机与串行存储器装置布置的示意性框图。
图5是根据本发明实施例的示例性串行存储器装置结构的示意性框图。
图6是根据本发明实施例的针对自计时内部操作完成进行通知的例示方法的流 程图。
图7是根据本发明实施例的示例性寄存器与自计时内部操作控制的示意性框图。
图8是根据本发明实施例的与自计时内部操作有关的示例性寄存器结构的示意 性框图。
图9是根据本发明实施例的针对自计时内部操作完成进行通知的示例性控制的 示意性框图。
图10是根据本发明实施例的针对自计时内部操作完成的第一示例性通知的波形 图。
图11是根据本发明实施例的针对自计时内部操作完成的第二示例性通知的波形 图。
图12是根据本发明实施例的针对自计时内部操作完成的第三示例性通知的波形 图。
图13是根据本发明实施例的针对自计时内部操作完成和寄存器更新的通知的示 例性方法的流程图。
图14是根据本发明实施例的对主动轮询模式的示例性控制的示意性框图。
具体实施方式
现在将参照本发明的特定实施例进行详细描述，在附图中例示出了其示例。尽管 仅结合优选实施例而对本发明进行描述，但应当理解，本发明不限于这些实施例。相 反，本发明旨在涵盖可包括在本发明的由所附权利要求限定的的精神与范围内的所有 替代例、修改例以及等同物。而且，在本发明以下的详细说明中会提出许多具体细节， 以便彻底地理解本发明。然而，显而易见地，对于本领域技术人员而言，即使没有这 些具体细节，也可以实践本发明。此外，公知的方法、程序、处理、器件、结构、以 及电路为做详细描述，以免混淆本发明的观点。
以下描述的一些部分以计算机、处理器、控制器、装置和/或存储器内针对数据 流、信号或波形的进程、程序、逻辑块、功能块、处理、示意性符号和/或其它运算 的示意性符号表示呈现。这些描述和表示通常由本领域技术人员使用以有效传达他们 的工作本质给本领域其他技术人员。通常但非必要，被操纵的量采用能够在计算机或 数据处理系统中被储存、传输、组合、比较和操纵的电信号、磁信号、光信号、或量 子信号的形式。经证实，有时候将此些信号表示为位、波、波形、流、值、要素、符 号、字符、品项、数字、或是类似物是很方便的，特别是基于一般使用的理由。
示例性CBRAM单元结构与架构
本发明的特定实施例是关于电阻式切换存储器(例如，导电桥接随机存取存储器 (CBRAM)、电阻式RAM(ReRAM)等)。下面针对示例性实施例更详细地解释本 发明的各项观点。本发明的特定实施例包括操作能够在一或更多个电阻及/或电容状 态之间被编程/写入以及擦除的电阻式切换存储器的结构与方法。电阻式切换存储器 装置可以包括具有“可编程阻抗元件”的多个电阻式存储器单元，或任何类型的电阻 式切换或电阻变化存储器单元或元件。
图1与图2显示能够运用可编程阻抗元件的示例性存储器架构与电路结构。然而， 本发明的特定实施例可修改为各式各样存储器架构、电路结构以及各种类型的非易失 性存储器(包括电阻式切换存储器)。
现在参考图1，显示了示例性存储器装置并且用通用附图标记100指示。存储器 装置100包括公共阳极扇区102-0至102-7、位线选择电路104、公共板选择电路106、 阳极解码电路108、字线解码电路110以及位线解码电路112。存储器装置100能够 为单一集成电路，或者可以形成为除了存储器功能之外还提供其它功能的较大的集成 电路装置的一部分，例如(嵌入式)存储器构造。
图1还可以包括命令解码电路120。例如，命令解码电路120可以接收外部信号， 或者源自外部信号的控制信号，并且可以响应地产生各种内部控制信号(例如程序、 擦除、读取等)。这些内部操作控制信号能够被用来产生各种供应电平(例如，特定的 编程与擦除电压电平)以及其它控制信号(例如，擦除操作控制信号)，以下将更详细 讨论。这样，命令解码电路120可用来确定要在装置上执行的操作。
公共阳极扇区(102-0至102-7)可各包括多个存储器单元，它们被排列成一列或 更多列以及多行，并且被耦接至公共阳极板。每一个存储器单元都可以包括一个或更 多个可编程阻抗元件或CBRAM储存元件以及选择装置。一般来说，CBRAM储存元 件可被配置成当大于阈值电压的偏压被施加至CBRAM储存元件的电极上时， CBRAM储存元件的电特性可以改变。例如，在某些布置中，当电压被施加至CBRAM 储存元件的电极时，离子导体内的导电离子可能会开始迁移并且在这些电极中比较负 电处或附近形成电沉积。然而，这种电沉积未必会引起电特性改变。本文中所使用的 “电沉积”一词是表示与大块离子导体材料中的还原金属或其它导电材料的浓度相 比，离子导体内的相同材料具有增加的浓度的任何区域。当电沉积形成时，电极之间 的电阻可减小，并且其它电特性也可能改变。如果反向施加电压时，电沉积会溶解回 到该离子导体之中，并且装置会回到先前的电状态(例如，高电阻状态)。
电压VBL_Prog、VBL_Erase以及VAN可以是常规的电源电压，诸如+5伏特与 0伏特、或+3.3伏特与0伏特、或+1.2伏特与0伏特。在一个示例中，这些电压可以 是在包括存储器装置100的集成电路的外部管脚处接收到的一个或更多个电源电压。 在另一个示例中，这些电压可以是由包括存储器装置100的集成电路的稳压器所产生 的一个或更多个电压。在任何情况下，通过在CBRAM单元的电极上施加适合的电压， 这些电压可被直接或间接用来对CBRAM单元进行编程(例如，在正向偏压构造中) 或擦除CBRAM单元(例如，在逆向偏压构造中)。
位线选择电路104可根据操作模式与位线解码值来选择性地连接一个或更多个 公共阳极区(102-0至102-7)的位线。在一个特定示例中，位线选择电路104能够有 益地将选定的位连接至电压VBL_Prog或VBL_Erase。也就是说，在编程操作中，选 定的位线可连接至电压VBL_Prog，而在擦除操作中，选定的位线可连接至电压 VBL_Erase。
公共板选择电路106可以将阳极板连接至未被选择(经由阳极解码108)用于擦除 或编程的CBRAM单元的抑制电压。应注意，图1中示出的布置可以有利地提供编程 电压与擦除电压至电源电压以外的电压，无需如同在其它方式中那样必须包括电荷泵 等。取而代之地，提供给所选定的CBRAM装置的供应电压可以在编程操作与擦除操 作之间切换。这样，编程与擦除可以是“对称”操作。也就是说，在编程操作中，要 被编程的CBRAM单元可在阳极至阴极方向上被连接在适合的电压之间(例如， V1-V2)。在擦除操作中，要被擦除的CBRAM单元可在阴极至阳极方向上连接在适 合的电压之间(例如，V2-V1)。
位线解码电路112可以产生用于选择执行读取操作、编程操作以及擦除操作的给 定位线的值。在一种布置中，位线解码电路112响应于地址信息(例如，列地址数据) 而产生用于施加至位线选择电路104的位线选择信号。字线解码电路110可产生用于 通过在一行或更多行选定的公共阳极区(102-0至102-7)中使能存取装置而选择给定 的存储器单元集合的值。响应于地址信息(例如，行地址数据)，一个或更多个字线可 以被驱动至选择电压，从而使能一行存储器单元中的对应的选择装置(例如，晶体管)。
现在参考图2，图2示出了示例性公共阳极阵列结构200的示意性框图，该结构 是图1中所示的示例的一种实现。在此示例中，电压控制202可接收各种供应电压(例 如，VDD、VSS、VREF等)以及操作控制(例如，编程、擦除、验证、读取等)。电 阻式存储器单元206可包括可编程阻抗元件208与存取晶体管210，如图所示。在此 特定布置中，每一个存储器单元206的阳极可以一起连接在公共阳极结构中。例如， 公共阳极可以是在由电压控制202所产生的电压VAN处加以偏压的大型板结构。当 然，如上所述，其它电压产生控制及经调节的电平也可使用在特定实施例中。
在此示例中，数据选择204可提供位线(BL0、BL1、…BLn)与被耦接至感测或 放大块的数据路径之间的接口，并且提供至写入电路。地址解码可用来决定在特定的 存取循环中哪些位线映射至数据线。也可使用其它类型的寻址或解码(例如，基于阳 极的解码)。例如，所示的公共阳极结构能够被分解成多个公共阳极子块，并且每一 个子块都可被寻址与解码。此外，字线(WL0、WL1、…WLm)解码也能够被用来在 给定循环中启动适当的字线。
进一步言之，参考路径也可被耦接至数据选择204。参考路径可被感测电路使用 以便于与正常的位线作比较。例如，来自选定的位线及其选定的存储器单元206的电 流可以与来自参考位线的电流作比较，其中，参考位线被偏压以使得选定的存储器单 元中的适当数据状态可经由选定的位线被检测到。在一个应用中，参考位线与参考存 储器单元结构上的电容可以与正常存储器单元/位线的电容相匹配，使得这些效应在 感测过程期间被取消。
其它架构也能够运用于特定实施例的感测电路、布置以及方法。例如，能够支持 使多个存储器单元经由公共阴极连接而被耦接在一起的公共阴极结构。在此情况中， 存取晶体管可以在位线阳极布置中将阳极连接至对应的位线。同样，基于阴极的解码 可被使用在此布置中。另一示例架构或存储器单元布置是圈带式源极结构(strapped  source structure)。在任何情况中，特定实施例适用于各式各样电阻式存储器单元架构 与布置。
数据选择204还可以接收操作控制信号。这些信号可以用来将读取数据路径、写 入数据路径以及感测电路设定成适合于给定的命令。例如，读取数据路径可在读取操 作、编程验证操作、或擦除验证操作中被启动。同样，写入数据路径可在编程或擦除 操作中被启动。例如，公共双向感测电路能够被运用在这些操作中的每个操作中。具 体地，双向感测电路允许使用存储器单元上与被用来对存储器单元编程相同的正向偏 压(阳极电压高于阴极电压)来执行编程验证。同样，双向感测电路可以允许使用存储 器单元上与被用来擦除存储器单元相同的逆向偏压(阴极电压高于阳极电压)来执行 擦除验证。
在特定的实施例中，感测电路的目标还在于使在读取操作期间被存取的单元电阻 的干扰减到最小，以确定该单元的数据状态。因此，被编程的单元(例如，在数据状 态“0”中)应该在编程验证或标准的读取操作之后仍维持在该状态中，并且被擦除 的单元(例如，在数据状态“1”中)应该在擦除验证或标准的读取操作之后仍维持 在该状态中。CBRAM单元通常可用正向偏压电压(相对于阳极与阴极为正)来编程， 并且可用逆向偏压电压(相对于阳极与阴极为负)来擦除。在特定实施例中，可以支 持用于位线与公共阳极板的各种电压。电压也可根据用于读取操作的偏压方向(正向 或逆向)来改变。
在说明图2的各个部分之后，现在参考存取存储器单元206-00的操作来说明该 存储器装置的操作的一个示例。初始地，WL0、WL1、…WLm可被相关的字线驱动 器驱动至取消选择(de-select)电压(例如，低)。位线选择电路104可将位线BL0与BL1 置于取消选择状态。同样，公共板选择电路106可将公共阳极板置于取消选择状态。
写入操作可包括编程操作与擦除操作。在编程操作中，响应于地址和模式数据， 位线选择信号可用于经由数据选择204将选定的位线连接至读取/写入控制电路。相 反，其它位线可被取消选择，因此被置于取消选择状态。模式选择值可导致读取/写 入控制将选定的位线(例如，BL0)连接至阴极编程电压的电路。编程操作还可以包括 连接至编程电压的阳极板电压VAN，同时将选定的位线接地。对应于选定的存储器 单元的字线驱动器可被驱动至选择电压，从而将选定的存储器单元置于适合的编程电 压之间。
擦除操作能够以相同的一般方式进行，除了擦除电压被施加至选定的位线与公共 阳极电压VAN以外。如图1的示例所示，在特定的实施例中，此操作可以是对称的。 同样，图2虽然示出n沟道MOS晶体管210作为存取装置，但是其它实施例也可包 括不同类型的存取装置。在这些另选的实施例中，关联的字线驱动器会提供适当的电 压及/或电流来使能这些存取装置。这样，位线选择、阳极板选择以及字线启动会被 用来编程及/或擦除位线被连接至多个存储器单元内的CBRAM的阴极的CBRAM阵 列。
虽然在图1与图2中示出适用于CBRAM的特定示例架构与电路及其所形成的存 储器阵列，但是在特定实施例中，可编程阻抗元件也适用于各式各样架构及/或电路 布置。
现在参考图3，图3以示意性模型示出了示例性可编程阻抗元件的图。例如，示 例300示出了可编程阻抗元件208的具有打开的开关S1的存储器单元表示。这种表 示的可编程阻抗元件或CBRAM储存元件部分对应于剖面图320，剖面图320表示处 在高阻抗状态(例如，数据状态“1”)或擦除状态的电阻式储存元件。特定实施例还 可包括任何类型的电阻式切换或电阻变化存储器单元或元件。在一个示例中，CBRAM 储存元件320可包括电化学活性电极302、固态电解质304及惰性电极306。此示例 性CBRAM储存元件320可表示单元的强烈或实质擦除状态。如图所示，实质上在 CBRAM储存元件320中未见任何介于活性电极302与惰性电极306之间的导电路径。
示意性表示340及对应的剖面图360示出了处在低阻抗状态(例如，数据状态“0”) 或编程状态的CBRAM储存元件208的示例。例如，示例340示出了CBRAM储存 元件208的具有电阻器R1或闭合的开关的存储器单元表示。此代表图的CBRAM储 存元件部分是对应于剖面图360。在示例360中，电沉积308可形成在固态电解质304 中，以在电化学活性电极302与惰性电极306之间形成“桥“或导电路径以编程存储 器单元。例如，作为一些示例，电沉积308可来自活性电极302，并可包括银、铜、 钛或碲。如示例性CBRAM储存元件360中所示，完整的导电路径可通过电沉积308 形成在活性电极302与惰性电极306之间。
如示例300与340中所示，控制晶体管(例如210)也可以被包括在包括可编程阻 抗元件或CBRAM储存元件208的每一个存储器单元中。例如，晶体管210可受控于 字线，如以上针对图2所讨论的。晶体管210可以是存取晶体管以允许CBRAM储存 元件208被编程、读取及擦除。
单元数据可按照与单元编程类似的方式来擦除，除了惰性电极上为正向偏压以 外。金属离子接着将迁移离开金属丝，返回到电解质中，并且最后返回到带负电的活 性电极(例如302)。该活动使电沉积308溶解于固态电解质304中，并再次提高电阻 (例如，如示意性表示300中所示)。这样，CBRAM储存元件的擦除操作可实质上对 称于编程操作。
示例性串行存储器装置外部主机通知
特定实施例适用于任何类型的非易失性存储器装置，例如，包括与主机控制器的 串行接口的非易失性存储器装置。在特定实施例中，主机控制器(例如，通用处理器、 CPU、MCU等)能量足迹(energy footprint)可通过减少与持续轮询存储器装置(例如， 串行存储器装置)相关的CPU/MCU码执行开销来降低。由主机所进行的此类型轮询 是用来确定存储器装置中的内部自计时操作的执行的结束或完成。例如，内部自计时 操作可以是在串行存储器装置中执行的写入操作(例如，编程操作或擦除操作)。
各种轮询操作可能需要主机发送操作码或“opcode”(例如，8位的操作码)给存 储器装置。状态寄存器(例如，8位)值接着可从装置读出，并且询问“ready/busyb” 状态位以确定装置的状态。每个轮询操作都可能需要主机对存储器装置连续性地提供 时钟，以便于再读取该ready/busyb状态位。此ready/busyb状态位可被用来确定内部 操作(例如，编程或擦除操作)是否仍在进行，或者操作是否已完成。为了轮询 ready/busyb状态位来检测内部定时操作的完成，新的状态寄存器数据可连续性地此 装置时钟输出，直到ready/busyb状态位的状态例如从逻辑0变成逻辑1以指示特定 操作已完成为止。因此，ready/busyb状态位上的逻辑0可指示所述装置仍然在执行 一内部操作，而ready/busyb状态位上的逻辑1则指示所述装置已准备好执行新操作。 这样，能够确定特定的自计时操作(例如，编程、擦除等)是否已完成。
在一个实施例中，串行存储器装置可包括：(i)命令解码器，其被配置成检测要 在串行存储器装置中执行的自计时操作；(ii)模式检测器，其被配置成检测主动轮询 模式何时被使能；以及(iii)操作完成指示器，其被配置成在自计时操作已完成执行并 且主动轮询模式被使能时在串行存储器装置外部提供完成指示。
在特定的实施例中，额外的命令操作码可被用来直接传递就绪忙碌(ready busy) 状态位到给定管脚(例如，SO管脚)，使得主机不需要对存储器装置持续提供时钟。 此外，存储器装置也能够在内部自计时操作已经完成时主动改变给定管脚(例如，串 行输出“SO”管脚)的状态。SO或串行输出管脚可被用来将数据移出存储器装置。 例如，SO管脚上的数据可在串行时钟的下降沿被时钟输出。当存储器装置被取消选 择时(例如，当芯片选择“CS”失效(de-assert)时)，SO管脚可处于高阻抗状态。这 样，可在SO管脚上驱动中断，以通知主机存储器装置中特定操作或内部循环的结束 或完成。
可采用任何合适的操作码在ready/busyb状态位上向存储器装置指出主动轮询已 被使能执行。如果主动轮询未被使能，则串行存储器装置可正常操作，例如，不需要 驱动SO管脚来指示内部操作已经完成执行。例如，预设的0x25h操作码可用来指示 针对特定命令，ready/busyb状态位的主动轮询已被使能。操作码可与芯片选择控制 触发切换(toggle)一起提供，以便于发送命令至存储器装置。
在特定实施例中，可以采用主机与存储器装置之间的任何适合的串行接口。例如， 可使用串行外围接口(Serial Peripheral Interface，SPI)。SPI是全双工模式同步串行数 据链路标准，其中装置以主/从模式通信，并且主装置(例如主机)发起数据帧。多个 从装置可具有各自的从选择线。在使用SPI串行闪存的传统系统中，CPU/MCU或主 机可能需要重复轮询存储器装置，用于确定内部自计时操作(例如，编程或擦除操作) 是否已完成。主机接着可进行下一步骤，例如，随后的编程或擦除循环。这种连续轮 询可能非期望地用尽CPU/MCU资源与时间，由于CPU执行此轮询例程而导致增加 的能量消耗和缩短的电池寿命。在某些电池供电的应用中以及其它情况中，CPU/MCU 可能因处理器实施这种轮询操作而被占用，使得只有较少资源能分配给其它更重要任 务或系统关键任务。这可导致较慢的总体系统性能和可能的资源限制。
在一个示例方式中，CPU、MCU及/或主机系统可实施定时器循环，以允许预先 定义的延迟在处理下一个循环之前超时。预先定义的延迟可被设为等于或大于串行存 储器装置的最大内部自计时循环。然而，当CPU实施延迟的超时或倒数时，CPU同 样可耗能并导致CPU开销。更先进的系统可使用内部可编程定时器，但当这种定时 器能够用于其它更重要的系统功能时，其可能可专属于该任务。此外，这些延迟具有 基于最大循环时间的固定长度，如果自计时操作仅为此最大允许时间的一部分的话， 这些延迟可导致庞大的浪费时间。
在使用并行存储器装置接口作为串行或SPI类型接口的替代的系统中，可使用数 据轮询或切换位(toggle bit)轮询技术。在数据轮询中，每次当状态寄存器被读取时， 给定数据位的输出值可显示为被写入的原始数值的补值。当所述位回复到其真值时， 内部编程、擦除、或是其它自计时操作可被指示为完成。在切换位轮询中，每次当状 态寄存器被读取并且装置仍然实施内部自计时写入循环时，并行存储器装置数据总线 可在1与0之间，或是0与1之间切换。当内部自计时循环完成时，主机可在切换位 停止时读取两个连续真值(例如，在1与0之间或是0与1之间，没有任何切换)。这 指示装置已经完成执行其内部自计时操作。然而，在任一情况中，主机都可能需要读 取存储器装置的状态寄存器，因此可能需要处理器或主机介入。
在特定实施例中，一旦主动轮询模式被使能，可不需任何CPU或主机介入存储 器装置来确定存储器装置内的自计时操作的执行完成。相反，存储器装置本身可主动 告知主机或CPU其内部自计时操作循环的执行结束。这样，CPU开销可减少，能量 效率可提高，并且串行存储器装置的软件控制或操作可简化。
现在参考图4，示出了根据本发明实施例的示例性主机与串行存储器装置布置的 示意性框图400。在此示例中，主机402可经由串行接口与串行存储器装置404连接。 例如，主机402可以是任何适合的控制器(例如，CPU、MCU、通用处理器等)，而 串行存储器装置404可以是任何类型存储器装置(例如，SRAM、DRAM、EEPROM、 闪存、CBRAM、磁性RAM、ReRAM等)。串行存储器装置404因而能以各式各样 存储器技术来实施，例如，非易失性。在某些情况中，串行存储器装置404是可被实 施在更传统的非易失性存储器中或是被实施在CBRAM/ReRAM电阻式切换存储器中 的串行闪存。
为了主机402与串行存储器装置404之间的通信，可包括各种接口信号，例如在 SPI接口中。例如，串行时钟(SCK)可向装置404提供时钟，并可用来控制数据流进 出所述装置。命令、地址及输入数据(例如，在SI管脚上)可在SCK的上升沿被锁存， 而输出数据(例如，在SO管脚上)可在SCK的下降沿被时钟输出。重置管脚(RESET_) 可用来终止执行中的操作，并且用于重置串行存储器装置404的内部状态机(例如， 返回空闲状态)。只要重置管脚上存在低电平，串行存储器装置404便可维持在重置 条件中。另外，因为串行存储器装置404可包括加电重置电路，所以在加电序列期间 在重置管脚上可以没有任何限制。在某些其它实施方式中，存储器装置404可以不包 括重置管脚(RESET_)，并且可以包括保持管脚(HOLD_)。
芯片选择(CS_)可被用来选择串行存储器装置404，例如，从多个存储器装置中 选择，或者作为存取所述装置的一种方式。当芯片选择信号失效时(例如，在高电平)， 串行存储器装置404也可被取消选择，并且被置于待机模式中。启动所述芯片选择信 号(例如，经由CS_上从高至低的转换)可用来开始一操作，并且使芯片选择信号返回 高状态则可以用来终止操作。对于内部自计时操作(例如，编程或擦除循环)，如果芯 片选择在特定进行中操作期间失效，在操作完成之前，串行存储器装置404不可进入 待机模式。
写入保护(WP_)可用来保护寄存器(例如，扇区保护寄存器)指定要保护的扇区。 例如，这些扇区可以受保护而无法进行编程与擦除操作。因此，当写入保护管脚为生 效(assert)时，如果编程或擦除命令被送到串行存储器装置404，则装置可忽略此命令 并且不实施任何操作。
在示例性SPI接口中，数据可经由串行输入(SI)信号提供至串行存储器装置404。 串行输入可用于包括命令与地址序列的数据输入。例如，串行输入管脚上的数据可在 SCK的上升沿被锁存，并且如果装置被取消选择(当芯片选择信号失效时)，则串行 输入管脚上的数据可被忽略。数据可经由串行输出(SO)信号从串行存储器装置404 输出。例如，串行输出上的数据可在SCK的下降沿被时钟输出，并且当装置被取消 选择时(例如，当该芯片选择信号失效时)，串行输出信号可处于高阻抗状态。
现在参考图5，示出了根据本发明实施例的示例性串行存储器装置404结构的示 意性框图。例如，串行存储器装置404可包括闪存阵列502、缓冲器504以及I/O接 口506。在某些布置中，可提供超过一个缓冲器504，例如，一个缓冲器用于输入路 径，而另一个缓冲器则用于输出路径。另选地或附加地，多个缓冲器可提供来进行多 层缓冲。串行存储器装置404可配置成数据闪存和/或串行闪存装置。闪存阵列502 可被组织成任何适合数量页的数据。例如，每一页可包括256或264个字节的数据。 类似地，缓冲器504可储存一数据页。另外，I/O接口506可在闪存阵列502、缓冲 器504以及串行数据输入(SI)与输出(SO)之间提供连接。例如，I/O接口506可以是 SPI或其它串行类型接口的一部分。
在一个实施例中，一种执行主动轮询操作的方法可以包括以下步骤：(i)检测要 在串行存储器装置中执行的自计时操作；(ii)确定主动轮询模式是否被使能；(iii)确 定该自计时操作何时在该串行存储器装置中完成执行；以及(iv)当自计时操作已完成 执行并且主动轮询模式被使能时，向串行存储器装置外部提供完成指示。
现在参考图6，示出了根据本发明实施例关于自计时内部操作完成的通知的示例 方法的流程图600。在602，接收到针对自计时操作的命令(例如，经由命令解码器 120)。例如，所述命令可经由串行输入信号提供，并且可以是要在闪存阵列502中的 一个或更多个储存单元上执行的编程操作或擦除操作。在604，可接收到用于指示或 使能针对自计时操作的主动轮询的操作码(例如，在模式检测器处)。例如，操作码可 经由串行输入信号提供为位串(例如，每次一位)并且可以经由SCK被时钟输入。例 如，SO管脚可响应于正在被使能的主动轮询模式而进入低阻抗状态(例如，被驱动为 高或低)。
在某些情况中，602与604的顺序可相反。例如，604中用于使能主动轮询的操 作码可在提供针对自计时操作的命令之前先被提供。在一个示例中，主动轮询模式可 以被应用于接收到的下一个自计时操作操作命令。在另一个示例中，主动轮询模式可 针对任何后续的自计时操作维持使能。在此情况中，能够通过施加不同的操作码来终 止主动轮询模式而重置或离开主动轮询模式，或是通过其它方式来重置串行存储器装 置。
在特定的实施例中，一旦主动轮询操作被使能(例如，经由接收特定的操作码)， 串行存储器装置可在自计时操作完成执行时提供指示，无需来自主机402的其它命令 或周期性轮询等。一旦操作在606完成，串行输出信号便可在608为生效。例如，一 旦编程或擦除操作已完成执行，串行输出信号可从高阻抗状态变成逻辑电平(例如，1 或0)，或是从低阻抗状态(例如，低电平)变成另一低阻抗状态(例如，高电平)，用 于指示操作完成。此外，一个或更多个寄存器(例如，状态寄存器)也可配合串行输出 信号的启动而将ready/busyb状态位覆写，以便于指示自计时操作的完成。
现在参考图7，示出了根据本发明实施例的示例性寄存器与自计时内部操作控制 的示意性框图700。例如，寄存器块702可利用SRAM来实施。寄存器块702可向编 程操作控制706与擦除操作控制708提供算法与选项变量选择(option variable  selection)。例如，寄存器块702也可包括具有ready/busyb状态位的状态寄存器，用 于指示存储器装置正在执行操作还是操作已经完成。控制器704可确定并解码接收到 的命令，并且还可控制对寄存器块702中的寄存器位进行存取。此外，测试模式(例 如，用于决定操作分配等)可用来覆盖(override)寄存器块702中的数据。寄存器块702 的设定可以基于各种缺省算法与选项变量或条件设定，但也可以基于逐批或逐个装置 地编程。另外，用于编程操作、擦除操作以及选项变量或相关条件设定的值可在寄存 器块702中独立地编程。
可接收重置信号(例如，经由RESET_管脚)的加电重置(Power-On Reset，POR) 电路或状态机716可存取指定的寄存器数据部分714，并可从存储器阵列712的专用 部分读出数据。指定的寄存器数据部分714也能位于存储器核712外面。在任何情况 中，与存储器核712相关的被存取数据接着可被加载至寄存器块702中。这样，该装 置特有的信息可被编程至存储器核中，并且当装置被加电(例如，被VDD电源检测 到)或重置时，此数据可被加载至寄存器702中。这是因为包括指定的寄存器数据部 分714的存储器核可包括非易失性存储器。另外，基于不同应用的信息可被储存在非 易失性存储器指定寄存器数据部分714中。此外，不同的部件或存储器核712可独立 地编程(例如，针对不同的应用等)。在某些情况中，存储器的这个专用部分可能不能 被用户存取。然而，某些应用则允许对这些专用位置进行存取，例如在测试模式中。
在一个或更多个测试模式中，控制器704可覆盖已储存在寄存器702中的一个或 更多个值。当测试模式完成时，寄存器702中的数据可回复到先前储存在寄存器中的 数据。例如，寄存器702可被实现为每个寄存器单元有两个储存位，其中一位代表仅 能在预设模式(例如，测试模式等)期间被使能的覆盖值，而另一位则储存在测试模式 以外(例如，在正常操作、加电等期间)编程的数据。在另一示例中，寄存器702可被 实现为每个寄存器单元有单个位或实现为被储存的数据位，并且数据可在测试模式完 成时通过存取指定的寄存器数据部分714并使重置信号生效而回复到先前状态。
此外，寄存器702可由控制器704及/或由用户经由分离或组合的用户接口来编 程。这样，用户可将数据编程至寄存器702中，用于覆盖或改变寄存器中的先前值。 特定实施例也可支持针对不同的存储器核712的独立受控的编程/擦除算法选择。例 如，控制器404可针对不同的存储器核712而将702中的寄存器数值设为不同。例如， 寄存器块702可包括各个存储器核的专用扇区(例如，加宽的寄存器或是增加的寄存 器位长度)，或者可针对每个存储器核712复制寄存器方块702。此方式可用来使一 个存储器阵列712专用于一个应用(例如，码)，而另一个存储器阵列712可专用于另 一个应用(例如，数据)。这样，寄存器块702可容纳独立的可编程操作算法以支持不 同的存储器核712的不同操作。此外，在此情况中，这些专用扇区各自的状态寄存器 都具有对应的ready/busyb状态位来指示存储器装置的扇区是否正在执行某项操作。
各种编程/擦除操作算法信息以及状态、信息可被储存在寄存器块702中。例如， 至少两位可用来指示哪一组预先定义的编程算法要被用来执行编程命令。类似地，寄 存器块702中的至少两位可用来指示哪一组预先定义的擦除算法要被用来执行擦除 命令。此外，定义用于选定的操作算法的编程操作与擦除操作的条件(例如，脉冲宽 度、电压电平、电流电平等)的选项变量同样可在寄存器块702中定义。此外，可被 嵌入在这些编程/擦除算法中的一个或更多个内的最大重试次数同样可被储存在寄存 器块702中。例如，重试计数器710可跟踪给定的编程或擦除操作或一系列编程及/ 或擦除操作的尝试次数，作为选定的编程/擦除操作算法的部分。
特定实施例还可支持随着半导体装置老化或是其阵列被循环使用越来越多而动 态地改变操作算法。例如，计数器可用来移动至不同的算法及/或选项变量选择，并 且基于计数器结果有效地改变将要被使用的编程/擦除算法。在一个示例中，指定的 寄存器数据部分714可被更新以反映基于这些计数器结果而改变的算法选择、选项变 量等值。因此，如上所述，寄存器块702可经由POR电路716更新。在另一个示例 中，基于这些计数器结果而递增的值可基于从寄存器块702输出的数据动态地确定。 在此情况中，从寄存器块702读取的数据接着可在作为输出而提供给编程操作控制 706与擦除操作控制708之前基于这些计数器结果由后续的电路更新。在任何情况中， 编程操作控制706与擦除操作控制708都可用来指示对应的自计时操作何时已完成执 行，例如，通过确定希望的状态已被写入一个或更多个选定的存储器单元中。
现在参考图8，示出了根据本发明实施例和自计时内部操作有关的示例性寄存器 结构的示意性框图800。在此示例中，寄存器块702包括八个寄存器802(例如，802-0、 802-1、…、802-7)。每个寄存器802可包括多个字段。例如，字段804可以是2位 宽的字段，用于储存代表擦除操作算法的数据。另外，例如，字段806可以是2位宽 的字段，用于储存代表编程操作算法的数据。另外，例如，字段808可以是2位宽的 字段，用于储存代表重试循环的数据。其它字段(图中并未显示)可用来指示用于设定 这些各种算法的条件的选项变量。寄存器802的各个字段通常可用来形成或支持可被 存取的以设定选定操作算法的编程操作与擦除操作中的一个或更多个的条件的条件 表(例如，被编程操作控制706、擦除操作控制708等)。而且，寄存器802中的一个 或更多个可被配置成包括ready/busyb位以指示存储器装置正在执行操作还是操作已 在串行存储器装置中完成执行的状态寄存器。
寄存器块702也可以包括地址解码器816，地址解码器816可从控制器704接收 信号810(例如，地址、地址负载等)，并且可以提供3位解码值来寻址八个寄存器802 中的一个。读取/写入控制818可从控制器704接收信号812(例如，读取控制信号、 写入控制信号等)，并且可以向数据锁存器820提供控制信号。数据锁存器820可从 控制器704处接收信号814(例如，读取数据选通、数据输出使能、加载数据等)，并 且可以从寄存器块702接收数据及/或向寄存器方块702提供数据。另外，尽管在图8 的特定示例中仅示出八个寄存器，特定的实施例中可容纳任何适合数量的寄存器。例 如，可包括24个寄存器，其中每一个寄存器皆为8位位宽。此外，这些寄存器也可 支持其它基于可编程阻抗装置的功能，例如，字线电压电平、限制电流(例如，单元 被编程直到达到限制电流XμA为止)、均衡脉冲宽度、单端或差动式感测放大器配 置、其它状态信息以及任何数量的其它装置功能及/或参数。
现在参考图9，示出了根据本发明实施例的关于自计时内部操作完成的通知的示 例控制的示意性框图900。在此示例中，闪存阵列502可与数字逻辑902、CSBPAD 904(例如，用于芯片选择CS_管脚的接收电路和焊盘)、SOPAD 906(用于串行输出 SO管脚的驱动电路与焊盘)以及SCKPAD(例如，用于串行时钟SCK管脚的接收电路 与焊盘)908。例如，数字逻辑902可包括控制电路，该控制电路用于在主动轮询模 式被使能(例如，经由特定的操作码)后确定自计时内部操作(例如，编程、擦除等) 何时已完成。CSBPAD 904可包括与芯片选择信号有关的电路，并且芯片选择信号可 被数字逻辑902检测为有效或无效。例如，主动轮询模式可在接收到操作码且串行存 储器装置被有效的芯片选择信号选择时被使能。
SOPAD 906可包括与串行输出信号有关的电路，并且串行输出信号可由来自数 字逻辑902的信号控制。例如，数字逻辑902(例如，包括命令解码器120、控制器 704、编程/擦除操作控制706/708等)可确定自计时的内部操作何时完成，并且可在主 动轮询模式被使能时使串行输出信号有效以指示操作已完成。SCKPAD 908可包括与 串行时钟有关的电路，并且串行时钟信号可被提供至数字逻辑902，以便控制操作码 的时钟输入而使能主动轮询以及控制管脚SO处的串行输出信号的定时。
例如，串行输出信号可在确定给定的自计时内部操作已完成之后在SCK的下降 时钟沿生效。在另一示例中，一旦内部操作已完成，串行输出信号可以异步的方式来 生效。特定实施例也包括配合自计时内部操作使用的内部振荡器。在此情况中，来自 该振荡器的内部时钟可用来提供驱动串行输出信号/管脚的定时。
在某些实施例中，单独的命令可用来使能主动轮询模式。例如，预定的操作码(例 如，操作码0x25h)可用来指示该命令的启动。为了时钟输入该预定操作码(25h)， 可使用8或16个SCK循环。例如，前8个SCK时钟可用来输入操作码25h，而一 个或更多个额外的SCK时钟可用来使能SO(例如，驱动串行输出信号)。在此情况 中，可使用9个SCK循环，并且因为SPI协议能以8个SCK循环组成的群组来操作， 也可增加虚设字节。
在特定的实施例中，当内部自计时操作完成时，状态寄存器(例如，寄存器块 702中)可被更新。此外，当主动轮询模式被使能时(例如，经由操作码25h)，已执 行命令的完成状态也能以同步或异步的方式传送至SO管脚。因此，特定命令/操作码 (例如，0x25h)可用来设定内部逻辑(例如，数字逻辑902)，用于在循环或执行完 成时直接发送适当的“READY/BUSYB”状态位给SO管脚，并触发SO管脚变化(例 如，从高至低、从低至高、从高阻抗至低阻抗等)。
此外，不管主动轮询模式是否如此所述般地使能，READY/BUSYB状态位可通 过标准状态寄存器读取和/或轮询命令来更新和变得可用。在其它实施方式中， “READYB/BUSY”状态位也另选地变得可用。这样，则可在旧一代的串行存储器装 置之间保持向后兼容，并且支持其它工业标准。因此，一旦内部操作完成，状态寄存 器(例如，寄存器块702中)可被更新，此外当主动轮询模式被使能时，串行输出管脚 (SO)可被适当地驱动来指示串行存储器装置中的自计时内部操作已执行完成。这 样，如果主动轮询已使能，则主机(例如402)无需对串行存储器装置(例如404) 执行周期性轮询，然而主机仍可选择执行这种周期性轮询。
现在参考图10，示出了根据本发明实施例的关于自计时内部操作完成的通知的 第一示例的波形图。在这个特定的主动轮询模式或操作示例中，芯片选择信号可被启 动来选择串行存储器装置。串行时钟SCK可被双态触变来捕捉串行输入信号上所提 供的操作码。例如，SCK的每一个上升沿可从操作码的最高有效位至最低有效位的 位串中捕捉一位。因此，可接收到操作码00100101＝25h并且将其与预定的操作码进 行匹配，以便于使能主动轮询操作或模式。在此特定示例中，一旦主动轮询操作被使 能，串行输出可从高阻抗状态变成低阻抗状态。例如，串行输出可在输入与预定操作 码匹配的操作码(例如25h)之后，在SCK的下降沿被驱动为低或高。一旦自计时 的内部操作的执行已被确定为完成，串行输出信号接着可以被驱动至相反的低阻抗状 态(从0变成1，或是从1变成0)。
现在参考图11，示出了根据本发明实施例的关于自计时内部操作完成的通知的 第二示例的波形图。在此特定示例中，主动轮询模式可通过激活芯片选择信号来选择 串行存储器装置并且触发切换串行时钟SCK以捕捉在串行输入信号上提供的操作码 而以相同的方式进入。例如，SCK的每一个上升沿可从操作码的最高有效位至最低 有效位的位串中捕捉一位。因此，可接收到操作码00100101＝25h并且将其与预定的 操作码进行匹配，以使能主动轮询操作或模式。在此特定示例中，一旦主动轮询操作 被使能，串行输出可在输入与预定操作码匹配的操作码(例如25h)之后在SCK的 下降沿时从高阻抗状态变成低阻抗状态，而在SO管脚上成为低逻辑电平。一旦自计 时的内部操作的执行已被确定为完成，串行输出信号接着可被驱动至高(例如，从0 变成1)。在芯片选择为失效之后，SO管脚可返回高阻抗状态。
当然，特定实施例也可适用于其它操作码以及其它类型的接口(例如，并行接口、 DQ信令等)。另外，指示自计时内部操作为完成的串行或其它输出信号上的状态可 以是任何适合的状态。如图12中所示的示例中，串行输出信号可以在主动轮询模式 被使能之后维持在高阻抗状态，并且可在自计时内部操作完成时被驱动至低阻抗状态 (0或1)。在另一示例中，串行时钟可以在输入操作码之后不继续提供时钟。在此情 况中，在串行输出信号上被驱动的输出可以是异步，因为信号可不参照特定的串行时 钟沿提供。
现在参考图13，示出了根据本发明实施例的关于自计时内部操作完成与寄存器 更新的通知的示例方法的流程图1300。在1302，状态寄存器(例如，寄存器块702 中)的ready/busyb状态位可被设定(例如，设成高电平)。在其它实施方式中，状态寄 存器(例如，寄存器块702中)的ready/busyb状态位可被重置(例如，重置为低电 平)。在602，针对自计时操作的命令可被接收(例如，经由命令解码器120)。例如， 此命令可经由串行输入信号提供，并且可以是要在闪存阵列502中的一个或更多个储 存单元上执行的编程操作或擦除操作。在604，指示或使能自计时操作的主动轮询的 操作码可被接收(例如，在模式检测器)。例如，操作码可经由串行输入信号被提供 为位串(例如，每次一位)并且经由SCK而被时钟输入。
在特定的实施例中，一旦主动轮询操作被使能(例如，接收特定的操作码)，串行 存储器装置可在自计时操作已完成执行时提供指示，无需来自主机402的其它命令或 周期性轮询等。一旦操作在606完成，串行输出信号可在608生效。在其它实现中， 串行输出信号可在608失效。例如，一旦编程或擦除操作已完成执行，串行输出信号 可从逻辑低变成逻辑高(例如，从0变成1)，或是从逻辑高变成逻辑低(例如，从1 变成0)以指示操作完成。此外，一个或更多个寄存器(例如，状态寄存器块702中 的状态寄存器)也可配合串行输出信号的激活而使ready/busyb状态位被写入(例如， 在1302)以指示自计时操作的完成。
现在参考图14，示出了根据本发明实施例的主动轮询模式的示例控制的示意性 框图1400。该特定电路表示可以是数字逻辑902的一部分电路的一个示例，用于比 较操作码的位串，并且利用指示自计时操作的执行完成的信号来驱动串行输出(SO) 焊盘上的信号。如上所述，为了确定主动轮询模式是否已使能，可将接收到的操作码 与预定操作码(例如25h)作比较。这些位串可通过位匹配(BM)电路1402逐位地 比较。例如，BM 1402-0可包括NAND门1404、NOR门1406、逆变器1408以及NAND 门1410，并且如果来自接收到的操作码的位的位置OC“0”匹配来自预定操作码的 对应位位置POC“0”，则提供逻辑高电平。
类似地，已收到的操作码与预定操作码的每个剩余位的位置由BM电路1402-1 至1402-7来比较。如果已收到的操作码与预定操作码的每个位的位置都匹配以指示 主动轮询模式被使能，则NAND门1412可输出低电平。在由NAND门1412输出变 成低电平的边沿转换中，包括有延迟电路1414、逆变器1416以及NOR门1418的单 击电路可用来产生一个变成高电平的脉冲给触发器(flipflop)1420的设定输入端。 因此，SOPAD电路906可接收高电平，并且可使用该高电平来驱动SO管脚成为低 (例如，参见图11中被使能的主动轮询模式)。
编程操作控制706与擦除操作控制708可提供信号来表示对应的自计时操作何时 完成执行。例如，当正在被写入的存储器单元的编程验证操作或读取指示该单元的状 态已变成所希望的值(例如，低电阻或逻辑0值)时，编程操作可被视为完成。在一 个示例中，编程操作控制706可输出高电平控制信号以指示编程操作完成。类似地， 如果写入操作是擦除操作的话，当正在被写入的存储器单元的擦除验证操作或读取指 示该单元的状态已变成所希望的值(例如，高电阻或逻辑1值)时，擦除操作可被视 为完成，并且擦除操作控制708可输出高电平控制信号以指示擦除操作已经完成。
一旦写入操作已完成执行，NOR门1422的输出可变成低。在由NOR门1422输 出的变成低的边沿转换中，包括延迟电路1424、逆变器1426以及NOR门1428的单 击电路可用来产生变成高的脉冲给触发器1420的重置输入端。因此，SOPAD电路 906可从触发器1420接收低电平信号，并且可使用该信号来驱动SO管脚成为高(例 如，参见图11中SO转换指示自计时操作的完成)。图14中的示例性电路与控制仅 代表主动轮询模式控制的其中一种实施方式，然而特定实施例适用于主动轮询模式的 各种可能电路实施方式及/或控制。在任何情况中，特定实施例都支持被配置成用来 提供指示存储器装置中的自计时操作已完成执行的输出管脚指示的主动轮询模式。
虽然上面的示例包括特定存储器单元与可编程阻抗装置的电路实施方式、操作实 施方式以及结构实施方式，不过本领域技术人员可明了其它技术及/或单元结构也能 够根据实施例被使用。此外，本领域技术人员可明了其它装置电路布置、架构、元件 等也可以根据实施例被使用。此外，本文中的电阻水平、操作条件等可取决于可编程 阻抗元件的保持、耐久性、切换速度以及变动需求。
以上本发明的特定实施例的说明已通过例示及说明目的加以呈现。它们并不表示 或将本发明限制为已公开细节，且显见地，遵照以上的教导内容可以进行许多修正与 改变。本发明已筛选并说明实施例，以便最佳地解释本发明的原理及其实际应用，从 而让熟习本技术的人士能最佳地运用本发明及适用于经过设计的特定用途的具有各 种修正的各种实施例。在此希望本发明的范畴是由随附申请专利范围及其等效范围来 定义。
本申请案要求2013年12月11日提交的美国临时申请第61/914,451号的权利， 在此以引用方式将其完整并入本文中。