存储器电路及相关方法.pdf

一种装置，包括存储器位单元、第一电流源以及电连接到存储器位单元和第一电流源的电流比较器。第一晶体管具有电连接到第一电压供给节点的第一端、电连接到控制器的控制端、以及电连接到存储器位单元和电流比较器的第二端。读出放大器电连接到电流比较器和参考电流发生器。本发明提供了存储器电路及相关方法。

权利要求书
1.  一种装置，包括：
参考电流源；
电流镜，电连接到所述参考电流源和存储器位单元；
充电器件，电连接到所述电流镜、所述存储器位单元和第一电压供给节点；
第一共源放大器，电连接到所述电流镜和所述存储器位单元；
第二共源放大器，电连接到第二电压供给节点；以及
读出放大器，电连接到所述第一共源放大器和所述第二共源放大器。

2.  根据权利要求1所述的装置，其中，所述读出放大器包括：
第一反相器；
第二反相器，与所述第一反相器交叉耦合；以及
预充电电路，具有电连接到所述第一反相器的输出端的第一端和电连接到所述第二反相器的输出端的第二端。

3.  根据权利要求2所述的装置，其中，所述预充电电路包括：
第一晶体管，具有：
电连接到所述第一反相器的输出端的第一端；以及
电连接到所述第二反相器的输出端的第二端；
第二晶体管，具有：
电连接到所述第一电压供给节点的第一端；以及
电连接到所述第一反相器的输出端的第二端；
第三晶体管，具有：
电连接到所述第一电压供给节点的第一端；
电连接到所述第二反相器的输出端的第二端；以及
电连接到所述第一晶体管和所述第二晶体管的控制端的控制端。

4.  根据权利要求1所述的装置，进一步包括：
电连接到所述存储器位单元和所述电流镜的钳位器件。

5.  根据权利要求4所述的装置，进一步包括：
电连接到所述钳位器件和所述存储器位单元的选择晶体管。

6.  根据权利要求5所述的装置，其中：
所述钳位器件是N型晶体管；以及
所述选择晶体管是N型晶体管。

7.  一种装置，包括：
存储器位单元；
第一电流源；
电流比较器，电连接到所述存储器位单元和所述第一电流源；
第一晶体管，具有：
电连接到第一电压供给节点的第一端；
电连接到控制器的控制端；和
电连接到所述存储器位单元和所述电流比较器的第二端；以及
读出放大器，电连接到所述电流比较器和参考电流生成器。

8.  根据权利要求7所述的装置，其中，所述第一电流源具有参考电流源和电流镜。

9.  根据权利要求7所述的装置，其中，所述电流比较器是控制端电连接到所述存储器位单元和所述第一电流源的N型晶体管。

10.  一种方法，包括：
（a）对信号电压节点进行充电；
（b）对读出放大器的输出节点进行充电；
（c）激活连接到所述信号电压节点的存储器位单元；
（d）基于参考电流和所述存储器位单元的单元电流改变所述信号电压节点处的信号电压；
（e）基于所述信号电压和参考电压建立所述读出放大器的输出节点之间的电压差；
（f）锁存所述电压差以生成轨对轨电压差；以及
（g）基于所述轨对轨电压差确定所述存储器位单元所存储的数据的极性。

说明书存储器电路及相关方法
技术领域
本发明总的来说涉及半导体领域，更具体地，本发明涉及存储器电路及相关方法。
背景技术
由于各种电子元件（例如，晶体管、二极管、电阻器、电容器等）的集成密度的改进，使得半导体工业经历了快速增长。集成密度的改进在很大程度上源于半导体工艺节点的缩小（例如，工艺节点朝向亚20nm节点缩小）。
存储器电路的功率、性能和面积正面临着更严格的要求。非易失性存储器是一种无论功率是否施加在其上都能保持其编程或擦除状态的存储器电路的形式。非易失性存储器的类型包括：电阻式随机存取存储器（RRAM或ReRAM）、磁阻式随机存取存储器（MRAM）、相变式随机存取存储器（PCRAM）、以及导电桥接随机存取存储器（CBRAM）等等。RRAM位单元是通过在电介质中形成细丝或导电路径而进行编程，并且通过切断细丝进行擦除。编程（或“置位”）RRAM位单元相对于擦除（或“复位”）RRAM位单元能够传导更大的电流。RRAM位单元的相对电流值由读出放大器进行读取以生成与该RRAM位单元的状态（置位或复位）相对应的二进制位。
发明内容
根据本发明的一个方面，提供了一种装置，包括：参考电流源；电流镜，电连接到所述参考电流源和存储器位单元；充电器件，电连接到电流镜、存储器位单元和第一电压供给节点；第一共源放大器，电连接到电流镜和存储器位单元；第二共源放大器，电连接到第二电压供给节点；以及读出放大器，电连接到第一共源放大器和第二共源放大器。
优选地，读出放大器包括：第一反相器；第二反相器，与第一反相器 交叉耦合；以及预充电电路，具有电连接到第一反相器的输出端的第一端和电连接到第二反相器的输出端的第二端。
优选地，预充电电路包括：第一晶体管，具有电连接到第一反相器的输出端的第一端、电连接到第二反相器的输出端的第二端；第二晶体管，具有电连接到第一电压供给节点的第一端、电连接到第一反相器的输出端的第二端；第三晶体管，具有电连接到第一电压供给节点的第一端、电连接到第二反相器的输出端的第二端、以及电连接到第一晶体管和第二晶体管的控制端的控制端。
优选地，该装置进一步包括：电连接到存储器位单元和电流镜的钳位器件。
优选地，该装置进一步包括：电连接到钳位器件和存储器位单元的选择晶体管。
优选地，钳位器件是N型晶体管；以及选择晶体管是N型晶体管。
根据本发明的另一方面，提供了一种装置，包括：存储器位单元；第一电流源；电流比较器，电连接到存储器位单元和第一电流源；第一晶体管，具有电连接到第一电压供给节点的第一端、电连接到控制器的控制端、和电连接到存储器位单元和电流比较器的第二端；以及读出放大器，电连接到电流比较器和参考电流生成器。
优选地，第一电流源具有参考电流源和电流镜。
优选地，电流比较器是控制端电连接到存储器位单元和第一电流源的N型晶体管。
优选地，读出放大器包括：第一反相器；第二反相器，与第一反相器交叉耦合；以及预充电电路，其第一端电连接到第一反相器的输出端且第二端电连接到第二反相器的输出端。
优选地，存储器位单元是电阻式随机存取存储器（RRAM）位单元、磁阻式随机存取存储器（MRAM）位单元、相变式随机存取存储器（PCRAM）位单元、或者导电桥接随机存取存储器（CBRAM）位单元。
优选地，该装置进一步包括电连接至存储器位单元和第一电流源的钳位器件。
优选地，第一晶体管是P型金属氧化物半导体（PMOS）晶体管。
根据本发明的又一方面，提供了一种方法，包括：（a）对信号电压节点进行充电；（b）对读出放大器的输出节点进行充电；（c）激活连接到信号电压节点的存储器位单元；（d）基于参考电流和存储器位单元的单元电流改变信号电压节点处的信号电压；（e）基于信号电压和参考电压建立读出放大器的输出节点之间的电压差；（f）锁存电压差以生成轨对轨电压差；以及（g）基于轨对轨电压差确定存储器位单元所存储的数据的极性。
优选地，（a）包括：由第一晶体管对信号电压节点进行充电。
优选地，（d）包括：使第一晶体管截止；由参考电流对信号电压节点进行充电；以及由单元电流对信号电压节点进行放电。
优选地，（b）包括：由读出放大器的预充电电路将读出放大器的输出节点充电至第一电压。
优选地，（e）包括：由基于信号电压生成的第一电流对一个输出节点进行放电；以及由基于参考电压生成的第二电流对另一个输出节点进行放电。
优选地，（f）包括接通电连接到读出放大器的电流源。
优选地，（d）包括：由电流源生成电流；以及镜像电流以生成参考电流。
附图说明
为了更完整地理解本实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1是示出根据本发明的不同实施例的存储器电路的位单元的示图；
图2是示出根据本发明的不同实施例的存储器电路的示图；
图3是示出根据本发明的不同实施例的存储器电路的示图；
图4是示出根据本发明的不同实施例的存储器电路的示图；
图5是示出根据本发明的不同实施例的方法的流程图；以及
图6是示出根据本发明的不同实施例的图4的存储器电路的信号的时序图。
具体实施方式
下面详细讨论本实施例的制作和使用。但是，应该理解的是，本发明提供了许多可以在各种具体环境中实现的可适用的创造性概念。所讨论的具体的实施例仅仅是制作和使用所公开的主题的具体方式的示例，并不限制不同实施例的范围。
将结合具体情况，即，读出放大器电路和相关的方法来描述实施例。但是，其他的实施例也可应用于其他类型的感测或放大电路。
在不同的附图和讨论中，相同的附图标记指代相同的物体或元件。另外，虽然在一些附图中仅描述了单个部件，但这是为了说明的简单性和讨论的方便。本领域的普通技术人员很容易理解这样的讨论和描述能够和通常可适用于结构内的多个部件。
在下面的公开内容中，会引入一种新的存储器电路和方法。该存储器电路使用预充电电路和锁存型读出放大器以在不同的工艺角获得一致的性能。
图1是示出根据本发明的不同实施例的存储器电路的位单元10的示图。在一些实施例中，位单元10包括选择器件110和存储器件100。在一些实施例中，选择器件110是具有栅电极的晶体管，该栅电极与包括位单元10的存储阵列的字线电连接。在一些实施例中，存储器件100是RRAM、MRAM、PCRAM、或者CBRAM等。存储器件100的第一端与存储器阵列的位线电连接，并且存储器件100的第二端与选择器件110的源电极或漏电极电连接。该选择器件110的漏电极或源电极与存储器阵列的电源线电连接。
图2是示出根据本发明的不同实施例的存储器电路的示图。该存储器电路包括位单元21（表示为图中的电流源）、参考电流源22、以及读出放大器20。通过由位单元21产生的位电流I_cell和参考电流源22产生的参考电流I_ref的相对强度来确定节点23的信号电压V_signal。读出放大器20将信号电压V_signal与参考电压V_ref进行比较以确定位单元21的状态（置位或复位）。
读出放大器20是包括两个反相器单元200、210的锁存型放大器。第一反相器单元200包括第一反相电路201（例如，互补金属氧化物半导体（或“CMOS”）、反相器）以及两个使能器件202、203。在一些实施例中，第一使 能器件202是源电极电连接到第一电压供给节点的P型晶体管，其中当存储器电路接通电源时，第一电压供给节点承载第一电压VDD（例如，1V）。在一些实施例中，第二使能器件203是源电极电连接到承载第二电压（例如，接地电压）的第二电压供给节点的N型晶体管。当使能信号EN是高电压（例如，在0.5V到1V之间）时，第二晶体管203导通。当反相使能信号ENB是低电压（例如，在0到0.5V之间）时，第一晶体管202导通。当第一和第二晶体管202、203导通时，第一反相电路201接收电功率，并能够执行电功能。
第二反相器单元210包括第二反相电路211（例如，CMOS反相器）以及两个使能器件212、213。在一些实施例中，第一使能器件212是源电极电连接到第一电压供给节点的P型晶体管，其中当存储器电路接通电源时第一电压供给节点承载第一电压VDD（例如，1V）。在一些实施例中，第二使能器件213是源电极电连接到承载第二电压（例如，接地电压）的第二电压供给节点的N型晶体管。当使能信号EN是高电压（例如，在0.5到1V之间）时，第二晶体管213导通。当反相使能信号ENB是低电压（例如，在0到0.5V之间）时，第一晶体管212导通。当第一和第二晶体管212，213导通时，第二反相电路211接收电功率，并能够执行电功能。
第一反相电路201的输入端与第二反相电路211的输出端电连接（在节点23处）。第一反相电路201的输出端与第二反相电路211的输入端电连接（在节点24处）。如果信号电压V_signal低于参考电压，则读出放大器20将节点24处的电压增加到大约为第一电压VDD，并将节点23处的电压减小到大约为第二电压（例如，接地电压）。如果信号电压V_signal高于参考电压，则读出放大器20将节点24处的电压减小到大约为第二电压，并将节点23处的电压增加到大约为第一电压VDD。
图3是示出根据本发明的不同实施例的存储器电路30的示图。存储器电路30与图2的存储器电路在某些方面类似。存储器电路30的参考电流源包括阻抗器件310、钳位器件312和晶体管313。本文中也可以预期其他参考电流源结构。阻抗器件310在一些实施例中是多晶硅电阻器，其第一端电连接到钳位器件312的源电极且第二端电连接到第二电压供给节点（例如，地）。在一些实施例中，钳位器件312是NMOS晶体管。钳位器件312的栅电极电连接 到钳位电压源。钳位器件312的漏电极电连接到晶体管313的漏电极（节点32）。在一些实施例中，晶体管313是PMOS晶体管。晶体管313的栅电极电连接到晶体管313的漏电极。晶体管313的源电极电连接到第一电压供给节点。第一电压供给节点供应第一电压VDD。
晶体管303镜像晶体管313的漏极电流。晶体管303的源电极电连接到第一电压供给节点。晶体管303的栅电极电连接到晶体管313的栅电极（节点32）。晶体管303的漏电极电连接到承载信号电压V_signal的节点31。钳位晶体管302、选择晶体管301和存储器位单元300形成从节点31到第二电压供给节点的电流路径。钳位晶体管302的漏电极电连接到节点31（晶体管303的漏电极）。钳位晶体管302的栅电极电连接到钳位电压源。在一些实施例中，同样的钳位电压源电连接到钳位晶体管302、312的栅电极。钳位晶体管302的源电极电连接到选择晶体管301的漏电极。选择晶体管301的栅电极电连接到提供选择信号YMUX的列驱动器。选择晶体管301的源电极电连接到存储器位单元300的第一端。在一些实施例中，存储位单元300是RRAM、MRAM、PCRAM、或者CBRAM位单元等。存储器位单元300具有电连接到提供字线信号WL的字线驱动器的选择端。存储器位单元300的第二端电连接到第二电压供给节点（例如，地）。
信号电压V_signal由至少三个因素确定，包括预充电电压V_pch的电平、晶体管303的漏极电流、以及存储器位单元300的电流。当晶体管330导通时，其将信号电压V_signal充电至预充电电压V_pch。在一些实施例中，晶体管330是p型晶体管，诸如PMOS晶体管。晶体管330的源电极电连接到提供预充电电压V_pch的预充电电压源。晶体管330的栅电极电连接到产生预充电信号SP的控制电路以控制晶体管330的导通/截止状态。晶体管330的漏电极电连接至节点31。
读出放大器340不仅接收信号输入和参考输入，而且还接收读出放大器使能信号SAEN，并基于信号输入和参考输入之间的比较而输出数据信号Data_out。第一输入晶体管350（或者“电流比较器350”或“共源放大器350”）电连接到节点31，并基于信号电压V_signal生成信号输入作为电流信号。第一输入晶体管350的漏电极电连接到读出放大器340的第一输入端。第一输入 晶体管350的栅电极电连接到节点31。第一输入晶体管350的源电极电连接到的第二电压供给节点。第二输入晶体管360（或者“电流比较器360”或“共源放大器360”）电连接到提供参考电压V_ref的参考电压源。第二输入晶体管360基于参考电压V_ref生成参考输入作为电流信号。第二输入晶体管360的漏电极电连接到读出放大器340的第二输入端。第二输入晶体管360的栅电极电连接到参考电压源。第二输入晶体管360的源电极电连接到第二电压供给节点。
图4是示出根据本发明的不同实施例的存储器电路40的示图。存储器电路40与图3的存储器电路30在某些方面类似，并且图中相同的附图标记指代相同的元件。在一些实施例中，读出放大器340包括使能器件401、411、交叉耦合反相器402/403、412/413、预充电器件431-433、以及可控尾电流源（tail current source）420。
在一些实施例中，使能器件401、411是诸如NMOS晶体管的N型晶体管。使能器件401（或者“晶体管401”）的源电极电连接到晶体管350的漏电极。晶体管401的栅电极电连接到控制器，并具有通过由该控制器所产生的读出放大器使能信号SAEN确定的电压电平。晶体管401的漏电极电连接到反相器402、403的第一输出节点（节点41）。
使能器件411（或者“晶体管411”）的源电极电连接到晶体管360的漏电极。晶体管411的栅电极电连接到控制器，并具有由该控制器所产生的读出放大器使能信号SAEN确定的电压电平。晶体管411的漏电极电连接到反相器412、413的第二输出节点（节点42）。
反相器402/403包括晶体管402和晶体管403。在一些实施例中，晶体管402是P型晶体管（例如，PMOS晶体管），并且晶体管403是N型晶体管（例如，NMOS晶体管）。晶体管402的源电极电连接到第一电压供给节点。晶体管402的漏电极电连接到使能器件401的漏电极。晶体管402的栅电极电连接到使能器件411的漏电极（节点42）。晶体管403的源电极电连接到可控尾电流源420（或者“电流源420”或“晶体管420”）的第一端。晶体管403的漏电极电连接到使能器件401的漏电极。晶体管403的栅电极电连接到使能器件411的漏电极（节点42）。
反相器412/413包括晶体管412和晶体管413。在一些实施例中，晶体管412是P型晶体管（例如，PMOS晶体管），晶体管413是N型晶体管（例如，NMOS晶体管）。晶体管412的源电极电连接到第一电压供给节点。晶体管412的漏电极电连接到使能器件411的漏电极。晶体管412的栅电极电连接到使能器件401的漏电极（节点41）。晶体管413的源电极电连接到可控尾电流源420的第一端。晶体管413的漏电极电连接到使能器件411的漏电极。晶体管413的栅电极电连接到使能器件401的漏电极（节点41）。
在一些实施例中，晶体管420是N型晶体管（例如，NMOS晶体管）。晶体管420的漏电极电连接到晶体管403、413的源电极。晶体管420的栅电极电连接到控制器。通过由该控制器所产生的使能信号EN设置晶体管420的栅电极处的电压电平。
在一些实施例中，预充电器件431-433是P型晶体管（例如，PMOS晶体管）。预充电器件431（或者“晶体管431”）的漏电极电连接到晶体管401的漏电极。晶体管431的源电极电连接到第一电压供给节点。预充电器件432（或者“晶体管432”）的漏电极电连接到晶体管411的漏电极。晶体管432的源电极电连接到第一电压供给节点。预充电器件433（或者“晶体管433”）的漏电极电连接到晶体管401的漏电极。晶体管433的源电极电连接到晶体管411的漏电极。晶体管431-433的栅电极均电连接到控制器。由该控制器所产生的读出放大器预充电信号PCH确定晶体管431-433的栅电极处的电压。
在一些实施例中，预充电信号SP、读出放大器预充电信号PCH、读出放大器使能信号SAEN、以及使能信号EN均由同一个控制器产生。本文中也可以预期由不同的控制器产生预充电信号SP、读出放大器预充电信号PCH、读出放大器使能信号SAEN以及使能信号EN的其他实施例。在一些实施例中，施加到晶体管360的栅电极的参考电压V_ref是第一电压VDD的K倍。在某些实施例中，系数K大约是0.75。将系数K设置得相对较高能加速存储器电路40的操作。将系数K设置得相对较低可防止读出放大器340误读。在某些实施例中，参考电压V_ref是存储器电路40的内部节点的电压。在一些实施例中，向晶体管360的栅电极提供参考电压V_ref的内部节点是节点32（例如，晶体管360的栅电极电连接到节点32）。
图5是示出根据本发明的不同实施例的方法50的流程图。图6是示出根据本发明的不同实施例的图4的存储器电路40的信号的时序图。在一些实施例中，方法50由图4中的存储器电路40执行。参考存储器电路40对方法50的描述并不排除能够利用其他存储器电路结构来执行方法50。
图6包括与第一读周期600和第二读周期610相对应的波形。存储器位单元300被视为在第一读周期600处于置位状态（例如，相当于二进制“1”），在第二读周期610处于复位状态（例如，相当于二进制“0”）。从时间601到时间602，预充电信号SP和读出放大器预充电信号PCH有效（例如，低电压），字线信号WL、读出放大器使能信号SAEN、以及使能信号EN无效（例如，高电压）。因此，晶体管303、330、以及431-433导通，而晶体管401、411、420和301截止。节点31处的信号电压V_signal由晶体管303和晶体管330的电流进行充电（操作500）。读出放大器340的输出节点电压DO和DOB（节点41和42处，下文中也称作“输出节点41”和“输出节点42”）由晶体管431-433的操作充电至第一电压VDD（操作510）。
在大约时间602处，字线信号WL有效，在大约时间603处，预充电信号SP被无效。晶体管330截止以停止对节点31进行充电，而存储器位单元300被激活（操作520）。从大约时间603到时间604，基于存储器位单元300所产生的单元电流和晶体管303所产生的参考电流之间的相对强度对节点31处的信号电压V_signal进行修改（例如，拉低）（操作530）。如图6所示，在时间603到时间604之间，信号电压V_signal与参考电压K*VDD相交。置位状态下的单元电流通常强于参考电流，并且能够在被读出放大器340捕捉到之前，将信号电压V_signal放电至低于参考电压K*VDD的值。
在将信号电压V_signal和参考电压K*VDD施加到读出放大器340之前，读出放大器预充电信号PCH被无效（时间604）以停止对读出放大器340的输出节点41，42进行充电。在时间605时，读出放大器使能信号SAEN有效，并且读出放大器340的晶体管401、411导通。信号电压V_signal偏置晶体管350以通过晶体管401对节点41放电。参考电压K*VDD偏置晶体管360以通过晶体管411对节点42放电。从时间605到时间606，在读出放大器340的节点41、42之间建立电压差（操作540）。该电压差基于信号电压V_signal 和参考电压K*VDD。当节点41、42通过由晶体管350、401所传导的第一电流和由晶体管360、411所传导的第二电流放电时，晶体管402、412导通并辅助扩大该电压差。例如，当信号电压V_signal低于参考电压K*VDD时（例如，图6，时间605），节点42处的电压会比节点41处的电压更迅速地进行放电。节点42处较低的电压使得晶体管402比晶体管412更有力地导通。晶体管402上拉节点41处的电压要比晶体管412上拉节点42处的电压更有力。晶体管402、412栅电极的这种交叉耦合加快了读出放大器340的输出节点41、42之间的电压差的建立。
由于在时间606之前使能信号EN无效，晶体管403、413截止。当使能信号EN在时间606附近有效时，晶体管403、413导通，并且操作540中所建立的电压差被锁存以生成轨对轨电压差（操作550）。这里所使用的术语轨对轨表示两条电压“轨”之间的差值，诸如VDD和地之间的差值。所属技术领域的技术人员将会意识到，在实际电路中，因为诸如导体阻抗、晶体管两端标定的微小压降（导通状态电阻）等的固有电路特征，导致轨对轨电压可能稍低于VDD和地之间的精确差值。这里所使用的轨对轨电压差意欲包含具有这样小于理想特性的电路。例如，当节点41处的电压高于节点42处的电压时，晶体管413会比晶体管403更有力地导通，从而甚至更低地下拉节点42处的电压。节点42处的电压下降会增加晶体管402的源-栅电压（Vsg），从而用于通过晶体管402充电来更迅速地上拉节点41处的电压。实际上的轨对轨电压差用于确定存储在存储器位单元300中的数据的极性（操作560）。例如，节点41比节点42处的更高电压表明信号电压V_signal低于参考电压K*VDD，从而表明单元电流强于参考电流，意味着存储器位单元300被置位（例如，二进制“1”）。
第二读周期610与第一读周期600在许多方面都类似。时间611-616处的操作基本上也分别与时间601-606处的操作相同。在第二读周期610中，存储器位单元300处于复位状态。结果，在时间612和614之间，信号电压V_signal稳定，并且不会与参考电压K*VDD相交。因此，当读出放大器预充电信号PCH无效且读出放大器使能信号SAEN有效时（例如，在时间614处），偏置晶体管350的较高电压（信号电压V_signal）使得节点41放电要比偏置晶体 管360的较低电压（参考电压K*VDD）引起的节点42放电更迅速。当使能信号EN有效时，上面所描述的读出放大器340的正反馈机制上拉节点42处的电压，并且下拉节点41处的电压。
在上面的描述中，描述了信号电压V_signal大体上被充电至第一电压VDD，然后在读出放大器使能信号SAEN启动读出放大器340之前由存储器位单元300放电的实施例。本文也可以预期其他实施例，其中，信号电压V_signal最初被放电至第二电压（例如，VSS、接地电压等），然后在启动读出放大器340之前由存储器位单元300的单元电流的镜像复制进行充电。
实施例可以获得一些优点。存储器电路20、30、40在各个工艺角（例如，SS、TT、FF等）表现出非常一致的性能。晶体管330使得节点31迅速充电至大体为第一电压VDD。将信号电压V_signal和参考电压施加到晶体管350、360的栅电极允许从读出放大器340的操作中进行缓冲。读出放大器340的交叉耦合反相器结构也允许高速操作。禁用晶体管403、413允许节点41、42处的电压充分偏离，以使得当晶体管403、413导通时能快速轨对轨锁存。
根据本发明的不同实施例，一种装置包括参考电流源、电连接到参考电流源和存储器位单元的电流镜、以及电连接到电流镜、存储器位单元和第一电压供给节点的充电器件。第一共源放大器电连接到电流镜和存储器位单元，第二共源放大器电连接到第一晶体管，以及读出放大器电连接到第二晶体管。第三晶体管电连接到读出放大器和第二电压供给节点。
根据本发明的不同实施例，一种装置包括参考电流源、电流镜、充电器件、第一共源放大器、第二共源放大器、以及读出放大器。电流镜电连接到参考电流源和存储器位单元。充电器件电连接到电流镜、存储器位单元和第一电压供给节点。第一共源放大器电连接到电流镜和存储器位单元。第二共源放大器电连接到第二电压供给节点。读出放大器电连接到第一和第二共源放大器。
根据本发明的不同实施例，一种方法包括：（a）对信号电压节点进行充电；（b）对读出放大器的输出节点进行充电；（c）激活电连接到信号电压节点的存储器位单元；（d）基于参考电流和存储器位单元的单元电流对信号电压节点处的信号电压进行修改；（e）基于信号电压和参考电压在读出放大器的输出节点之间建立电压差；（f）锁存该电压差以大体上生成轨对轨电压差；以及（g） 基于轨对轨电压差确定存储器位单元所存储的数据的极性。
如该申请中所使用的，“或”意欲表示包括的“或”而不是排他的“或”。此外，除非另有指定或者上下文很清楚地涉及单数形式，否则本申请中所使用的“一”和“一个”通常理解为表示“一个或多个”。而且，A和B中至少一个和/或类似的表述通过指的是A或B，或者A和B。此外，在某种程度上，“包括”、“具有着”、“具有”、“带有”，或其变体用在具体实施例或者权利要求中，此类术语意欲以与术语“包含着”类似的方式包括界限。另外，本申请中使用的术语“之间”也通常包括界限（例如，“A和B之间”包括A和B的内部边界）。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变、替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。