一种晶体振荡器的停振监测电路.pdf

本文公开了一种晶体振荡器的停振监测电路的设计方法，包括振荡器的监测电路、监测电路的启停条件控制、振荡器停振后对系统时钟的处理、振荡器停振后向处理发出中断信号、监测电路发出的时钟失败信号。本监测电路监测晶体振荡器是否正常工作，当晶体振荡器出现停振故障时，芯片相应时钟切换到备用时钟，向处理器发出中断信号，同时监测电路向外发出时钟失败信号，供其他特殊事件处理使用。本监测电路可由软件控制是否开启，使用灵活，充分利用了片内振荡器输出的时钟，具有切换时钟快的特点；同时，本监测电路为不同的模块发出不同的停振信号，提高了对各个模块控制的精准度。

权利要求书1.  一种晶体振荡器的停振监测电路，包括振荡器的监测电路、监测电路的启停条件控制、振荡器停振后对系统时钟的处理、振荡器停振后向处理发出中断信号、监测电路发出的时钟失败信号。2.  如权利要求1所述的晶体振荡器的停振监测电路，其特征在于:利用片内的高频振荡器OSC1和片内低频时钟OSC2来监测晶体振荡器XO是否正常工作，振荡器OSC1的频率高于OSC2和晶体振荡器XO时钟频率的2倍,利用高频振荡器OSC1输出的时钟对低频振荡器OSC2和晶体振荡器XO的时钟进行采样，当振荡器OSC2和晶体振荡器XO正常振荡时，得到跳变的时钟沿,在监测电路中设置一个寄存器，在振荡器OSC2的时钟上升沿将寄存器设置为低电平，在晶体振荡器XO的时钟下降沿将寄存器设置为高电平，在OSC2的时钟下降沿监测寄存器的值，若此时寄存器为高电平，则晶体振荡器运行正常，若此时寄存器为低电平，则晶体振荡器已经停止了振荡。3.  如权利要求1所述的晶体振荡器的停振监测电路，其特征在于:可以由软件控制监测电路的启停,只有软件激活了停振监测电路后，监测电路才开始监测晶体振荡器是否工作正常，软件控制增加了停振监测电路使用的灵活性，不使用晶体振荡器时，关闭将监测电路，可以降低功耗。4.  如权利要求1所述的晶体振荡器的停振监测电路，其特征在于；当晶体振荡器XO停止振荡后，时钟切换模块可以将XO所提供的时钟快速切换到振荡器OSC1或振荡器OSC2输出的时钟。5.  如权利要求1所述的晶体振荡器的停振监测电路，其特征在于：当停振信号变为高电平后产生CPU中断申请，CPU进行相应的中断处理。6.  如权利要求1所述的晶体振荡器的停振监测电路,其特征在于：监测电路向外发出时钟失败事件，该失败事件用于特殊事件的处理，包括在一些含有PWM模块的芯片中，将此时钟失败事件作为PWM的刹车信号，避免PWM处于混乱状态而导致烧坏其他器件。

说明书一种晶体振荡器的停振监测电路
技术领域
一种晶体振荡器的停振监测电路的设计方法，涉及集成电路中数字电路设计，属于微电子技术与应用领域。
背景技术
振荡器可分为RC振荡器、LC振荡器和晶体振荡器，在芯片中常用的有RC振荡器和晶体振荡器。RC振荡器性能稳定，一般不会出现停振故障，但是精确度低；晶体振荡器精确度高，但是性能不稳定，会出现停振故障。一般在集成电路设计中，晶体振荡器用作片外振荡器，RC振荡器用作片内振荡器，软件可以选择使用片外的晶体振荡器还是片内的RC振荡器。由于晶体振荡器性能不稳定，会出现停振故障，为了使芯片能够在晶体振荡器出现停振故障后仍可以正常工作，需要在芯片内设计一个监测电路，监测晶体振荡器是否工作正常，若正在使用晶体振荡器时，晶体振荡器出现停振现象，监测电路能发出停振信号，然后将时钟自动切换到片内RC振荡器输出的时钟。
本文所设计的电路主要监测晶体振荡的停振故障，以及晶体振荡器出现停振故障时对时钟的处理。
发明内容
一种晶体振荡器的停振监测电路的设计方法，包括振荡器的监测方法、监测电路的启停条件控制、振荡器停振后对系统时钟的处理、振荡器停振后向处理发出中断信号、监测电路发出的时钟失败信号。
优选的停振监测电路，其特征在于利用片内的高频振荡器OSC1和片内低频时钟OSC2来监测晶体振荡器XO是否正常工作，振荡器OSC1的频率高于OSC2和晶体振荡器XO时钟频率的2倍。
在停振监测电路中，利用高频振荡器OSC1输出的时钟对低频振荡器OSC2和晶体振荡器XO的时钟进行采样，当振荡器OSC2和晶体振荡器XO 正常振荡时，得到跳变的时钟沿。在监测电路中设置一个寄存器，振荡器OSC2的时钟的上升沿将寄存器设置为低电平，晶体振荡器XO的时钟下降沿将寄存器设置为高电平，在OSC2的时钟下降沿监测寄存器的值，若此时寄存器为高电平，则晶体振荡器运行正常，若此时寄存器为低电平，则晶体振荡器已经停止了振荡。
优选的停振监测电路的启停控制，其特征在于可以由软件控制监测电路的启停。只有软件激活了停振监测电路并且晶体振荡器输出时钟稳定后，监测电路才开始监测晶体振荡器是否工作正常，软件控制增加了停振监测电路使用的灵活性，不使用晶体振荡器时，可以将监测电路关闭，可以降低功耗。
优选的晶体振荡器XO停振后对系统时钟的处理，其特征在于当晶体振荡器XO停止振荡后，时钟切换模块将晶体振荡器XO所提供的时钟快速切换到振荡器OSC1或振荡器OSC2输出的时钟。
优选的晶体振荡器停振后向处理器发出的中断请求，其特征在于：当停振信号变为高电平后产生CPU中断申请，CPU进行相应的中断处理。
监测电路向外发出时钟失败事件，该失败事件可以用于特殊事件的处理。比如在一些含有PWM模块的芯片中，可以将此时钟失败事件作为PWM的刹车信号，避免PWM处于混乱状态而导致烧坏其他器件。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明具体实施例中的时钟安全系统框图；
图2为本发明具体实施例中的晶体振荡器停振监测电路结构图；
图3为本发明具体实施例中的晶体振荡器停止振荡时产生中断申请的电路结构图；
图4为本发明具体实施例中的晶体振荡器停止振荡时产生时钟失败信号 的电路结构图；
具体实施方式
晶体振荡器输出的时钟精确度高，可以为芯片提供高精度的时钟，但是晶体振荡器性能不稳定，会出现停振故障，所以在芯片设计时需要增加晶体振荡器的停振监测电路，当晶体振荡器出现停振故障时，监测电路发出停振信号，芯片将时钟切换到备用振荡器输出的时钟，这样芯片可以继续正常工作。
晶体振荡器的停振监测电路以及相应的时钟处理模块可以统称为时钟安全系统，如图1所示。时钟安全系统包括晶体振荡器XO 100、晶体振荡器的停振监测电路304、中断处理模块301、特殊事件处理模块305、时钟切换模块303、片内高频振荡器OSC1302和片内低频振荡器OSC2306.整个时钟安全系统共同完成晶体振荡器停振故障的处理。
监测电路如图2所示，电路由三部分组成：时钟沿检测电路401、寄存器设置电路402和停振信号产生电路403。其中时钟沿检测电路包括片内低频振荡器OSC2时钟上升沿监测电路501和晶体振荡器XO时钟下降沿监测电路502。在监测电路中设置一个寄存器R 503，利用振荡器OSC1输出的时钟对OSC2时钟和晶体振荡器XO的时钟进行采样，得到晶体振荡器XO和振荡器OSC2时钟的跳变沿，振荡器OSC2时钟的上升沿将寄存器R设置为低电平，晶体振荡器XO的时钟下降沿将寄存器R设置为高电平。403为停振信号产生信号，在片内低频振荡器OSC2时钟低电平半周期内监测寄存器R 503的值，若此时寄存器R为低电平，则晶体振荡器运行正常，若此时寄存器R为高电平，则晶体振荡器已经停止了振荡，若此时软件激活了监测电路，则产生晶体振荡器XO的停振信号。
为了更方便的控制监测电路的启停，增加了软件开关，若通过软件配置寄存器关闭监测电路，则监测电路不起作用，无论晶体振荡器有没有停振，监测电路都不会发出停振信号。
若芯片正在使用晶体振荡器的输出时钟作为时钟源，当晶体振荡器出现故障停振时，芯片中各个模块的时钟停止振荡，使用此时钟的模块停止工作， 为了使相应的模块能自动恢复工作，监测电路自动将相应模块的时钟源由晶体振荡器XO输出的时钟切换至振荡器OSC1或OC2输出的时钟。
当晶体振荡器XO停振时，时钟切换的具体步骤为：
①监测电路将停振信号置为有效电平；
②当时钟切换电路检测到有效的停振信号后将晶体振荡器XO输出的时钟切换至振荡器OSC1或OSC2输出的时钟；
③完成时钟切换后，CPU将时钟源选择寄存器修改为振荡器OSC1或OSC2输出时钟选项，防止停振信号无效后将时钟在切换晶体振荡器XO的时钟；
④时钟切换完成后停振信号置为无效电平，此时系统已经使用了备用时钟。
当晶体振荡器停振时，监测电路还向处理器发出中断请求，监测电路产生中断请求的电路如图3所示，包括停振信号同步和上升沿检测电路601和中断申请产生电路602，监测电路发送中断请求的步骤如下：
①当晶体振荡器XO停止振荡后，监测电路将停振信号置为有效电平；
②待系统时钟完成切换后，CPU时钟对停振信号采样，将停振信号同步到CPU时钟域601；
③将CPU时钟域中的停振信号进行同步601；
④经过同步后，CPU时钟域中停振信号的上升沿将中断信号设置为有效电平，向CPU发出中断申请602；
⑤CPU完成中断处理后将中断设置为无效电平。
若芯片正在使用晶体振荡器的输出时钟作为时钟源，当晶体振荡器出现故障停振时，芯片中相应模块的时钟停止振荡，监测电路向外发出时钟失败事件，该失败事件可以用于特殊事件的处理，比如在一些含有PWM模块的芯片中，可以将此时钟失败事件作为PWM的刹车信号，将PWM模块的输出设置为预先设定的值或者复位值，监测电路产生时钟失败事件的电路如图4所示。
监测电路向PWM模块输出刹车信号的步骤为：
①当晶体振荡器出现停滞故障后，监测电路将停振信号设置为有效电 平701，同时，监测电路将停振信号发送给PWM模块作为刹车信号；
②待时钟完成切换后，监测电路将停振信号同步到CPU时钟域，得到CPU时钟域中的停振信号702、703、703，同时，监测电路将CPU时钟域中的停振信号发送给PWM模块作为刹车信号；
③监测电路根据CPU时钟域中的停振信号产生中断信号705，监测电路将中断信号送到PWM模块作为刹车信号；
④待CPU完成中断处理，将中断信号置为无效，则刹车信号停止，PWM模块根据软件设置恢复到正常工作模式。
由此可见，当晶体振荡器停止振荡后，监测电路立即向PWM模块发送刹车信号，使PWM模块处于刹车状态，在系统时钟源切换、中断产生和中断处理过程中，PWM模块一直处于刹车状态，直到CPU完成中断处理后，PWM才恢复到正常的工作状态。
上述说明示出并描述了本发明的优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应当看作是对其他实施例的排出，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。