垂直氮化镓肖特基二极管.pdf

本发明涉及一种垂直氮化镓肖特基二极管，包括：由堆叠覆盖的导体或半导体衬底，该堆叠从衬底的第一表面按以下顺序包括缓冲层、第一N型掺杂GaN层、以及具有比第一层低的掺杂水平的第二N型掺杂GaN层；在第二GaN层的与衬底相对的第一表面上的肖特基接触；以及将第一GaN层的与衬底相对的第一表面连接至衬底的第一金属层，所述金属层位于开口中，开口位于堆叠的未由肖特基接触覆盖的区域中，该开口从第二层的第一表面延伸至衬底。

权利要求书1.  一种肖特基二极管(400)，包括：半导体衬底(401)，由堆叠覆盖，所述堆叠从所述衬底的第一表面按以下顺序包括缓冲层(403)、第一N型掺杂GaN层(405)、以及具有比所述第一层低掺杂水平的第二N型掺杂GaN层(407)；肖特基接触(409)，在所述第二GaN层(407)的与所述衬底相对的第一表面上；第一金属层(411)，将所述第一GaN层(405)的与所述衬底相对的第一表面连接至所述衬底(401)，所述金属层(411)位于外围开口(410)中，所述外围开口(410)位于所述堆叠的未由所述肖特基接触(409)覆盖的区域中，该开口(410)从所述第二层(407)的所述第一表面延伸至所述衬底(401)；以及第二金属层(413)，覆盖与所述衬底(401)的第一表面相对的所述衬底(401)的第二表面。2.  根据权利要求1所述的肖特基二极管(400)，还包括覆盖与所述衬底(401)的第一表面相对的所述衬底(401)的第二表面的第二金属层(413)。3.  根据权利要求1所述的肖特基二极管(400)，其中所述开口(410)包括穿过所述第二GaN层(407)并且出现在所述第一GaN层(405)的第一表面上的第一外围部分、以及穿过两个所述GaN层(405、407)和所述缓冲层(403)并且一直延伸至所述衬底(401)的中心部分。4.  根据权利要求1所述的肖特基二极管(400)，其中所述开口(410)停止于所述衬底(401)的所述第一表面上。5.  根据权利要求1所述的肖特基二极管(400)，其中所述开口(410)一直延续至所述衬底(401)的中间水平面。6.  根据权利要求1所述的肖特基二极管(400)，其中所述衬底(401)由硅制成。7.  根据权利要求1所述的肖特基二极管(400)，其中所述第一金属层(411)不旨在连接至外部部件。

说明书垂直氮化镓肖特基二极管
相关申请的交叉引用
本申请要求于2014年2月5日提交的第14/50886号法国专利申请的优先权，其内容在法律允许的最大程度上通过整体引用合并于此。
技术领域
本公开涉及一种肖特基二极管，其包括位于氮化镓层(GaN)与金属层之间的肖特基接触。
背景技术
本公开涉及一种肖特基二极管，其包括位于氮化镓层(GaN)与金属层之间的肖特基接触。
已经存在通过使用掺杂氮化镓作为半导体材料来形成肖特基二极管。氮化镓确实具有使其特别有吸引力(尤其是针对大功率应用)的属性。然而已知的氮化镓肖特基二极管结构存在各种劣势。存在对于克服全部或部分这些劣势的氮化镓肖特基二极管的需要。
发明内容
因此，一个实施例提供了一种肖特基二极管，包括：由堆叠覆盖的导体或半导体衬底，该堆叠从衬底的第一表面按以下顺序包括缓冲层、第一N型掺杂GaN层、以及具有比第一层低的掺杂水平的第二N型掺杂GaN层；在第二GaN层的与衬底相对的第一表面上的肖特基接触；以及将第一GaN层的与衬底相对的第一表面连接至衬底的第一金属层，所述金属层位于开口中，开口位于堆叠的未由肖特基接触覆盖的区域中，该开口从第二层的第一表面延伸至衬底。
根据一个实施例，二极管还包括覆盖与衬底的第一表面相对的衬底的第二表面的第二金属层。
根据一个实施例，开口包括穿过第二GaN层并且出现在第一GaN层的第一表面上的第一外围部分、以及穿过两个GaN层和缓冲层并且一直延伸至衬底的中心部分。
根据一个实施例，开口停止于衬底的第一表面上。
根据一个实施例，开口一直延续至衬底的中间水平面。
根据一个实施例，衬底由硅制成。
根据一个实施例，第一金属层不旨在连接至外部部件。
前述和其他特征和优势将结合附图在具体实施例的以下非限制性描述中详细讨论。
附图说明
图1是示意性地图示出氮化镓肖特基二极管的第一示例的截面图；
图2是示意性地图示出氮化镓肖特基二极管的第二示例的截面图；
图3是示意性地图示出氮化镓肖特基二极管的第三示例的截面图；
图4是示意性地图示出氮化镓肖特基二极管的实施例的截面图；
图5A至5C是示意性地图示出制造氮化镓肖特基二极管的方法的示例的步骤的截面图；以及
图6A和6B是示意性地图示出制造氮化镓肖特基二极管的方法的另一示例的步骤的截面图。
具体实施方式
为了清楚，相同元件在各附图中已指定为相同附图标记，而且照例在集成电路的表示中，各附图不按比例。此外，在以下描述中，与方向相关的术语(诸如“垂直”、“水平”、“横向”、“下”、“上”、“上 部”、“下部”、“顶”、“覆盖”等)应用于如在对应的截面图中所图示的那样布置的部件，其理解为，在操作中，该部件可具有不同的方向。
图1和图2是示意性地图示氮化镓肖特基二极管的两个示例的截面图。
为了形成这样的二极管，从晶体衬底101(例如，由蓝宝石(Al2O3)、硅或碳化硅制成)开始。为了获得与GaN的匹配的网格，在衬底101的上表面上形成中间缓冲层103，例如由氮化硅、氮化铝或氮化镓制成。在缓冲层103的上表面上，通过外延来生长重掺杂N型GaN层105(N+)，随后是轻掺杂N型GaN层107(N-)。电极109(例如，由钨、钛-钨、氮化钛、镍、金、镍-金、铂、铂-金、铂-镍等制成)随后沉积在轻掺杂GaN层107的上表面上，以获得在电极109和层107之间的肖特基接触。
一个问题与在衬底101和肖特基接触109之间存在绝缘或高阻抗缓冲层103有关，其会妨碍容易地获得衬底101和肖特基接触109之间的垂直二极管。
图1示出伪-垂直型肖特基二极管100。在二极管100中，在重掺杂N型层105上方的轻掺杂N型GaN层107的表面受限制，以便层105的上表面的外围部分是可见的。电极111形成在重掺杂GaN层105的上表面的可见部分上，以获得电极111和层105之间的欧姆接触。为了获得相对于层105受限延伸的GaN层107，可以例如在层105的未掩蔽部分上执行选择性外延，或者可以在层107形成后进行蚀刻。
缺点在于这样的二极管导致在体积和组装复杂度方面的问题。特别地，该二极管的上表面侧上的阴极电极111的存在增加了该二极管的总表面面积。此外，在外部器件中组装这样的二极管会更复杂和/或昂贵，因为两个不同的接触(阳极和阴极)应当设于该二极管的相同表面(上表面)上。
图2示出肖特基二极管200，其中在衬底101的上面上制作层 103、105和107的堆叠后，已经从衬底101的下表面形成开口，这些开口穿过整个衬底101和缓冲层103以出现在重掺杂N型GaN层105中。该开口由导电材料201填充。覆盖衬底101的下表面的金属层203与导电材料201接触并且形成二极管200的阴极电极。
这种类型的结构存在具有特别复杂的制造方法的缺点。特别地，从衬底101的下表面形成开口相对受限。此外，在GaN层105(氮侧)的下表面上设置接触会困难。
图3是示意性地图示氮化镓肖特基二极管300的另一示例的截面图。
为了形成这样的二极管，如图1和2的示例中那样，从具有形成于其上的中间缓冲层103(图3中未示出)的衬底101(图3中未示出)开始。与图1和图2的示例不同的是，在图3的示例中，在缓冲层103上首先执行轻掺杂N型GaN层107(N-)的外延生长，并且然后执行重掺杂N型GaN层105(N+)的外延生长。形成层105和107的顺序因此与图1和图2的示例中相反。因此获得的结构随后与重掺杂N型层105侧上的第二强导电衬底301组装。在所示示例中，衬底301包括重掺杂硅支撑301a，重掺杂硅支撑301a覆盖有在其表面侧上与层105接触的金属层301b。衬底101和缓冲层103随后移除，其后肖特基接触109形成在与衬底相对的轻掺杂N型层107的表面上。覆盖着与层105相对的衬底301的表面的金属层303形成二极管300的阴极电极。
缺点在于形成这种类型的结构相对复杂，这是因为需要组装多个衬底。
图4是示意性地图示氮化镓肖特基二极管400的实施例的截面图。
为了形成这样的二极管，从导体或半导体衬底401开始。作为非限制性示例，衬底401可为重掺杂硅衬底，例如，硅衬底具有大于1019原子/cm3的掺杂水平，并且优选地大于1020原子/cm3。为了获得与GaN匹配的网格，在衬底401的上表面上形成中间缓冲层403， 例如由氮化硅、氮化铝或氮化镓制成。在层403的上表面上，通过外延来生长具有第一掺杂水平(N+)的N型掺杂GaN层405，例如，在从1*1018原子/cm3到5*1020原子/cm3的范围内的掺杂水平，随后生长具有低于第一掺杂水平的第二掺杂水平(N-)的N型掺杂GaN层107，例如，在从1*1015原子/cm3到5*1016原子/cm3的范围内的掺杂水平。例如由钨、钛-钨、氮化钛、镍、金、镍-金、铂、铂-金、铂-镍等制成的电极409随后沉积在更轻掺杂杂GaN层407的上表面上，以获得电极409和层407之间的肖特基接触。
根据一个方面，二极管400包括将GaN层405的上表面连接至衬底401的金属层411。金属层411位于开口410中，开口410在由层403、405和407形成的堆叠中从层407的上表面延伸至衬底401。开口410和金属层411位于堆叠403-405-407的未由肖特基接触409覆盖的区域中。开口410和金属层411例如沿肖特基接触409的一部分或整个外围延伸。
在该实施例中，开口410包括穿过GaN层407的上部部分，以及穿过GaN层405和缓冲层403并且出现在衬底401中或上的更窄的下部部分。因此，GaN层405的上表面的一部分在开口410的外围部分中可访问，并且衬底401的上表面的一部分在开口410的中心部分中可访问，这两个表面部分通过金属层411连接。作为非限制性示例，金属层411由钛-铝、钛-铝-镍-金、钛-铝-铂-金、钛-铝-钛-钨、铝、铝-铜、或铝-硅-铜制成。
在所示实施例中，金属层413(例如由钛-镍-金、或铝-镍-金制成)覆盖衬底401的下表面并且形成二极管400的阴极电极。
作为非限制性实施例，衬底401可具有在从90到500μm的范围内的厚度，例如从150到250μm的量级，缓冲层403可具有在从0.5到5μm的范围内的厚度，重掺杂GaN层405可具有在从0.5到5μm的范围内的厚度，而轻掺杂GaN层407可具有在从1到10μm的范围内的厚度。
图4的二极管400的优势在于其具有垂直结构，相对于关于图1 描述的类型的伪-垂直二极管，垂直结构简化了其在外部器件中的组装。
此外，相对于关于图1描述的类型的结构，针对相同的肖特基结表面面积，图4的结构能够减小二极管的总表面面积。实际上，由于图4的结构中的金属层411并不旨在连接至外部器件，而是仅将层405电连接至衬底401，实际上，其可以占据比图1的阴极金属层411更小的表面面积。
此外，图4的结构比关于图2和图3描述的类型的垂直结构更易于形成。实际上，图4结构的形成并不包括从后表面(下表面)蚀刻衬底并且不包括组装多个衬底。
图5A至5C是示意性地图示形成关于图4描述的类型的肖特基二极管的方法的示例的截面图。更特别地，图5A至5C示出能够形成图4的结构的开口410的方法的示例，旨在接收将GaN层405的上表面连接至衬底401的上表面的金属层411。
图5A示出初始结构，该初始结构包括衬底401以及基本覆盖衬底401的整个表面的、由缓冲层403、重掺杂GaN层405和轻掺杂GaN层407形成的堆叠。
图5B示出第一蚀刻步骤，在第一蚀刻步骤期间，从堆叠的外围部分移除整个厚度的GaN层407，以形成开口410的上部部分。
图5C示出第二蚀刻步骤，在第二蚀刻步骤期间，从堆叠的位于与前一步骤形成的开口的中心部分相对的部分移除整个厚度的GaN层405和整个厚度的缓冲层403，以形成开口410的下部部分。在所示示例中，在第二蚀刻步骤期间，开口410一直延续到至衬底401的中间水平面。
在该示例中，在图5B和5C的蚀刻步骤期间，采用具有不同尺寸的开口的两个蚀刻掩膜，以获得具有比其上部部分窄的下部部分的开口410，其中使得GaN层405的上表面的一部分和衬底401的上表面的一部分可访问，以最后由金属层411连接。
能够实现图4的结构的其他步骤，尤其是形成金属层409、411 和413的步骤，并未详细描述，这些步骤的实施在本领域技术人员的能力之内。
图6A和图6B是示意性地图示形成关于图4描述的类型的肖特基二极管的方法的另一示例的步骤的截面图。更特别地，图6A和6B示出提供图4结构的开口410的方法的示例，目的在于容纳将GaN层405的上表面连接至衬底401的上表面的金属层411。
图6A示出初始结构，该初始结构包括衬底401以及在衬底401的上表面上的、多个岛或块601(示例中示出两个岛)，每个岛或块601包括缓冲层403、重掺杂N型GaN层405和轻掺杂N型GaN层407的堆叠。为了获得这样的结构，层403、405和407在本地沉积。作为示例，在层403、405和407的生长过程中，可提供掩膜以防止这些层在岛601之间的分离区域中生长。从这样的初始结构，例如可以在每个岛601内部或顶部形成关于图4描述的类型的肖特基二极管。
图6B示出蚀刻步骤，在蚀刻步骤期间整个厚度的GaN层407从每个岛601的外围部分移除，以形成开口410的上部部分。
穿过GaN层405并且出现在衬底401的上表面上的开口410的下部部分是由岛601之间的分离区域形成的。
能够实现图4的结构的其他步骤，特别是形成金属层409、411和413的步骤，并未详细描述，这些步骤的实施在本领域技术人员的能力之内。
已经描述了特定的实施例。本领域技术人员将容易想到各种替换、修改和改进。
特别地，描述的实施例并不局限于上面提到的数值的特定示例，特别是层厚度和掺杂水平的示例。此外，描述的实施例并不局限于上面提到的材料的特定示例，特别是形成金属层409、411和413，衬底401和缓冲层403。
此外，描述的实施例并不局限于上面提到的制作关于图4描述的类型的二极管的方法的示例。
这样的替换、修改和改进都属于本公开的一部分，并落入本公开的精神和范围之内。因此，前文的描述仅仅是示例性的而并不旨在限制。本发明仅由受所附权利要求和它的同等形式限定。