多模块.pdf

本发明提供一种多模块，其将多个模块高密度地配置在较小的空间，并且抑制在这些模块之间传输的高速数字信号的劣化。该多模块具有引入了电源缆线(21)以及光信号缆线(23)的底座(10)、以及搭载于底座(10)且与电源缆线(21)以及光信号缆线(23)连接的多个第1模块(11)。各个第1模块(11)具备第1金属封装件(41)、收纳于第1金属封装件(41)且与第1金属封装件(41)热连接的第1封装基板(50)、以及安装于第1封装基板(50)的第1半导体芯片(53)，底座(10)与各个第1模块(11)具备的第1金属封装件(41)热连接。

权利要求书1.  一种多模块，其特征在于，具有：支承部件，其引入有电源缆线以及光信号缆线；以及多个第1模块，其搭载于上述支承部件且与上述电源缆线以及光信号缆线连接，各个上述第1模块具备第1封装件、收纳于该第1封装件的第1封装基板以及安装于该第1封装基板的第1半导体芯片。2.  根据权利要求1所述的多模块，其特征在于，具有多个第2模块，上述多个第2模块分别重叠搭载于各个上述第1模块上，各个上述第2模块具备第2封装件、收纳于该第2封装件的第2封装基板以及安装于该第2封装基板的第2半导体芯片。3.  根据权利要求2所述的多模块，其特征在于，上述第1封装件以及上述第2封装件是金属制且相互热连接，上述第1封装件与收纳于该第1封装件的上述第1封装基板热连接，上述第2封装件与收纳于该第2封装件的上述第2封装基板热连接。4.  根据权利要求2所述的多模块，其特征在于，收纳于上述第1封装件的上述第1封装基板与收纳于上述第2封装件的上述第2封装基板电连接。5.  根据权利要求2～4的任一项所述的多模块，其特征在于，各个上述第1模块具备：搭载于上述第1封装基板的一面的电源子模块以及光子模块；安装于上述第1封装基板的另一面的作为上述第1半导体芯片的控制器芯片；以及配置于上述第1封装基板的上述另一面的第1电连接器，各个上述第2模块具备配置于上述第2封装基板的一面的第2电连接器以及安装于上述第2封装基板的另一面的作为上述第2半导体芯片的存储器芯片，在上述第1模块中，经由形成于上述第1封装基板的布线，分别连接上述光子模块与上述控制器芯片、以及上述第1电连接器与上述控制器芯片，在上述第2模块中，经由形成于上述第2封装基板的布线，连接上述存储器芯片和上述第2电连接器，经由上述第1电连接器以及上述第2电连接器，连接上述第1模块和上述第2模块。6.  根据权利要求2～5的任一项所述的多模块，其特征在于，在上述支承部件、第1封装件以及第2封装件分别形成了相互连通的流路。7.  根据权利要求2～5的任一项所述的多模块，其特征在于，具有贯穿上述支承部件、第1封装件以及第2封装件的导热部件，在上述导热部件的至少一部分设置有散热翅片。8.  根据权利要求2～7的任一项所述的多模块，其特征在于，具有重叠搭载于上述第2模块上的第3模块，上述第3模块具备第3封装件、收纳于该第3封装件的第3封装基板以及安装于该第3封装基板的第3半导体芯片。9.  根据权利要求8所述的多模块，其特征在于，在上述第2模块的上述第2封装基板安装作为上述第2半导体芯片的易失性存储器芯片，在上述第3模块的上述第3封装基板安装作为上述第3半导体芯片的非易失性存储器芯片。10.  根据权利要求1～9的任一项所述的多模块，其特征在于，上述支承部件具有多个搭载部，上述多个搭载部搭载上述第1模块且相互可转动地连结。

说明书多模块
技术领域
本发明涉及在共同的支承部件上搭载有多个模块的多模块。
背景技术
计算机、服务器、网络设备等一般具有被称为“主板”的印刷电路板，在该主板上搭载有多个模块(通信模块、存储器(Memory)模块、存储(storage)模块等)。各个模块具有被称为“模块基板”、或“封装基板”的基板，在该基板上直接或者经由转接板(Interposer)地安装有与用途对应的半导体芯片(存储器芯片、控制存储器芯片的控制器芯片等)。即，各个模块具备的半导体芯片经由封装基板与主板连接，并且，经由主板与该主板上的其他模块、其他设备具备的模块连接。以下的说明中，将直接或者经由转接板安装了半导体芯片的基板统称为“封装基板”。
此处，各种模块所使用的半导体芯片的处理能力伴随半导体制造工艺的细线化而迅速提高。并且，伴随半导体芯片的处理能力提高，输入输出半导体芯片的信号的高速化也逐年进步，预计输入输出下一代的半导体芯片的信号的速度为25Gbit/sec，输入输出再下一代的半导体芯片的信号的速度为50Gbit/sec。
现有技术文献
专利文献
专利文献1：日本特开2007-329910号公报
输入输出半导体芯片的信号的速度增加的另一方面，高速数字信号在电布线中的损失较大。因此，搭载于主板的多个模块经由形成于该主板的电布线彼此连接的现有方式中，模块之间传输的高速数字信号产生较大的损失。例如，在信号速度为25Gbit/sec左右的情况下，一般的在主板(印刷电路板)上形成的电线上产生约0.8dB/cm的损失。另外，即使是在高速信号用的高级印刷电路板上形成的电线，也产生约0.4dB/cm的损失。因此，即使传输距离 是相对较短的距离(例如30cm)，信号波形也较大地劣化，所以需要补偿信号劣化的电路。
但是，补偿信号劣化的电路耗电量较大，成为计算机、服务器、网络设备等耗电量增大的较大的重要因素。
发明内容
本发明的目的在于，将多个模块高密度地配置在较小的空间，并且抑制在各个模块之间传输的高速数字信号的劣化。
本发明的多模块具有引入了电源缆线以及光信号缆线的支承部件、以及搭载于上述支承部件且与上述电源缆线以及光信号缆线连接的多个第1模块。而且，各个上述第1模块具备第1封装件、收纳于该第1封装件的第1封装基板以及安装于该第1封装基板的第1半导体芯片。
本发明的多模块的一方式中，设置有多个第2模块，上述多个第2模块分别重叠搭载于各个上述第1模块上。而且，各个上述第2模块具备第2封装件、收纳于该第2封装件的第2封装基板以及安装于该第2封装基板的第2半导体芯片。
本发明的多模块的其他方式中，上述第1封装件以及上述第2封装件是金属制且相互热连接。另外，上述第1封装件与收纳于该第1封装件的上述第1封装基板热连接，上述第2封装件与收纳于该第2封装件的上述第2封装基板热连接。
本发明的多模块的其他方式中，收纳于上述第1封装件的上述第1封装基板与收纳于上述第2封装件的上述第2封装基板电连接。
本发明的多模块的其他方式中，各个上述第1模块具备：搭载于上述第1封装基板的一面的电源子模块以及光子模块；安装于上述第1封装基板的另一面的作为上述第1半导体芯片的控制器芯片；以及配置于上述第1封装基板的上述另一面的第1电连接器。另外，各个上述第2模块具备配置于上述第2封装基板的一面的第2电连接器以及安装于上述第2封装基板的另一面的作为上述第2半导体芯片的存储器芯片。在上述第1模块中，经由形成于上述第1封装基板的布线，分别连接上述光子模块与上述控制器芯片、以及上述第1电连接器与上述控制器芯片。另外，在上述第2模块中，经由形成于上述第2 封装基板的布线，连接上述存储器芯片和上述第2电连接器。并且，经由上述第1电连接器以及上述第2电连接器，连接上述第1模块和上述第2模块。
本发明的多模块的其他方式中，在上述支承部件、第1封装件以及第2封装件分别形成了相互连通的流路。
本发明的多模块的其他方式中，具有贯穿上述支承部件、第1封装件以及第2封装件的导热部件，在上述导热部件的至少一部分设置有散热翅片。
本发明的多模块的其他方式中，设置有重叠搭载于上述第2模块上的第3模块。上述第3模块具备第3封装件、收纳于该第3封装件的第3封装基板以及安装于该第3封装基板的第3半导体芯片。
本发明的多模块的其他方式中，在上述第2模块的上述第2封装基板安装作为上述第2半导体芯片的易失性存储器芯片。另一方面，在上述第3模块的上述第3封装基板安装作为上述第3半导体芯片的非易失性存储器芯片。
本发明的多模块的其他方式中，上述支承部件具有多个搭载部，上述多个搭载部搭载上述第1模块且相互可转动地连结。
根据本发明，多个模块高密度地配置于较小的空间，并且抑制了在这些模块之间传输的高速数字信号的劣化。
附图说明
图1(a)是第1实施方式的多模块的俯视图，图1(b)是其侧视图。
图2是表示图1所示的底座以及处理器模块的构造的剖视图。
图3是图1所示的底座以及处理器模块的示意性立体图。
图4是沿图2所示的A-A线的剖视图。
图5(a)是第2实施方式的多模块的主视图，图5(b)是其侧视图。
图6是表示图5所示的底座、处理器模块以及存储器模块的构造的剖视图。
图7是表示图5所示的底座的展开状态的俯视图。
图8是表示第3实施方式的多模块具备的底座、处理器模块以及存储器模块的构造的剖视图。
图9是表示第4实施方式的多模块具备的底座、处理器模块、存储器模块以及存储模块的构造的剖视图。
图中：1A、1B、1C、1D—多模块，10—底座，11—第1模块(处理器模 块)，12—第2模块(存储器模块)，13—第3模块(存储模块)，21—电源缆线，22—电信号缆线，23—光信号缆线，41—第1金属封装件，50—第1封装基板，51—电源子模块，52—光子模块，53—第1半导体芯片(控制器芯片)，54—第1电连接器(插座连接器)，61—第2金属封装件，70—第2封装基板，72—第2电连接器(插头连接器)，73—第2半导体芯片(存储器芯片/易失性存储器芯片)，74—第3电连接器(插座连接器)，101—第3金属封装件，110—第3封装基板，112—第4电连接器(插头连接器)，113—第3半导体芯片(存储器芯片/非易失性存储器芯片)，114—第5电连接器(插座连接器)。
具体实施方式
(第1实施方式)
以下，参照附图对本发明的实施方式的一个例子进行详细说明。图1所示的多模块1A具有作为支承部件的底座10、以及搭载于底座10的多个第1模块11。
底座10由被折弯的金属板(例如，厚度2mm)形成，具有八边形的剖面形状。即，底座10具有8个侧壁10a，这些侧壁10a分别搭载有第1模块11。即，本实施方式中，底座10的各个侧壁10a是搭载第1模块11的搭载部。
本实施方式中，在底座10的8个侧壁10a的每一个的外表面搭载了1个第1模块。即，多模块1A具备8个第1模块11。这些第1模块11彼此在底座10的内侧经由缆线适当连接。以下的说明中，存在将搭载有第1模块11的底座10的侧壁10a的外表面称为“搭载面10b”的情况。
如图2所示，底座10中引入有多条缆线。具体而言，至少电源缆线21、电信号缆线22以及光信号缆线23被引入底座10的内侧。电源缆线21是电力供给用的缆线，电信号缆线22是低速信号用(例如1Gbit/sec以下)的缆线，光信号缆线23是高速信号用(例如25Gbit/sec)的缆线。
电源缆线21以及电信号缆线22与共同的电连接器24连接并汇集。另一方面，在各个光信号缆线23的端部安装有光连接器25。各光信号缆线23是内置了多根光纤的多芯缆线，光连接器25是一并连接内置于光信号缆线23的多根光纤的MT(Mechanically Transferable：可机械转换)连接器。
如图3所示，电连接器24配置于搭载面10b的大致中央，在该电连接器 24的两侧，多个光连接器25排列成一列地配置。即，在搭载面10b存在隔着电连接器24对置的2列光连接器列。
在底座10的侧壁10a(图2)形成有用于设置电连接器24以及光连接器25的多个开口部，电连接器24以及光连接器25嵌入规定的开口而固定于侧壁10a。不过，电连接器24以及光连接器25能够根据需要从侧壁10a即底座10拆除。
如图2所示，在底座10的内侧形成有用于向第1模块11供给冷却水的流路30a、以及用于回收通过了第1模块11的冷却水的流路30b。以下的说明中，将流路30a称为“输送流路30a”，将流路30b称为“返回流路30b”。另外，将输送流路30a和返回流路30b统称为“流路30”。虽然省略了图示，但输送流路30a和返回流路30b连通而形成一系列的流路，在该流路上设置有用于存积冷却水的罐和用于使冷却水循环的泵。不过，也可以将输送流路30a和返回流路30b引出至底座10的外部，与设置于底座10外部的罐、泵连接。另外，本实施方式中的输送流路30a以及返回流路30b由管道形成，但也可以由具有可挠性的橡胶管等形成输送流路30a以及返回流路30b。
如图2所示，输送流路30a的一端与固定于底座10的侧壁10a的管头31a连接。同样地，返回流路30b的一端与固定于底座10的侧壁10a的管头31b连接。另外，如图3所示，在各搭载面10b的四个角分别形成了贯穿侧壁10a(图2)的贯通孔32。
如图3所示，第1模块具备块状的第1封装件41。本实施方式的第1封装件是金属制，因此，以下的说明中，将第1封装件41称为“第1金属封装件41”。
第1金属封装件41通过压铸或者切削加工形成为规定形状，具有图2所示的左侧壁42、右侧壁43以及顶部44。在这些左侧壁42、右侧壁43以及顶部44的内部形成有一系列的流路45。具体而言，在左侧壁42的内部形成了贯通该左侧壁42的第1垂直流路46，在右侧壁43的内部形成了贯通该右侧壁43的第2垂直流路47，在顶部44的内部形成了贯通该顶部44的第1水平流路48。第1垂直流路46的一端被扩径而形成在左侧壁42的上端面开口的连接孔46a，第1垂直流路46的另一端从左侧壁42的下端面突出而形成管接 头46b。另外，第2垂直流路47的一端被扩径而形成在右侧壁43的上端面开口的连接孔47a，第2垂直流路47的另一端从右侧壁43的下端面突出而形成管接头47b。并且，第1水平流路48的一端在顶部44的一侧面开口，另一端在顶部44的另一侧面开口。并且，第1垂直流路46和第2垂直流路47经由第1水平流路48连接而彼此连通。即，通过第1垂直流路46、第2垂直流路47以及第1水平流路48，在第1金属封装件41内形成了一系列的流路45。
如图2所示，在第1金属封装件41的内部收纳了第1封装基板50。第1封装件41与第1封装基板50物理接触，两者热连接。具体而言，第1封装基板50的周缘部嵌入形成于第1金属封装件41的内表面的保持槽。在收纳于第1金属封装件41的第1封装基板50的一面(下表面)搭载了电源子模块51以及多个光子模块52。电源子模块51以及光子模块52配置于与底座10具备的电连接器24以及光连接器25对应的位置。具体而言，电源子模块51配置于第1封装基板50的下表面中央，在该电源子模块51的两侧，多个光子模块52排列成一列地配置。即，在第1封装基板50的下表面存在隔着电源子模块51对置的2列光子模块列。
在第1封装基板50的另一面(上表面)安装(倒装芯片安装)有第1半导体芯片53，在第1半导体芯片53的两侧搭载有一对第1电连接器(插座连接器)54。第1半导体芯片53和光子模块52以及第1半导体芯片53和插座连接器54经由形成于第1封装基板50的布线或者/以及通孔电连接。如图3、图4所示，在第1金属封装件41的顶部44形成有狭缝44a，插座连接器54露出于第1模块11的上表面。另外，形成于第1金属封装件41的顶部44的第1水平流路48以避开插座连接器54的方式弯曲行进而连通第1垂直流路42和第2垂直流路47。并且，如图3所示，在第1金属封装件41的四个角分别形成了贯通第1金属封装件41的贯通孔55。
此处，图2所示的第1半导体芯片53是按照软件程序所记述的指令执行运算处理等的控制器芯片。因此，以下的说明中，将第1模块11称为“处理器模块11”。另外，将第1半导体芯片53称为“控制器芯片53”。
如图2所示，若作为第1模块的处理器模块11搭载于作为支承部件的底座10，则处理器模块11具备的电源子模块51与底座10具备的电连接器24 连接。另外，处理器模块11具备的流路45与底座10具备的流路30连接。并且，处理器11具备的多个光子模块52与底座10具备的多个光连接器25连接。以下，进行具体说明。
在处理器模块11具备的电源子模块51设置有多个连接引脚，另一方面，在底座10具备的电连接器24设置有多个连接孔。若处理器模块11搭载于底座10的搭载面10b，则从电源子模块51突出的连接引脚插入电连接器24的连接孔，两者连接。该结果，能够向处理器模块11供给电力。另外，能够向处理器模块11输入信号以及从处理器模块11输出信号。此外，输入输出处理器模块11的信号中包含有数据信号以外的控制信号等信号。
另外，若处理器模块11搭载于底座10的搭载面10b，则从第1金属封装件41的左侧壁42突出的管接头46b插入设置于底座10的管头31a，第1垂直流路46与输送流路30a连接。同时，从第1金属封装件41的右侧壁43突出的管接头47b插入设置于底座10的管头31b，第2垂直流路47与返回流路30b连接。该结果，能够向处理器模块11供给冷却水以及从处理器模块11回收冷却水。即，能够使处理器模块11中的冷却水循环。在处理器模块11循环的冷却水经由第1金属封装件41冷却与该第1金属封装件41热连接的第1封装基板50。另外，也冷却安装于第1封装基板50的控制器芯片53、搭载于第1封装基板50的电源子模块51以及光子模块52。因此，优选第1金属封装件41由导热性优异的金属材料形成，优选例如铝、铜作为第1金属封装件41的材料。此外，在第1垂直流路46的连接孔46a以及第2垂直流路47的连接孔47a分别嵌入有止水栓56。
并且，若处理器模块11搭载于底座10的搭载面10b，则在各个光子模块52具备的插入口插入有对应的光连接器25。光子模块52具备发光元件以及受光元件，将从光信号缆线23输入的光信号转换为电信号向控制器芯片53输出，另一方面，将从控制器芯片53输入的电信号转换为光信号向光信号缆线23输出。即，各个光子模块52在光信号缆线23与控制器芯片53之间进行光电转换。作为光子模块52具备的发光元件，例如使用了垂直共振腔面发射激光器(VCSEL/Vertical Cavity Surface Emitting LASER)。另外，作为光子模块52具备的受光元件，例如使用了光电二极管(PD/Photodiode)。各个光子模 块52也具备用于驱动发光元件的驱动IC、用于放大从受光元件输出的电信号的放大IC。这些驱动IC、放大IC在安装发光元件、受光元件的基板上安装，经由接合线与发光元件、受光元件连接。并且，各个光子模块52具备用于将从发光元件射出的光信号向光信号缆线23入射，或者将从光信号缆线23射出的光信号向受光元件入射的透镜块。从透镜块的端面突出有插入形成于光连接器25的端面的定位孔的引导销。
另外，若处理器模块11搭载于底座10的搭载面10b，则设置于处理器模块11的贯通孔55(图3)和设置于底座10的贯通孔32(图3)连通。底座10与处理器模块11通过插入至连通的贯通孔32、55的未图示的螺栓彼此固定。
如以上所述，若处理器模块11搭载于底座10的搭载面10b，则电源子模块51与电连接器24连接，流路45与流路30连接，光子模块52与光连接器25连接。而且，能够在搭载于底座10的多个处理器模块11之间接收发送信号。另外，能够在各个处理器模块11与外部的模块、设备之间接收发送信号。
此处，各处理器模块11内的控制器芯片53与光子模块52之间的信号交换大部分经由形成于第1封装基板50的布线进行。另外，搭载于底座10的多个处理器模块11之间的信号交换经由光信号缆线23进行。
即，在本实施方式的多模块1A中，主板不介入高速数字信号的交换，高速数字信号的交换经由与主板相比传输损失极少的第1封装基板50、光信号缆线(光纤)23进行。因此，抑制了高速数字信号的劣化，无需补偿电路，或者所需的补偿电路的数目变少。另外，底座10与多个第1金属封装件41热连接，安装于第1封装基板50的控制器芯片53等发热体被冷却(水冷)。并且，1个底座10搭载有多个处理器模块11。即，多个模块高密度地配置于较小的空间。
此外，第1半导体芯片不局限于控制器芯片53。例如，也有图1(a)、(b)所示的多个第1模块11的1个具备的第1半导体芯片是控制器芯片，其他的第1模块11具备的第1半导体芯片是存储器芯片、开关芯片、路由器芯片等半导体芯片的实施方式。该情况下，多模块1A能够作为服务器、网络设备等进行动作。另外，各个第1模块11具备的存储器芯片、开关芯片、路由器芯 片等半导体芯片被成为中心的第1模块11具备的控制器芯片统一控制。即，多个第1模块11的1个统一控制剩余的第1模块11。另外，能够通过适当增减第1模块11的个数、种类，来容易地缩小或者扩大功能、容量。
(第2实施方式)
以下，参照图5～图7对本发明的实施方式的另一例子进行详细说明。不过，本实施方式的多模块具有与第1实施方式的多模块相同的基本构造。因此，主要对于与第1实施方式的多模块不同的点进行说明。另外，对于与第1实施方式的多模块相同的构成，在图中附注相同的符号，并适当省略说明。
图5所示的多模块1B中，在底座10的各搭载面10b沿其长边方向(高度方向)搭载有5个第1模块(处理器模块)11，在各个处理器模块11上重叠地搭载了第2模块12。
如图6所示，第2模块12具备第2封装件61，其具有与第1金属封装件41大致相同的外观形状。本实施方式中的第2封装件61为金属制。因此，以下的说明中，将第2封装件61称为“第2金属封装件61”。
第2金属封装件61通过压铸或者切削加工形成为规定形状，具有左侧壁62、右侧壁63以及顶部64。在这些左侧壁62、右侧壁63以及顶部64的内部形成有一系列流路65。具体而言，在左侧壁62的内部形成了贯通该左侧壁62的第3垂直流路66，在右侧壁63的内部形成了贯通该右侧壁63的第4垂直流路67，在顶部64的内部形成了贯通该顶部64的第2水平流路68。第3垂直流路66的一端被扩径而形成在左侧壁62的上端面开口的连接孔66a，第3垂直流路66的另一端从左侧壁62的下端面突出而形成管接头66b。另外，第4垂直流路67的一端被扩径而形成在右侧壁63的上端面开口的连接孔67a，第4垂直流路67的另一端从右侧壁63的下端面突出而形成管接头67b。并且，第2水平流路68的一端在顶部64的一侧面开口，另一端在顶部64的另一侧面开口。并且，第3垂直流路66和第4垂直流路67经由第2水平流路68连接而彼此连通。即，通过第3垂直流路66、第4垂直流路67以及第2水平流路68，在第2金属封装件61内形成了一系列的流路65。
在第2金属封装件61的内部收纳了第2封装基板70。第2金属封装件61与第2封装基板70物理接触，两者热连接。具体而言，第2封装基板70的周 缘部嵌入形成于第2金属封装件61的内表面的保持槽。在收纳于第2金属封装件61的第2封装基板70的一面(下表面)搭载有一对第2电连接器(插头连接器)72。另一方面，在第2封装基板70的另一面(上表面)3维安装了多个第2半导体芯片73，在这些第2半导体芯片73的两侧，搭载了一对第3电连接器(插座连接器)74。第2半导体芯片73和插头连接器72以及第2半导体芯片73和插座连接器74经由形成于第2封装基板70的布线或者/以及通孔电连接。另外，多个第2半导体芯片73彼此也根据需要电连接。
在第2金属封装件61的顶部64形成了与图3所示的狭缝44a相同的狭缝，插座连接器74露出于第2模块12的上表面。另外，形成于第2金属封装件61的顶部64的第2水平流路68与图3所示的第1水平流路相同，以避开插座连接器74的方式弯曲行进，将第3垂直流路66和第4垂直流路67连通。并且，在第2金属封装件61的四个角分别形成了贯通第2金属封装件61的贯通孔。
此处，图6所示的第2半导体芯片73是存储器芯片。具体而言，第2半导体芯片73是易失性存储器芯片(DRAM/Dynamic Random Access Memory：动态随机存取存储器)。因此，以下的说明中，将第2模块12称为“存储器模块12”。另外，将第2半导体芯片73称为“存储器芯片73”。
如图6所示，若存储器模块12重叠搭载于处理器模块11上，则存储器模块12具备的插头连接器72与处理器模块11具备的插座连接器54连接。相同地，存储器模块12具备的流路65与处理器模块11具备的流路45连接。以下进行具体说明。
若存储器模块12重叠搭载于处理器模块11上，则插头连接器72插入插座连接器54，两连接器72、54连接。该结果，第1封装基板50与第2封装基板70电连接，能够从处理器模块11向存储器模块12供给电力。另外，能够进行基于控制器芯片53的控制，向存储器芯片73写入数据、程序，以及从存储器芯片73读出数据、程序。
另外，若存储器模块12重叠搭载于处理器模块11上，则从第2金属封装件61的左侧壁62突出的管接头66b插入在第1金属封装件41的左侧壁42开口的连接孔46a，第3垂直流路66与第1垂直流路46连接。同时，从第2 金属封装件61的右侧壁63突出的管接头67b插入在第1金属封装件41的右侧壁43开口的连接孔47a，第4垂直流路67与第2垂直流路47连接。该结果，能够向存储器模块12供给冷却水以及从存储器模块12回收冷却水。即，能够在存储器模块12中循环冷却水。在存储器模块12中循环的冷却水经由第2金属封装件61，冷却与该第2金属封装件61热连接的第2封装基板70以及安装于第2封装基板70的存储器芯片73。此外，图2所示的止水栓56嵌入第3垂直流路66的连接孔66a以及第4垂直流路67的连接孔67a。
另外，若存储器模块12搭载于处理器模块11上，则设置于存储器模块12的贯通孔(未图示)与设置于处理器模块11的贯通孔55(图3)连通。
如以上所述，若处理器模块11搭载于底座10，则电源子模块51与电连接器24连接，流路45与流路30连接，光子模块52与光连接器25连接。另外，若存储器模块12重叠搭载在处理器模块11上，则插头连接器72与插座连接器54连接，流路65与流路45连接。即，处理器模块11与底座10连接，存储器模块12和连接于底座10的处理器模块11连接。换言之，多个模块(处理器模块11以及存储器模块12)多级连接。而且，能够在处理器模块11与存储器模块12之间接收发送信号。即，能够在多级连接的一组模块内部接收发送(输入输出)信号。另外，能够在多级连接的一组模块与其他的一组模块之间接收发送信号。并且，能够在多级连接的一组模块与外部设备之间接收发送信号。
此外，如上述那样重叠的底座10、处理器模块11以及存储器模块12通过插入至连通的底座10的贯通孔32(图3)、处理器模块11的贯通孔55(图3)以及存储器模块的贯通孔(未图示)的未图示的螺栓固定。
此处，各处理器模块11内的控制器芯片53与光子模块52之间大部分的信号交换经由形成于第1封装基板50的布线进行。另外，处理器模块11具备的控制器芯片53与存储器模块12具备的存储器芯片73之间大部分的信号交换经由第1封装基板50以及第2封装基板70进行。即，主板不介入高速数字信号的交换，高速数字信号的交换经由与主板相比传输损失极少的封装基板进行。因此，抑制了高速数字信号的劣化，无需补偿电路，或者所需的补偿电路的数目变少。另外，底座10、多个第1金属封装件41以及多个第2金属封装 件61彼此热连接，安装于第1封装基板50的控制器芯片53、安装于第2封装基板70的存储器芯片73等发热体被冷却(水冷)。并且，在1个底座10搭载有多个处理器模块11以及存储器模块12。即，多个模块高密度地配置于较小的空间。
明显可知，本实施方式的多模块1B能够与第1实施方式的多模块1A相同地作为服务器、网络设备等进行动作。另外，能够通过适当增减第1模块11、第2模块12的个数、种类来容易地缩小或者扩大功能、容量这一点也与多模块1A相同。
如图7所示，底座10的侧壁10a的几个通过合页80可转动地连结。即，底座10能够展开。而且，在底座10的内部的组装作业、维护作业时展开底座10。所谓底座10的内部的组装作业，例如是图6所示的电源缆线21、光信号缆线23的布线作业、电源装置、冷却装置的设置作业等。此外，图1所示的底座10也可以与图7所示的底座10相同地展开。另外，底座10的形状并不局限于八边形(多边形)，能够成为任意的形状。
(第3实施方式)
以下，参照图8对于本发明的实施方式的另一个例子进行详细说明。不过，本实施方式的多模块具有与第1以及第2实施方式的多模块相同的基本构造。因此，主要对于与第1以及第2实施方式的多模块不同的点进行说明。另外，对于与第1以及第2实施方式的多模块相同的构成，在图8中附注相同的符号，并适当省略说明。
图8所示的多模块1C具有第1模块(处理器模块)11以及第2模块(存储器模块)12。处理器模块11搭载于底座10，存储器模块12重叠搭载于处理器模块11上。这些底座10、处理器模块11以及存储器模块12具有与第1以及第2实施方式中的底座10、处理器模块11以及存储器模块12相同的构造。
图8所示的多模块1C中，圆柱状的导热部件90贯穿底座10、处理器模块11以及存储器模块12。具体而言，在底座10的各侧壁10a、第1金属封装件41以及第2金属封装件61的四个角分别形成有贯通孔91a、91b、91c。而且，若处理器模块11搭载于底座10的各侧壁10a上，存储器模块12搭载于 处理器模块11上，则贯通孔91a、91b、91c彼此连通。即，形成有贯通底座10、处理器模块11以及存储器模块12的多个贯通孔91。导热部件90插入如上述那样形成的各个贯通孔91。
在导热部件90的至少一部分上设置有多个散热翅片92。本实施方式中，在位于底座10的内侧的导热部件90的下部设置有散热翅片92。从处理器模块11以及存储器模块12发出的热量经由导热部件90传递至散热翅片92，从散热翅片92的表面排出到空气中。即，本实施方式中，处理器模块11以及存储器模块12被空气冷却。此外，可以是底座内部的自然对流，但是在高性能装置中，优选通过风扇进行强制空气冷却。另外，优选导热部件90是热导管。另外，导热部件90也作为相互固定底座10、处理器模块11以及存储器模块12的固定部件发挥作用。不过，也能够通过与导热部件90不同的固定部件来相互固定底座10、处理器模块11以及存储器模块12。
(第4实施方式)
以下，参照图9对于本发明的实施方式的另一个例子进行详细说明。不过，本实施方式的多模块具有与第1至第3的实施方式的多模块相同的基本构造。因此，主要对与第1至第3的实施方式的多模块不同的点进行说明。另外，对于与第1至第3的实施方式的多模块相同的构成，在图9中附注相同的符号，并适当省略说明。
图9所示的多模块1D具有底座10、第1模块(处理器模块)11、第2模块(存储器模块)12以及第3模块13。存储器模块11搭载于底座10，存储器模块12重叠搭载于处理器模块11上，第3模块重叠搭载于存储器模块12上。这些底座10、处理器模块11以及存储器模块12具有与第1至第3的实施方式中的底座10、处理器模块11以及存储器模块12相同的基本构造。
第3模块13具备第3封装件101，其具有与第1金属封装件41以及第2金属封装件61大致相同的外观形状。本实施方式中的第3封装件101是金属制。因此，以下的说明中，将第3封装件101称为“第3金属封装件101”。
第3金属封装件101具有左侧壁102、右侧壁103以及顶部104。在这些左侧壁102、右侧壁103以及顶部104的内部形成有一系列流路105。具体而言，在左侧壁102的内部形成了贯通该左侧壁102的第5垂直流路106，在右 侧壁103的内部形成了贯通该右侧壁103的第6垂直流路107，在顶部104的内部形成了贯通该顶部104的第3水平流路108。第5垂直流路106的一端被扩径而形成在左侧壁102的上端面开口的连接孔106a，第5垂直流路106的另一端从左侧壁102的下端面突出而形成管接头106b。另外，第6垂直流路107的一端被扩径而形成在右侧壁103的上端面开口的连接孔107a，第6垂直流路107的另一端从左侧壁103的下端面突出而形成管接头107b。并且，第3水平流路108的一端在顶部104的一侧面开口，另一端在顶部104的另一侧面开口。并且，第5垂直流路106和第6垂直流路107经由第3水平流路108连接而彼此连通。即，通过第5垂直流路106、第6垂直流路107以及第3水平流路108，在第3金属封装件101内形成了一系列的流路105。
在第3金属封装件101的内部收纳有第3封装基板110。第3封装件101与第3封装基板110物理接触，两者热连接。具体而言，第3封装基板110的周缘部嵌入形成于第3金属封装件110的内表面的保持槽。在第3封装基板110的一面(下表面)搭载了一对第4电连接器(插头连接器)112。另一方面，在第3封装基板110的另一面(上表面)3维安装了多个第3半导体芯片113，在这些第3半导体芯片113的两侧，搭载有一对第5电连接器(插座连接器)114。第3半导体芯片113和插头连接器112以及第3半导体芯片113和插座连接器114经由形成于第3封装基板110的布线或者/以及通孔电连接。另外，多个第3半导体芯片113彼此也根据需要电连接。
在第3金属封装件101的顶部104形成了与图3所示的狭缝44a相同的狭缝，插座连接器114露出于第3模块13的上表面。另外，形成于第3金属封装件101的顶部104的第3水平流路108与图3所示的第1水平流路48相同，以避开插座连接器114的方式弯曲行进，将第5垂直流路106和第6垂直流路107连通。并且，在第3金属封装件101的四个角分别形成了未图示的贯通孔。
此处，图9所示的第3半导体芯片113是存储器芯片。具体而言，第3半导体芯片113是非易失性存储器芯片(例如闪存)。因此，以下的说明中，将第3模块13称为“存储模块13”。另外，将第3半导体芯片113称为“存储器芯片113”。
如图9所示，若存储模块13重叠搭载于存储器模块12上，则存储模块 13具备的插头连接器112与存储器模块12具备的插座连接器74连接。相同地，存储模块13具备的流路105与存储器模块12具备的流路65连接。以下进行具体说明。
若存储模块13重叠搭载于存储器模块12上，则插头连接器112插入插座连接器74，两连接器112、74连接。该结果，第1封装基板50、第2封装基板70以及第3封装基板110电连接，能够从处理器模块11向存储模块12供给电力。另外，能够进行基于控制器芯片53的控制的、向存储器芯片113写入数据、程序，以及从存储器芯片113读出数据、程序。
另外，若存储模块13重叠搭载于存储器模块12上，则从第3金属封装件101的左侧壁102突出的管接头106b插入在第2金属封装件61的左侧壁62开口的连接孔66a，第5垂直流路106与第3垂直流路66连接。同时，从第3金属封装件101的右侧壁103突出的管接头107b插入在第2金属封装件61的右侧壁63开口的连接孔67a，第6垂直流路107与第4垂直流路67连接。该结果，能够向存储模块13供给冷却水以及从存储模块13回收冷却水。即，能够在存储模块13中循环冷却水。在存储模块13中循环的冷却水经由第3金属封装件101，冷却与该第3金属封装件101热连接的第3封装基板110以及安装于第3封装基板110的存储器芯片113。此外，如图6所示的止水栓56嵌入第5垂直流路106的连接孔106a以及第6垂直流路107的连接孔107a。
如以上所述，本实施方式所涉及的多模块1D具有处理器模块11、重叠搭载于处理器模块11上的存储器模块12、以及重叠搭载于存储器模块12上的存储模块13。而且，存储器模块12具备易失性存储器芯片，存储模块13具备非易失性存储器芯片。因此，多模块1D能够作为服务器、网络设备、计算机等进行动作。另外，能够通过适当增减第1模块11、第2模块12以及第3模块13的个数、种类，来容易地缩小或者扩大功能、容量。
此处，处理器模块11具备的控制器芯片53、存储器模块12具备的存储器芯片73以及存储模块13具备的存储器芯片113之间的信号交换的大部分经由第1封装基板50、第2封装基板70以及第3封装基板110进行。即，主板不介入高速数字信号的交换，高速数字信号的交换经由与主板相比传输损失极少的封装基板进行。因此，抑制了高速数字信号的劣化，无需补偿电路，或者 所需的补偿电路的数目变少。另外，底座10、多个第1金属封装件41、多个第2金属封装件61以及多个第3金属封装件101彼此热连接，安装于第1封装基板50的控制器芯片53、安装于第2封装基板70的存储器芯片73、安装于第3封装基板110的存储器芯片113等发热体被冷却(水冷)。并且，1个底座10搭载有多个处理器模块11、存储器模块12以及存储模块13。即，多个模块高密度地配置于较小的空间。
本发明并不局限于上述实施方式，能够在不脱离其主旨的范围内进行各种变更。例如，第1封装件41、第2封装件61以及第3封装件101并不局限于金属制。
另外，作为第1半导体芯片的控制器芯片53、作为第2半导体芯片的存储器芯片73以及作为第3半导体芯片的存储器芯片113可相互置换。例如，图1所示的第1模块具备的第1半导体芯片(控制器芯片)52与第2模块12具备的第2半导体芯片(存储器芯片)73可相互置换。该情况下，第1模块11为存储器模块，第2模块12为处理器模块。并且，图6所示的光子模块52移设至第2模块12，并且在第1模块11内设置有光传输路，其在光信号缆线23与移设至第2模块12的光子模块52之间中转光信号。不过，在第1模块11与第2模块12的层叠间隔短的情况(例如5cm以下)、信号传输速度慢(例如25Gbit/sec以下)的情况下，也可以将光子模块52保留于第1模块11。