一种用于CMOS图像传感器的高速流水输出型相关双采样电路.pdf

本发明公开了一种用于CMOS图像传感器的高速流水输出型相关双采样电路，包括第一运算放大器A1和第二运算放大器A2；第一运算放大器A1和第二运算放大器A2的正向输入端分别输入第一偏置电压信号VCM1和第二偏置电压信号VCM2；第一运算放大器A1和第二运算放大器A2的负向输入端分别连接相关双采样电路的输入端VIN_ODD和VIN_EVEN，其中，被采样的信号分为奇数列信号与偶数列信号，分别作为输入送入相关双采样电路的信号输入端VIN_ODD与VIN_EVEN；第一运算放大器A1和第二运算放大器A2输出端连接形成相关双采样电路的输出端OUT。该电路可以在主时钟频率不变的情况下，达到主时钟采样速度的两倍，该电路还能避免传统结构在工作点建立过程中的失调，提高采样精度，且结构简单，易于实现。

权利要求书1.  一种用于CMOS图像传感器的高速流水输出型相关双采样电路，其特征在于，包括第一运算放大器A1和第二运算放大器A2；第一运算放大器A1和第二运算放大器A2的正向输入端分别输入第一偏置电压信号VCM1和第二偏置电压信号VCM2；第一运算放大器A1和第二运算放大器A2的负向输入端分别连接相关双采样电路的输入端VIN_ODD和VIN_EVEN，其中，被采样的信号分为奇数列信号与偶数列信号，分别作为输入送入相关双采样电路的信号输入端VIN_ODD与VIN_EVEN；第一运算放大器A1和第二运算放大器A2的输出端连接形成相关双采样电路的输出端OUT；第一运算放大器A1的负向输入端与相关双采样电路的输入端VIN_ODD之间接有第一电容C1，第一运算放大器A1的负向输入端与第一运算放大器A1的输出端之间并联设有第一开关S1和第一电容C2，第一运算放大器A1的输出端与相关双采样电路的输出端OUT之间设有第二开关S2；第二运算放大器A2的负向输入端与相关双采样电路的输入端VIN_EVEN之间接有第三电容C3，第二运算放大器A2的负向输入端与第二运算放大器A2的输出端之间并联设有第三开关S3和第四电容C4，第二运算放大器A2的输出端与相关双采样电路的输出端OUT之间设有第四开关S4；其中，控制第一开关S1、第四开关S4的时钟信号与控制第二开关S2、第三开关S3的时钟信号为周期相同的两相非交叠时钟控制信号。2.  根据权利要求1所述的一种用于CMOS图像传感器的高速流水输出型相关双采样电路，其特征在于，第一运算放大器A1的负向输入端与第一运算放大器A1的输出端之间还并联设有第五开关S5。3.  根据权利要求2所述的一种用于CMOS图像传感器的高速流水输出 型相关双采样电路，其特征在于，第二运算放大器A2的负向输入端与第二运算放大器A2的输出端之间还并联设有第六开关S6；其中，控制第五开关S5、第六开关S6的时钟信号为预稳定时钟信号。4.  根据权利要求1所述的一种用于CMOS图像传感器的高速流水输出型相关双采样电路，其特征在于，第一电容C1的电容值与第三电容C3的电容值相同。5.  根据权利要求1所述的一种用于CMOS图像传感器的高速流水输出型相关双采样电路，其特征在于，第二电容C2的电容值与第四电容C4的电容值相同。6.  根据权利要求1所述的一种用于CMOS图像传感器的高速流水输出型相关双采样电路，其特征在于，第二电容C2的电容值是第一电容C1电容值的X倍，其中，X为任意实数。7.  根据权利要求1所述的一种用于CMOS图像传感器的高速流水输出型相关双采样电路，其特征在于，第四电容C4的电容值是第三电容C3电容值的X倍，其中，X为任意实数。

说明书一种用于CMOS图像传感器的高速流水输出型相关双采样电路
技术领域
本发明属于CMOS图像传感器领域，具体涉及一种用于CMOS图像传感器的高速流水输出型相关双采样电路。
背景技术
作为获取图像信息的重要电子元器件，CMOS图像传感器在光电探测和成像等众多领域得到了广泛的应用。由于CMOS工艺兼容性强、功耗低、宽动态范围以及可靠性高等一系列优点，CMOS图像传感器已广泛应用于天文测量、数码相机、手机、安防监控系统、医疗等技术领域。随着整机系统对系统性能的要求越来越高，市场上对高帧频，速度快的图像传感器的需求越来越强，作为图像传感器重要组成部分的相关双采样电路成了制约这一性能的瓶颈，因此，如何在不增加电路和控制时序复杂度的前提下，提高相关双采样电路的速度是当前一个热门研究方向。
CMOS图像传感器中的光电二极管将光信号转换成电荷，并将电荷存储在存储节点，而后通过一个源极跟随器输出，为了削弱源极跟随器的噪声，每个像素要通过位线先后输出两次信号，一次是复位电平信号，一次是在复位电平基础上的光信号，因此CMOS图像传感器读出电路通常采用相关双采样(Correlated Double Sampling，CDS)的读出形式。即先将存储节点复位到电源电压，此时源极跟随器输出复位电平，并将复位电平采样保存下来，然后再将光电二极管产生的光生电荷传输到存储节点，读出电路将光信号电平采样保存下来。将复位电平与光信号电平做减法运算时，可以将噪声滤除，这就是相关双采样的原理。通常来说相关双采样电路都需要运算放大器作为核心元件，而运放的增益、响应速度和建立时间会影响采样信号的精度，如果光信号电平已经准备就绪需要进行相关双采样，此时运放还未达到稳定，这样就会造成前几个像素的信号误差较大，不够精确，这严重影响了图像信号 的质量。
发明内容
本发明的目的在于提供一种用于CMOS图像传感器的高速流水输出型相关双采样电路，以克服上述现有技术存在的缺陷，本发明可以将采样速度提高一倍，实现高速流水输出，能够避免传统结构在工作点建立过程中的失调，提高采样精度。
为达到上述目的，本发明采用如下技术方案：
一种用于CMOS图像传感器的高速流水输出型相关双采样电路，包括第一运算放大器A1和第二运算放大器A2；
第一运算放大器A1和第二运算放大器A2的正向输入端分别输入第一偏置电压信号VCM1和第二偏置电压信号VCM2；第一运算放大器A1和第二运算放大器A2的负向输入端分别连接相关双采样电路的输入端VIN_ODD和VIN_EVEN，其中，被采样的信号分为奇数列信号与偶数列信号，分别作为输入送入相关双采样电路的信号输入端VIN_ODD与VIN_EVEN；第一运算放大器A1和第二运算放大器A2的输出端连接形成相关双采样电路的输出端OUT；
第一运算放大器A1的负向输入端与相关双采样电路的输入端VIN_ODD之间接有第一电容C1，第一运算放大器A1的负向输入端与第一运算放大器A1的输出端之间并联设有第一开关S1和第二电容C2，第一运算放大器A1的输出端与相关双采样电路的输出端OUT之间设有第二开关S2；
第二运算放大器A2的负向输入端与相关双采样电路的输入端VIN_EVEN之间接有第三电容C3，第二运算放大器A2的负向输入端与第二运算放大器A2的输出端之间并联设有第三开关S3和第四电容C4，第二运算放大器A2的输出端与相关双采样电路的输出端OUT之间设有第四开关 S4；
其中，控制第一开关S1、第四开关S4的时钟信号与控制第二开关S2、第三开关S3的时钟信号为周期相同的两相非交叠时钟控制信号。
进一步地，第一运算放大器A1的负向输入端与第一运算放大器A1的输出端之间还并联设有第五开关S5。
进一步地，第二运算放大器A2的负向输入端与第二运算放大器A2的输出端之间还并联设有第六开关S6；其中，控制第五开关S5、第六开关S6的时钟信号为预稳定时钟信号。
进一步地，第一电容C1的电容值与第三电容C3的电容值相同。
进一步地，第二电容C2的电容值与第四电容C4的电容值相同。
进一步地，第二电容C2的电容值是第一电容C1电容值的X倍，其中，X为任意实数。
进一步地，第四电容C4的电容值是第三电容C3电容值的X倍，其中，X为任意实数。
与现有技术相比，本发明具有以下有益的技术效果：
本发明在不增加电路系统复杂度的前提下，利用流水线思想，将采样与放大输出过程并行进行，并给出了实际的电路结构与时序控制结构，当上半边电路放大输出的时候，下半边电路采样信号，下半边电路放大输出的时候，上半边电路采样信号，一直这样循环往复，在主时钟频率不变的情况下，使得采样输出速度提高了一倍，增强了图像传感器的性能，实现了流水输出。
进一步地，本发明的电路中加入了第五开关S5与第六开关S6，在未开始采样以前，第五开关S5与第六开关S6导通，使得运放提前建立到工作状态，当快要采样前，将第五开关S5与第六开关S6关断，这样避免了采样的前若干个周期误差较大的问题，减小了由于运放本身建立过程中，增益不足导致的采样误差过大，提高了采样精度，而且实现方式简单，具有实用性。
进一步地，第二电容C2的电容值是第一电容C1电容值的X倍，第四电容C4的电容值是第三电容C3电容值的X倍，其中，X为任意实数，以满足电压放大的要求。
附图说明
图1为图像传感器传统采样方式示意图；
图2为图像传感器传统采样方式的时序图；
图3为本发明的电路的结构原理图；
图4为本发明中控制开关通断的时序图。
具体实施方式
下面结合附图对本发明作进一步详细描述：
参见图3，一种用于CMOS图像传感器的高速流水输出型相关双采样电路，包括如下元器件结构：
第一运算放大器A1；
第二运算放大器A2；
第一开关S1，其第一端(左端)与第五开关S5的第一端(左端)、第二电容C2的第一端(左极板)、第一电容C1的第二端(右极板)以及第一运算放大器A1的负向输入端相连，其第二端(右端)与第五开关S5的第二端(右端)、第二电容C2的第二端(右极板)、第二开关S2的第一端(左端)以及第一运算放大器A1的输出端B点相连；
第二开关S2，其第一端(左端)与第一开关S1的第二端(右端)、第五开关S5的第二端(右端)、第二电容C2的第二端(右极板)以及第一运算放大器A1的输出端B点相连，其第二端(右端)与第四开关的第二端(右端)相连并且作为所述相关双采样电路的输出端；
第三开关S3，其第一端(左端)与第六开关S6的第一端(左端)、第四电容C4的第一端(左极板)、第三电容C3的第二端(右极板)以及第二运 算放大器A2的负向输入端相连，其第二端(右端)与第六开关S6的第二端(右端)、第四电容C4的第二端(右极板)、第四开关S4的第一端(左端)以及第二运算放大器A2的输出端D点相连；
第四开关S4，其第一端(左端)与第三开关S3的第二端(右端)、第六开关S6的第二端(右端)、第四电容C4的第二端(右极板)以及第二运算放大器A2的输出端D点相连，其第二端(右端)与第二开关的第二端(右端)相连并且作为所述相关双采样电路的输出端；
第五开关S5，其第一端(左端)与第一开关S1的第一端(左端)、第二电容C2的第一端(左极板)、第一电容C1的第二端(右极板)以及第一运算放大器A1的负向输入端相连，其第二端(右端)与第一开关S1的第二端(右端)、第二电容C2的第二端(右极板)、第二开关S2的第一端(左端)以及第一运算放大器A1的输出端B点相连；
第六开关S6，其第一端(左端)与第三开关S3的第一端(左端)、第四电容C4的第一端(左极板)、第三电容C3的第二端(右极板)以及第二运算放大器A2的负向输入端相连，其第二端(右端)与第三开关S3的第二端(右端)、第四电容C4的第二端(右极板)、第四开关S4的第一端(左端)以及第二运算放大器A2的输出端D点相连；
第一电容C1，其第一端(左极板)与所述相关双采样电路的输入端VIN_ODD相连，其第二端(右极板)与第一开关S1的第一端(左端)、第五开关S5的第一端(左端)、第二电容C2的第一端(左极板)以及第一运算放大器A1的反向输入端相连；
第二电容C2，其第一端(左端)与第一开关S1的第一端(左端)、第五开关S5第一端(左端)、第一电容C1的第二端(右极板)以及第一运算放大器A1的负向输入端相连，其第二端(右端)与第五开关S5的第二端(右端)、第一开关S1的第二端(右端)、第二开关S2的第一端(左端)以及第 一运算放大器A1的输出端B点相连；
第三电容C3，其第一端(左极板)与所述相关双采样电路的输入端VIN_EVEN相连，其第二端(右极板)与第三开关S3的第一端(左端)、第六开关S6的第一端(左端)、第四电容C4的第一端(左极板)以及第二运算放大器A2的负向输入端相连；
第四电容C4，其第一端(左端)与第三开关S3的第一端(左端)、第六开关S6第一端(左端)、第三电容C3的第二端(右极板)以及第二运算放大器A2的负向输入端相连，其第二端(右端)与第六开关S6的第二端(右端)、第三开关S3的第二端(右端)、第四开关S4的第一端(左端)以及第二运算放大器A2的输出端D点相连。
第一运算放大器A1的正向输入端接输入偏置电压信号(VCM1)；
第二运算放大器A2的正向输入端接输入偏置电压信号(VCM2)；
第一电容C1的电容值与第三电容C3的电容值相同；
第二电容C2的电容值与第四电容C4的电容值相同；
第二电容C2的电容值是第一电容C1电容值的X倍，X为任意实数；
第四电容C4的电容值是第三电容C3电容值的X倍，X为任意实数。
下面对本发明的实施过程作进一步详细说明：
参见图1至图4，图1为图像传感器的采样信号的简易图，从图中可以看出，对于有x乘y个像素的图像传感器面阵，当主时钟周期为T时，读出一幅图的时间t1为：
t1＝x·y·T
图3为本发明的相关双采样电路结构图，第一运算放大器A1的正向输入端接共模偏置电压VCM1，第二运算放大器A2的正向输入端接共模偏置电压VCM2，VCM1与VCM2可由基准电压源或者直流电源等其他偏置源提供。图中OUT为发明的相关双采样电路的输出端。将图1中被采样的信号 分为奇数列信号与偶数列信号，分别作为输入送入本发明的相关双采样电路的信号输入端VIN_ODD与VIN_EVEN。
根据图4的时序图，图中控制第一开关S1、第四开关S4的时钟信号与控制第二开关S2、第三开关S3的时钟信号为周期相同的两相非交叠时钟控制信号，这里T1＝T2＝T，即主时钟周期还为T，高电平导通；控制第五开关S5、第六开关S6的时钟信号为预稳定时钟信号，这个开关功能为发明的相关双采样电路提供预稳定机制，高电平导通；图4中VIN_ODD与VIN_EVEN为被采样的信号，利用数字电路逻辑，将其相位差开。
当S1S4信号为高时，第一运算放大器A1接为单位增益缓冲模式，此时A点与B点的电压与VCM1端的电压相同，为VVCM1，第一电容C1的第一端(左极板)被充电至VIN_ODD的复位电压V1，此时上半边电路为采样阶段；
当S1S4信号为低时，第一开关S1和第四开关S4断开，第一运算放大器A1这部分电路为放大状态，根据运算放大器的“虚短”和“虚断”原理以及电荷守恒原理可知，没有电荷流入运算放大器的负向输入端，此时，当VIN_ODD电压从V1变化到V2时，得到如下公式：
(V1-V2) C1＝(VB-VVCM1) C2
即B点电压VB为
VB＝VVCM1+(V1-V2) C1/C2
实际上(V1-V2)就是光电二极管产生的光生电压信号。与此同时，S2S3信号为高，第二开关S2、第三开关S3导通，图3中OUT端的电压VOUT＝VB，输出采样到的信号，这时，第三开关S3导通，第二运算放大器A2接为单位增益缓冲模式，此时C点与D点的电压与VCM2端的电压相同，为VVCM2，第三电容C3的第一端(左极板)被充电至VIN_EVEN的复位电压V3，此时下半边电路为采样阶段；
当S2S3信号为低时，第二开关S2、第三开关S3断开，同理，当VIN_EVEN电压从V3变化到V4时，得到如下公式：
(V3-V4) C3＝(VD-VVCM2) C4
即D点电压VD为
VD＝VVCM2+(V3-V4) C3/C4
这里(V3-V4)是下一个光电二极管产生的光生电压信号。与此同时，S1S4信号为高，第一开关S1、第四开关S4导通，图3中OUT端的电压VOUT＝VD，输出采样到的第二个信号。这里(C1/C2)与(C3/C4)的值可以选任意实数，以满足电压放大的要求。
就这样，当上半边电路放大输出的时候，下半边电路采样信号，下半边电路放大输出的时候，上半边电路采样信号，一直这样循环往复，此时读出一幅图的时间t2为：
t2＝(x·y·T)/2
这样使得采样速度提高了一倍，实现了流水输出。
在实际应用当中，第一运算放大器A1与第二运算放大器A2为有限增益、带宽有限的放大器，采样的增益误差为：
(C2+C1)/C2Av1
(C4+C3)/C4Av2
这里Av1为第一运算放大器A1的放大倍数，Av2为第二运算放大器A2的放大倍数。从上两式可知，当电容值确定后，运放的增益越大，采样误差越小，精度越好。一般的相关双采样电路在未开始采样前，所有的开关断开，当第一开关S1或者第三开关S3导通前，运放A点或者B点为浮空的不定态，此时运放虽然有直流偏置，但是内部的节点并没有达到实际工作的静态工作点，如果运放内部寄生较大，当第一开关S1或者第三开关S3导通后，运放需要一定的时间达到稳定的工作状态，如果这个时间达到采样周期的若干倍， 则在这段时间内，运放增益不足，造成采样的前若干个周期输出的信号电压误差较大，影响图像传感器的输出信号质量。
本发明的电路中，加入了第五开关S5与第六开关S6，其工作方式见图4，在未开始采样以前，第五开关S5与第六开关S6导通，使得运放提前建立到工作状态，当快要采样前，将第五开关S5与第六开关S6关断，这样避免了采样的前若干个周期误差较大的问题，而且实现方式简单，具有实用性。
本发明的一种用于CMOS图像传感器的高速流水输出型相关双采样电路在不增加电路系统复杂度的前提下，利用流水线思想，将采样与放大输出过程并行进行，并给出了实际的电路结构与时序控制结构，在主时钟频率不变的情况下，使得采样输出速度提高了一倍，增强了图像传感器的性能，加入的预稳定开关减小了由于运放本身建立过程中，增益不足导致的采样误差过大，提高了采样精度。
以上所述是本发明的优选实施方案，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。