存储矩阵和存储设备的字线的电子驱动电路 【技术领域】
本发明涉及存储矩阵以及存储设备、特别是一个MRAM存储设备的字线的驱动电路。
背景技术
半导体存储器通常包括一个带有列线和行线、字线和位线的矩阵的单元区域，各自存储单元处在这些线的交叉点上。为此在存储部件中，在读和写的过程中字线用于寻址。位线用于存储单元的读或者写。
磁性隧道元件(TMR元件；TMR：隧道磁阻)典型地用作MRAM存储单元中的存储元件。一个如此的TMR元件原则上包括二个磁层、一个吸附磁层和一个软磁层。这二层通过几个原子层厚的绝缘中间层彼此分离。不仅可以相同地调整而且也可以相互调整在这二个层中的磁化。在磁层之间地绝缘屏障是如此薄，以至在施加电压之后少量电子可以穿过；所谓的隧道电流流过。隧道电流的强度对此依赖于彼此磁化方向的取向。
描述一个如此的存储器，通过在字线和位线上施加电流确定所谓的“软”磁层的磁化方向。通过电流方向确定存储元件的内容。特别是在写的时候所需电流是相对高的(大约2.5mA)，因为通过叠加在字线和位线中的电流的磁场引起磁化。
在读的过程中，在所选择的存储单元的字线上施加一个定义的电压，该电压应当不同于所选择的位线的电压。在垂直于字线分布的位线上，-按在位线上获得的测定电路-当然可以测定读电流或读电压，按寻址的存储单元的内容该读电流/读电压是不同的。
这些控制条件要求，在一个MRAM部件中必需由部分功率非常大的晶体管驱动存储矩阵的每个字线，其在集成电路中占据较大的面积。这些晶体管应当处于这种情况，接通高的写电流，并且为未激活和已激活的字线预先规定不同的电压电位。对于MRAM单元区域的彼此极度紧密处在一起的字线来说，因此需要一个特殊的方案，以便把字线驱动电路的面积费用和布线费用降低到最小程度。
【发明内容】
因此本发明的任务是，为存储矩阵的字线提供驱动电路，因此可以降低驱动电路的布线费用和面积。
通过按照权利要求1的电子电路解决这个任务，该电路具有按照权利要求16的存储设备。
根据本发明预先规定，存储矩阵的字线的一个如此的驱动电路具有一个驱动源，主要是一个电流/电压源，其具有多个输出端和多个字线开关。这些字线开关可开关地把驱动源的输出端与字线连接。驱动源的输出端具有多个编码的输出端，其经过字线开关与字线连接，其中通过一个或多个控制信号选择字线开关。这些编码的输出端提供存储单元读和写的要求的信号给字线。
根据本发明的方案在于，首先选择字线的数目并且在其上面施加驱动源的编码的输出端。驱动源的编码的输出端为此通过相应的字线开关与未选择的字线分离。通过这个驱动电路可以避免，为字线中的每一个预先规定一个特有的线路驱动器或一个复杂的字线开关，其按照多工器的方式分别把提供使用的信号接通到字线上。通过这种方式可以建立具有较低电路费用和布线费用的字线开关。
在一个优选的实例中预先规定，驱动源的每个编码的输出端可以采用不同的输出值，其分别与字线的一个确定的运行模式一致。这些输出端是如此编码的，其按各自字线的所希望的运行模式提供使用不同的输出值。根据各自字线的预先规定的寻址和在那里预先规定的运行模式实现各自输出端的编码，这些输出端分别仅仅接通在字线中一个上。由此，已经在驱动源中进行字线信号的编码，可以显著降低字线开关的电路费用。
此外有利地预先规定，驱动源的输出端至少包含一个另外的输出端，其连接在所有未通过控制信号选择的字线上。由此实现，未激活的字线处在一个固定的电位上并且不由于浮动采用一个不希望的电压。
此外根据一个优选的实施形式预先规定，该电路接收多个控制信号，其中每个控制信号控制一定数目的多个字线开关，并且最多控制信号中的一个使驱动源的编码输出端经过字线开关连接在各自字线上。通过这种方式分别仅仅编码输出端中的一个处于字线中的一个上。由此可以有益地减少驱动源的提供使用的输出端的数目。因此字线划分成多个组，其中每一个这样的组具有一定数目的字线，该数目与驱动源的编码输出端的数目一致。对此这是适当的，相互权衡了通过实现一个具有一定数目的输出端的驱动源产生的各自电路与布线费用和在字线开关的情况下电路和布线费用的节省。
字线开关有利地作为晶体管形成。这有这样的优点，这些晶体管在集成电路中可以简单地实现。在集成电路中此外由于工艺的原因这是适当的，即预先规定MOS晶体管作为开关元件。此外这些MOS晶体管是损耗很小的，也就是说控制输入端几乎是无电流的，因此在控制多个如此的控制输入端的情况下，例如通过控制信号，需要少量的驱动功率。
首先驱动源的编码输出端借助于第一晶体管和/或驱动源的至少一个另外的输出端经过第二晶体管与字线可开关地连接。对此主要如此选出第一晶体管，在通过控制信号选择的情况下接通这个第一晶体管，并且如此选择第二晶体管，在相同控制信号的情况下截止第二晶体管。然后由于通过控制信号的选择编码的输出端连接在字线上。另外的输出端因此经过在字线上的第二晶体管加在没有通过控制信号选择的字线上。因此有益地实现，按选择或者编码输出端或者另外的输出端连接在字线上，由此定义字线的各自运行模式。
首先可以预先规定，第一晶体管是N-MOS晶体管，并且第二晶体管是P-MOS晶体管，并其与各一个字线连接，其中由控制信号控制第一和第二晶体管。这是有益的，因为N-MOS晶体管和P-MOS晶体管可以互补运行，因此以仅仅一个控制信号可以触发这二个晶体管。 根据一个优选的实施形式此外预先规定，第一和第二晶体管是N-MOS晶体管，通过二个控制信号如此控制这些晶体管，分别仅仅第一或仅仅第二晶体管连接在每一个字线上，并且截止另外的晶体管。这是有益的，因为N-MOS晶体管在相同功率的情况下具有比P-MOS晶体管低的面积并且电平可以连接在另外的范围。
首先在编码输出端中的至少一个上存在第一电压电位，并且在驱动源的另外输入端上存在第二电压电位，其中第一和第二电压电位也许是相同的。当在写和读过程之间变换时，所有未选择的和所有未激活的字线，也就是说不处在读或写模式中的字线的电压电位应当保持不便，因为在此应当尽可能避免电流流过未寻址的存储元件。
在一个优选的实施形式中预先规定四个字线，通过控制信号激活这些字线，因为由此可以使字线的电路费用的面积最小化。可是一般可以任意采用通过控制信号选出的字线的数目。
首先经过相应字线开关与激活字线连接的、驱动源的输出端为了写入存储矩阵中输出电流。以在字线上的一个如此的写电流例如可以说明在MRAMs中的TMR存储元件。
在一个优选的实施形式中经过相应字线开关与激活的字线连接的、驱动源的输出端为了从存储矩阵中读出输出一个读电压。这个读电压与在未选择的字线上的电压相比应当是不同的。这是必需的，以便保证，电流仅仅经过激活的字线流过TMR存储单元。在相同电压的情况下这甚至导致电流流过多个TMR元件，由此不再可能确定，电流流过那一个存储单元，并且因此不再可能读出各个存储单元的内容。
此外首先预先规定一个具有根据本发明的驱动电路的存储设备。在该电路中能够显著降低字线驱动器的电路费用，由此可以减少字线间隔。
对此在存储设备中此外预先规定，字线的二端可以分别配备根据本发明的驱动电路，由此能够减少寄生电流流过。可是对此注意，当在各自激活的字线上馈入电流时，编码的驱动源的输出端电流在二端上具有相同的值，但不同的符号。
【附图说明】
下面根据图和接下的说明详细阐述本发明，图示：
图1具有NMOS和PMOS晶体管的预译码的字线开关；和
图2具有NMOS晶体管的预译码的字线开关。
【具体实施方式】
在图1中指出了一个电路方案，在这个方案中通过行译码器1的各一个控制信号SLNP控制各四个字线WLi-2-WLi+1；WLi+2-WLi+5的组。这个电路方案基于NMOS和PMOS晶体管N1-N8；P1-P8的应用。NMOS晶体管N1至N4或者N5至N8是如此连接的，在其控制输入端(栅级)上分别存在一个来自行译码器1的控制信号SLNPk或者SLNPk+1，由此电流/电压源2的四个输出端IV0-IV3连接在四个选择的字线WL上。按输出端IV0-IV3的编码，也就是说根据情况，在IV0至IV3上是否存在电流或电压值，电流流过字线WL或存在电压。PMOS晶体管P1至P8是如此连接的，在存在的、来自行译码器1的未选择的控制信号SLNPk+1的情况下其使来自电流/电压源2的一个另外输出端V0的电压V0连接在字线WL上。输出端IV0-IV3的数目不局限于数目4，而是按应用情况由专业人员选择。
为了描述这个电路方案首先考虑在MRAM存储矩阵3的字线WLi上的写过程。对此经过输出端IV2和导通的晶体管N3在字线WLi中馈入写电流，而在所有其余的字线WLi-2、WLi-1和WLi+1上主要存在来自电流/电压源的输出端IV0、IV1、IV3的相应电压并且在字线WLi+2至WLi+5上主要存在电压V0。这些电压主要有相同的电位，如此选择该电位，避免电流流过连接的存储单元。行译码器1输出控制信号SLNPk、控制信号SLNPk+1和甚至于另外的控制信号SLNPk+n。通过选择的控制信号SLNPk四个NMOS晶体管N1至N4接通，四个NMOS晶体管N5至N8借助于控制信号线SLNPk+1(和借助于所有另外的SLNPk+n)断开。就分别连接在二个控制信号线上的四个PMOS晶体管P1至P4和P5至P8而言刚好相反。借助于控制线SLNPk截止PMOS晶体管P1至P4，并且通过信号SLNPk+1接通晶体管P5至P8。通过控制信号SLNPk接通的NMOS晶体管N1至N4让电流电压源IV0至IV3的电流和主要是电压通过。
在描述的实例中从电流/电压源2的输出端IV2经过允许通过的NMOS晶体管N3写电流馈入到字线WLi中。通过电流/电压源2的输出端IV0、IV1、IV3，各自的、主要相同的电压经过NMOS晶体管N1、N2和N4施加在未选择的字线WLi-2、WLi-1和WLi+1上。在通过行译码器1的控制信号SLNPk+1未选择的字线组WLi+2-WLi+5中，接通PMOS晶体管P5至P8。在字线WLi+2至WLi+5上当然也许存在电压V0。主要如此对这个电压选择参数，即该电压等于电压IV0、IV1和IV3。
类似地实现从存储器中的读出。如果要读出在字线的地址上存储的数据字，则经过IV2不施加电流，而是施加电压，该电压不同于其余的电压，由此选择字线WLi。经过IV0、IV1、IV3和V0同样存储矩阵3的所有未寻址的字线WLi-2、WLi-1、WLi+1-WLi+5处在一个固定电压上。对此主要涉及当在位寻址的字线WL上写的时候施加的相同电压。
具有编码输出端IV0至IV3的电流/电压源因此同时承担驱动线的提供和部分寻址，由此在从行译码器1到开关晶体管N1-N8；P1-P8的控制线SLNP上的费用仅仅为存储矩阵3的字线WL的四分之一。
如此连接该电流/电压源2，不仅对于读过程而且对于写过程通过输出端信号IV0至IV3控制四线组的字线WL。与在各自输出端上基本一致电压IV0-IV3处在未寻址的字线WLi-2、WLi-1、WLi+1上(减去经过各自开关晶体管的电压降)。电压V0处在未通过控制信号SLNPk选择的四线组的所有字线WLi+2-WLi+5上。
在MRAM存储单元的写过程中通过在电流/电压源2的确定输出端IV0-IV3上的相应电流寻址确定的字线WL。该电流按必需写入的存储内容可以具有正的或负的流通方向。在读一个MRAM存储单元时寻址的输出端信号是一个电压，其与未选择的字线WL的电压相比是不同的。这导致在与存储单元连接的位线上电流流过存储单元，其中电流强度体现存储单元的内容。
在应用PMOS晶体管的情况下根据按照图1的实施例限制从可能的电压中的选择。特别是0V的电压电位在集成电路的标准运行条件(例如VDD＝5V，3.3V或者1.8V或者VGND＝OV)下不与P-MOS晶体管一起接在字线WL上。因此在一个另外的根据图2的实施形式中NMOS晶体管代替PMOS晶体管使用，因为这更好地适合于接近于0伏电位的电压的连接。功能类似于图1中的电路。可是用NMOS晶体管N9至N12和N13至N16替换连接输出端V0的PMOS开关晶体管。可是根据所要求的门电压这些晶体管可以不再经过线路与附属的NMOS晶体管N1至N4和N5至N8连接在一起。对于每个四线组因此需要分开的控制线SLN1k和SLN2k，由此控制线SLNP的布线费用仅仅可以降低到存储矩阵3的字线WL的数目的一半。可是抵消了这个缺点，由于在相同的驱动线的情况下集成的NMOS晶体管比PMOS晶体管需要较小的面积。
SLN1k和SLN2k的逻辑电平基本上反向的。只不过与图1的实施例相比如此对SLN2k的电平选择参数，即其借助于NMOS晶体管N9至N12或者N13至N16使电压V0连接在字线WL上。
为了能够把电流馈入所选择的字线WL中，这是适当的，在字线WL的二端上使用根据本发明的线路布置，可是对此电流/电压源2提供具有相同数值但不同符号的电流。如此对极方向的电流源显著减少了寄生电流流过。以类似的方式通过在字线WL的二面施加电压降低了由于寄生电流而产生的电压降的影响。
在前面的描述、权利要求和附图中公开的本发明的特征不仅可以单独地而且可以用任意的组合对于以其不同的实施形式实现本发明是重要的。
参考符号表：
1 行译码器
2 电流/电压源
3 存储矩阵
N1-N16 字线开关；N-MOS晶体管
P1-P8 字线开关；P-MOS晶体管
SLNPk、SLN1k、SLN2k 控制信号线
WLi 字线
IV0-IV3 电流/电压源的输出端
V0 电流/电压源的另外输出端