自适应并行干扰抵消多用户检测器的算法及实现 (一)技术领域
本发明涉及的是一种新型的多用户检测装置，具体的说是一种自适应并行干扰抵消多用户检测器。
(二)背景技术
多用户检测技术是一门以消除或减小扩频系统中不同发射信号间多址干扰为目的的应用技术。1979年，K.S.Schneide就针对卫星通信提出了一种同步CDMA系统多用户检测算法，但在当时并未引起业界人士的广泛关注。直到1984年，Verdu在其博士论文中提出并分析了最优多用户检测器(Optimum DectectorMultiuser Detector)和最大似然序列检测器；1986年，Verdu利用对数似然函数的可分解性，论证了CDMA系统中的最优多用户检测器可通过匹配滤波器后接维特比译码器组成，该技术才引起了人们的广泛关注。与此相对的，Verdu提出的最优多用户检测器存在的实际问题是随着用户数的增加其运算复杂度呈指数倍增长，不具备现实生活中的利用价值。但该理论引发了研究人员对多用户检测技术的重视，在最优多用户检测器的基础上人们将与最优多用户检测器性能接近，而计算复杂度较低的次最优多用户检测器作为了研究重点，其基本思路是使次最优多用户检测器的性能与运算复杂度之间达到良好的平衡。
1989年，R.Lupas提出了解相关多用户检测器(Decorrelator MultiuserDectector)，该方案的基本原理是将所有接收信号伪随机码间的线性相关性除去，使伪随机码实现正交；但该检测器的缺点在于需要对系统相关矩阵求逆，运算复杂度较高。
1994年，U.Madhow等人提出了线性最小均方误差多用户检测器(LinearMinimum Mean Square Error Multiuser Detector，下文简称MMSE)，该方案的基本原理是将被检测的某个接收信号与其估计值之间误差的均方值达到最小。MMSE检测器结合了解相关多用户检测器和传统检测器的特性，可理解为这两种检测器的折中。当系统中多址干扰强，噪声干扰弱时，MMSE检测器即为解相关多用户检测器；当系统中多址干扰弱，噪声干扰强时，MMSE检测器即为传统的单用户检测器。
1986年，R.Kohon等人提出了干扰抵消多用户检测器(InterferenceCalncellation Multiuser Detector)，该方案的基本原理是利用反馈减小多址干扰。该检测器首先恢复干扰信号，其次从所有接收信号中减去干扰信号，从而获得期望用户信号。该检测器的缺点在于以降低大功率用户的性能为代价，提高了弱用户性能。
1995年，M.Honig等人提出了盲多用户检测器(Blind MultiuserDetection)，该方案的基本原理是利用接收信号的特征波形确定代价函数及迭代算法从而完成对信号的检测。
在上述的大部分多用户检测器中都存在一个前提，也就是系统中必须具有不同信号的伪随机码、幅值、相位以及信道时延等先验信息。但同时并准确估计所有信号参数是一类较为复杂的问题，不准确，不完备的先验信息都会导致系统性能的恶化。为此，将自适应技术应用于多用户检测器是近年来多用户检测技术的研究热点，该方案的基本原理是将不同的多用户检测器与自适应技术相结合，对不同多用户检测算法进行优化组合，可以解决系统需具备较多先验信息和计算复杂度较高的问题。在无线电导航系统中，由于信道是时变的，因此采用了自适应技术的多用户检测算法可以自适应的不断调整自身结构及参数以适应信道条件的不断变化。其中，基于最小均方误差(MMSE)优化准则的自适应MMSE检测器具有不需要相关的系统先验信息，只需通过发送训练序列的方式经迭代即可获得使信号均方误差最小的权值，进而改善系统性能的特点，是本发明的重要组成部分之一。
图1给出了自适应多用户检测器基本原理方框图。
由图1可以看到，b1到bn为接收信号判决输入，w1到wn为对应权值，接收信号经加权计算累加后生成对应的判决量，同时根据判决量生成误差值修正权值向量。采用了自适应技术的多用户检测器就是通过信号的变化情况实时调整权值，进而使检测器能够适应时变的系统环境。
海上无线电导航系统信号传输信道为时变信道，地波、天波信号参数均随着信号的传播距离、时间、大气折射率等因素的改变而不断变化。典型的多用户检测技术均不具有随信道变化实时调节检测器参数的能力，因此当信道参数发生变化时，会导致检测器性能下降，其对系统性能改善的效果不能满足系统要求。
(三)发明内容
本发明主要应用于基于扩频体制的海上无线电导航系统，目的是在时变信道条件下提供一种能够有效降低系统误码率，切实改善系统性能的基于自适应信号检测技术的多用户检测器。本发明主要由两大模块组成，分别是自适应模块和并行干扰抵消模块。
本发明的目的是这样实现的：
首先建立系统数学模型：
在具有K个发射机接入的，采用BPSK调制的DS-CDMA无线电导航系统中，在加性高斯白噪声信道环境下，导航接收机获得的信号可表示为：
r(t)=Σk=1KΣi=-MMAk(i)bk(i)sk(t-iT-τk)+σn(t)---(1)]]> 其中：K-导航接收机接收到的信号总数；
M-2×M+1为信息码长，M可取为无穷；
T-信号码速率；
τk-第k个发射信号到达接收机的时间延迟；
bk(i)-第k个发射信号的第i个信息位，bk(i)∈{-1，+1}；
Ak(i)-第k个发射信号的第i个信息位辐值；
sk-第k个发射信号的伪随机码，
∫0Tsk2(t)dt=1;]]> σ-信号噪声功率；
n(t)-功率普密度为1的加性高斯白噪声；
从式(1)可以看到，当所有发射信号到达接收机时延τk都相等时，异步的CDMA连续信号模型即可转化为同步模型：
r(t)=Σk=1KAkbksk(t)+σn(t),t∈[0,T]---(2)]]> 在无线电导航系统中，导航接收机一般具有前端装置，其作用是对接收到的连续信号r(t)进行匹配滤波，然后对每路匹配滤波器输出信号进行采样，从而得到对应的离散信号y(t)：
yk(t)=∫0Tr(t)*sk(t)dt,k∈{1,2,···,K}---(3)]]> 将式(2)代入上式，即可得到第k个匹配滤波器的离散输出信号yk(i)：
yk(i)=Akbk(i)+Σj=1,j≠kKAjbj(i)ρjk+nk---(4)]]> 其中：ρjk-第j个和第k个发射信号特征波形的互相关系数，可表示为：
ρjk=∫0Tsj(t)sk(t)dt;]]> nk-均值为零，方差为σ2的高斯随机过程，
nk=σ∫0Tn(t)sk(t)dt;]]> 若令：
s＝[s1，s2，…sk]T (5)
A＝diag{A1，A2，…Ak}T (6)
R＝E[ssT] (7)
y＝[y1，y2，…yk]T (8)
b＝[b1，b2，…bk]T (9)
n＝[n1，n2，…nk]T (10)
则导航接收机的接收信号可用矢量形式表示为：
y＝RAb+n (11)
现就组成系统的两大主要模块展开分析：
1、自适应模块
本发明中的自适应模块主要由自适应MMSE组成，为更好说明自适应MMSE检测器工作原理，作自适应MMSE多用户检测器结构如图2所示。
由图2可见，在自适应MMSE多用户检测算法中，首先设置一个初始的系统权值，然后发送一段发射、接收端均已知的训练序列，通过系统给定的迭代方式不断更新权值，在训练序列发送完成后，系统获得最新权值，通过该权值对无线电导航系统工作时的接收信号进行处理，此时经自适应MMSE检测器处理的信号具有最小的均方误差，系统也具有较低的误码率。自适应MMSE检测器的权值是通过发送训练序列的方式迭代获得的，对训练序列的处理过程即为系统对信道的适应过程。由于无线信道是时变的，信道参数的改变是随机的，因此无法在信号接收端准确判断信道变化情况。因此，可采用在发射、接收端定期发送训练序列，重新获得权值的方式实时适应信道变化；同时，也可以考虑将导航电文信息码序列的若干起始信息位作为训练序列，在每段信息码传输前均更新权值。
自适应MMSE检测器也就是通过这种方式适应时变信道，并实时调整自身参数的。
图中为训练序列，为自适应MMSE检测器输出。
当接收信号数为K时，对应匹配滤波器输出可表示为：
b＝[b1，b2，…bK]T (12)
自适应MMSE检测器权矩阵W可表示为：
W＝[w1，w2，…，wK]T (13)
此时，求和连接器输出的W_new即为更新后的权矩阵，可表示为：
W_new=Σk=1Kbkwk=bTW=WTb---(14)]]> 接收信号y，可表示为式(15)形式：
y＝[y1，y2，…yK]T (15)
此时，自适应多用户检测器权矩阵W_new与接收信号y之间的误差信号e可表示为：
e＝y-W_new＝y-WTb (16)
其均方误差MSE为：
MSE＝E(e2)＝E(y2)-2E(ybT)W+WTE(bbT)W (17)
匹配滤波输出b的自相关矩阵R，求和连接器输出y与b的互相关矩阵P分别表示为式(18)，(19)：
R＝E(bbT) (18)
P＝E(yb) (19)
则式(17)可改写为：
MSE＝E(y2)-2WTP+WTRW (20)
由最陡下降法基本原理可以了解到，系统中当前权值加上一个参量即可得到下一信息位传送时的权值，其数学表达式为：
wk+1=wk+12μ(-▿k)---(21)]]> 其中：wk，wk+1-第k个信息位传送以及第k+1个信息位传输的权值；
μ-步长因子，控制系统稳定性和收敛速度的常量，在本文中，
μ=min(0.005,1trainbit_Length),]]>trainbit_Length为训练序列
的长度；
-均方误差MSE在第k个信息位传输时对应的参量，
▿k=∂MSE∂W=2RW-2P;]]> 此时，式(21)可改写为：
wk+1＝wk+μ(P-RW) (22)
将该思路应用于自适应MMSE检测器，也即采用检测器输入的均方误差e2作为MSE的估计值，自适应MMSE检测器权值迭代公式可写为：
wk+1＝wk+μeb (23)
2、并行干扰抵消模块
本发明中的并行干扰抵消模块主要由单级的并行干扰抵消多用户检测器组成。为更好的说明该模块的基本原理，做并行干扰抵消多用户检测器结构如图3所示。
由图3展开分析，在无线电导航系统中，接收机如果能够准确的估算出发射信号的幅值和相位等信道参数，则发射信号k在减去了多址干扰后，获得的信号可表述为：
r(t-Tb)-Umud=bk(t-τk-Tb)Ak(t-τk-Tb)sk(t-τk-Tb)+n(t-Tb)]]> +Σi≠kK[bi(t-τk-Tb)-b^i(t-τk-Tb)]Ai(t-τk-Tb)sk(t-τk-Tb)---(24)]]> 信号经匹配滤波器滤波、同步以后即获得检测器输入信号显然，经并行干扰抵消检测器处理，减小了系统的误码率。
并行干扰抵消多用户检测算法在任何情况下均具有良好的性能，对系统误码率的改善情况相对比较明显。但与此相对的，由于并行干扰抵消多用户检测器的结构相对比较复杂，在系统实现过程中需要在估计不同发射信号幅值及了解对应扩频码的前提条件下重构所有接收信号，因此在工程应用上难以对其进行多级实现。针对这一问题，本发明将自适应信号处理技术应用于并行干扰抵消多用户检测器的设计过程中，将自适应模块前置于并行干扰抵消检测器，在获得均方误差最小的判决输出信号基础上对其进行并行检测，以此减小信号的误码率，进而改善系统性能。
由于信号自相关矩阵为对称矩阵，因此在式(18)建立的信号模型基础上，对其作如下处理：
R＝I+L+LT (25)
其中：I-单位矩阵；
L-自相关矩阵R的下三角矩阵。
由于接收信号可以表示为如式(26)所示形式：
y＝RAb+n (26)
在只考虑多址干扰，忽略噪声的条件下，代入式(25)，此时，可将式(26)改写如下：
y＝(I+L+LT)Ab
(27)
＝Ab+(L+LT)Ab
显然，式(27)中“Ab”项为期望接收信号，“(L+LT)Ab”项为系统多址干扰。多用户检测的目的即为消除多址干扰，获得期望信号。
对并行干扰抵消检测器的处理情况进一步细化，则接收信号信息码序列b的第k个信息位可以表示如下：
Zk(1)=A-1[y-(L+LT)Ab′k^(1)]---(28)]]> 其中：Zk(1)-单级并行干扰抵消多用户检测器期望用户信号；
-接收信号匹配滤波后输出的第k个信息位。
此时，可将单级并行干扰抵消检测器判决结果表示为：
b^k(1)=sign(Zk(1))---(29)]]> 通过式(29)可以看到，经过并行干扰抵消多用户检测器处理后，理论上能够完全消除系统中的多址干扰，在不考虑噪声干扰的前提下，能够保证信号不失真的进行传输。但在对系统进行设计实现的过程中，需要考虑信道的实时变化，需要在接收机中对不同信号的幅值进行估计，需要对信号进行滤波、采样、解扩等处理，因此信道参数估计精度、信号幅值估计精度、滤波器性能、系统热噪声等因素都会对信号造成影响，导致检测器性能下降。为改善这一问题，本文考虑将解扩后的信号直接进行判决，首先对其进行自适应处理，并在此基础上将输出信号直接进行并行干扰抵消。从上文的分析中可以看到，信号经自适应MMSE多用户检测器处理后的均方误差最小，因此该算法可得到比直接进行单级并行干扰抵消更好的处理结果，该类型检测器即为自适应并行干扰抵消多用户检测器。检测器基本原理如图4所示。
通过对图4的分析可以看到，在单级并行干扰抵消多用户检测器前加入自适应模块具有的信号均方误差小、误码率低的优点，同时，由于自适应模块的存在，检测器可随信道条件的改变相应调整权值矩阵以适应新环境。
(四)附图说明
图1自适应多用户检测器基本原理图；
图2自适应MMSE多用户检测器结构图；
图3并行干扰抵消多用户检测器结构图；
图4自适应并行干扰抵消多用户检测器结构图；
图5自适应并行干扰抵消多用户检测器实现原理图；
图6自适应模块实现原理图；
图7自适应模块程序流程图；
图8伪码DCO电路实现图；
图9信号重构模块；
图10 IEEE单精度浮点格式；
图11十进制转换成浮点数流程图；
图12信号重构模块实现电路图；
图13延迟抵消部分原理图；
图14延迟抵消部分实现电路图。
(五)具体实施方式
下面结合附图详细说明本发明的具体实现过程：
海上无线电导航系统受多址干扰影响较大，典型多用户检测器对系统误码率改善效果不能满足系统要求。本发明中给出的系统模型是只考虑同时接收到三个导航台干扰信号情况。图5为自适应并行干扰抵消检测器实现的基本结构图。
图中自适应并行并行干扰抵消多用户检测器由两个主要模块组成，分别为“自适应模块”以及“并行干扰抵消模块”。其中的“并行干扰抵消模块”即为单级并行干扰抵消检测器。其组成主要包括：索引、相位估计、幅度估计、信号重构、干扰抵消等五个部分。索引部分的主要功能是完成信号的捕获和跟踪，这部分主要采用IMPA算法来实现快速捕获；幅度估计、信号重构和延时抵消是本检测器的重要组成部分。相位估计是从跟踪模块提取伪码和载波的相位信息，可以从FPGA硬件电路中存储的相位信息直接提取。因此，本发明首先介绍自适应并行干扰抵消检测器自适应模块的实现，然后按照幅值估计、伪码重构、信号重构、延时抵消的顺序完成对系统并行干扰抵消模块的设计。
自适应并行干扰抵消检测器通过自身具有的自适应模块来适应时变信道，自适应模块的实现原理可通过图6表示。
图中：b-信号经本地伪随机码解扩后的信息位输出，b＝[b1，b2，b3]T；
b_trainbits-本地训练序列信息位输入；
b_AMMSE-自适应模块的信息位判决输出。
由图可见，如果将检测器的信号处理过程认为是做矩阵运算，则自适应模块的运算过程主要包括：矩阵相乘、相加、转置、求逆等。由于矩阵求逆的运算过程十分复杂，通过硬件实现会大大影响系统的实时性，因此在本课题中将采用软件对检测器自适应模块编程实现。编程语言选为C语言，自适应模块实现的程序设计流程如图7所示
自适应模块实现的两大关键部分在于对信号自相关矩阵求逆以及通过训练序列信息位的传递完成权矩阵的更新。为突出重点，本发明只列出了自适应信号处理函数的程序源代码及一些必要的注释，并对其进行了分析。
自适应信号处理函数源代码列写如下：
void AMMSE(int b_input[N]，float w_new[N][N]，int b_trainbits[N])
//自适应处理函数，对输入的接收信号某一信息比特位进行自适应处理
//b_input：解扩后的判决输出
//w_new：该次迭代选用的的权值
//b_trainbits：该次迭代对应的训练序列信息比特位
{
int i；
float R[N][N]； //设置自相关矩阵
float P[N][N]； //设置互相关矩阵
float Error[N]； //设置误差矩阵
float Array_transition[N][N]；//设置过渡矩阵
float FootLen_Gene；//设置最终步长因子
if(num_bits＞1000000)
//防溢出设置，num_bits为迭代次数累加参数，全局变量
{
num_bits＝0；
}
if(num_bits ！＝0) //步长因子求取
{
FootLen_Gene＝Min_Num(1/num_bits，footLen_Gene)；
//footLen_Gene为初始步长因子，全局变量
//float Min_Num(float x，float y)为求最小值函数，返回浮点数x、y当中的铰小值
}
else
{
FootLen_Gene＝footLen_Gene；
}
for(i＝0；i＜N；i++) //误差矩阵赋值
{
Error[i]＝0；
}
for(i＝0；i＜N；i++) //初始信息位赋值
{
b_output[i]＝0；
B_output[i]＝0；
}
for(i＝0；i＜N；i++) //自相关、互相关矩阵求取
{
for(int j＝0；j＜N；j++)
{
R[i][j]＝b_input[i]*b_input[j]；
}
for(int k＝0；k＜N；k++)
{
P[i][k]＝b_input[i]*b_trainbits[k]；
}
}
if(num_bits＜＝trainbits_Len) //训练序列判断
{
Dinv(R，N)； //自相关矩阵求逆
Array_product_W_new(RR，P)；
//void Array_product_W_new(float R[N][N]，float P[N][N])为矩阵相乘函数，
//为R、P矩阵相乘的结果，以此获得初始权矩阵W_new
Array_transpose(W_new)； //权矩阵转置，W_new为全局变量
for(i＝0；i＜N；i++) //获取误差矩阵
{
for(int j＝0；j＜N；j++)
{
Error[i]＝Error[i]+W_new[i][j]*b_input[j]；
}
Error[i]＝Error[i]-b_trainbits[i]；
}
for(i＝0；i＜N；i++)
{
for(int j＝0；j＜N；j++)
{
Array_transition[i][j]＝b_input[i]*Error[j]；
Array_transition[i][j]＝FootLen_Gene*Array_transition[i][j]；
}
}
Array_transpose(W_new)；
for(i＝0；i＜N；i++) //权矩阵更新
{
for(int j＝0；j＜N；j++)
{
W_new[i][j]＝W_new[i][j]-Array_transition[i][j]；
}
}
}
else //信息码序列发送，无需更新权矩阵
{
for(i＝0；i＜N；i++)
{
for(int j＝0；j＜N；j++)
{
W_new[i][j]＝w_new[i][j]；
}
}
}
Array_transpose(W_new)；
for(i＝0；i＜N；i++) //判决输出
{
for(int j＝0；j＜N；j++)
{
b_output[i]＝b_output[i]+W_new[i][j]*b_input[j]；
}
B_output[i]＝sign(b_output[i])；
//B_output为自适应模块处理后的信息位输出，全局变量
//int sign(float k)，为判决函数，若输入为大于0的数则返回1，否则返回-1
}
Array_transpose(W_new)；
num_bits++； //迭代次数累加
}
由图5可见，本发明以同时处理三个导航台干扰信号为例介绍了系统的设计情况。在系统中可以根据导航台数量适当增减干扰抵消的通道数。由于并行干扰抵消模块需要重构输入的三路干扰信号然后从接收信号中将其抵消掉，因此，在对该模块的设计过程中需要完成幅值估计、伪随机码重构、信号重构、延时抵消等几个主要部分的实现。本发明将通过DSP与FPGA相结合的方式完成检测器中单级并行干扰抵消模块的硬件设计。
1、幅值估计
在对信号进行重构的过程中，首先需要对信号的幅值进行估计。对于数字检测器而言，幅值估计就是要估计出送入A/D转换器的有用信号的电压值，因此需要考虑到A/D的量化电平和量化位数。
将A/D的量化电平峰峰值表示为vol，量化位数为n(其中包括1位符号位)，中频输入信号载波频率为fIF，伪码速率为fc，码长l，采样速率为fs，则信号的相关峰值可通过公式(30)～(33)计算：
I=Σi=04vol3.5(2n-1)2×l×(fIF/fc)cos(2πfIF×i/fs)cos(2πfIF×i/fs)---(30)]]> Q=Σi=04vol3.5(2n-1)2×l×(fIF/fc)cos(2πfIF×i/fs)sin(2πfIF×i/fs)---(31)]]> Z=I2+Q2=vol3.5×M---(32)]]> 其中：
M=Σi=04(2n-1)2×l×(fIF/fc)cos(2πfIF×i/fs).]]> 则由此可以估计得到信号幅值为：
vol＝3.5×Z/M (33)
2、伪码重构
伪码重构电路主要由两部分组成，分别为码DCO及m序列产生电路。其中，码DCO主要用来产生伪码所需的时钟频率。图8为伪码DCO的电路实现图。
由图可见，伪码DCO主要包括相位累加器、伪码序列发生器和延迟等三部分。系统中相位累加器采用38位，则其最小分辨率为Δfmin＝fin/238，fin为输入时钟频率。若输入的相位控制字为code_frequence，则输出频率可表示为fout＝code_frequence×Δfmin。伪码序列发生器通过移位寄存器来产生，延迟环节产生超前、对准和滞后支路的伪码。
3、信号重构
信号重构部分的主要功能是利用DSP提供的关于信号的幅值、伪码、载波等参数的估计值重建本地接收信号，其结构如图9所示。
信号的重构过程描述如下：
中频A/D的输出格式为十二位二进制原码，十进制的表示范围为-2047～2047，对应电压值范围为-1.8V～1.8V。由于需要抵消相减，本地产生的估计信号必须和A/D采样输出具有同样的数据格式，因此DSP的幅值估计算法需要将估计信号的幅度表示成范围在-2047～2047的值送给FPGA。
在获得DSP送来的幅值估计之后，FPGA内部必须产生一个“单位”正/余弦信号，以便将载波与估计出的幅度相乘。“单位”正/余弦信号是指信号最大幅度值为1，其余幅度值均为小数表示。为了保证运算精度，需要引入浮点数来进行小数运算。这就要求幅度估计值和本地载波都要用浮点数来表示。这里我们采用IEEE浮点数格式。
IEEE 754-1985标准定义了四种浮点数的格式，即单精度格式、扩展单精度格式、双精度格式和扩展双精度格式。由于系统应用的是定点格式的DSP芯片，在其内部采用的是单精度格式，其浮点格式如图10所示。由图中可以看出，浮点数总长度为32位，其中s为符号位，s＝0表示正数，s＝1表示负数；e为指数，用无符号数表示，共8位，取值范围为0～255；f为尾数的分数部分，共23位。
因为TMS320VC5416是16位的数据总线，因此需要将用浮点数表示的幅度估计值分为高16位和低16位送给FPGA，这样就需要将f的高7位与s和e组合在一起形成高16位。将用十进制数表示的幅度估计值转换成浮点数，并提取高16位和低16位的工作流程如图11所示。
将幅度值转换成浮点数之后，还需要将FPGA内产生的本地载波转换成用浮点数表示的单位正/余弦信号。为了保证精度，四分之一个载波周期采样256个点，然后对每个样值进行归一化处理，最后将归一化处理后的数据转换成浮点数保存到ROM中。信号重构模块在FPGA中的实现电路如图12所示：
4、延时抵消
从图5中可以看到，检测器在对信号进行自适应判决及重构的过程中，需要对接收信号同时进行延迟处理。延迟抵消部分的主要功能是将检测器接收到的信号延迟一个相关周期，然后减去信号重构模块产生的估计信号，得到干扰抵消后的信号并输出，其结构图如20所示。
在FPGA电路设计中，通常采用D触发器来完成对延时功能的设计，但由于需要延时的数据量较大，目前FPGA的触发器无法满足要求。鉴于FIFO使用FPGA内部的存储器资源，可以对大数据量进行存储，因此，本文中采用FIFO完成对延时电路的设计。FIFO的数据宽度和A/D量化位数相同，FIFO的数据存储深度可由数据相关周期和系统工作频率来确定：
存储深度＝相关周期/工作周期 (34)
延迟抵消部分的FPGA实现如图21所示，图中lpm_fifo40940是实现延时环节的FIFO，输入信号经过它后延迟一个数据相关周期。yuan_sub是实现抵消环节的二进制原码减法器，输入信号和重构干扰信号经过相减后就即可输出。
根据图5，系统同时接收到来自三个导航台的干扰信号，因此在本发明中干扰抵消电路采用三路估计通道分别对干扰信号进行重构，然后从经过延时的总的接收信号中将三路干扰信号抵消掉，并将剩余信号输出，即完成对自适应并行干扰抵消检测器的设计。