FPGA设备访问验证装置及方法.pdf

本发明实施例提供了一种FPGA设备访问验证装置及方法，包括：随机数生成模块，产生随机的写有效信号和随机的读有效信号发送到总线；产生随机的写操作参数；写操作模块，发送写操作参数；获取写命令接收标识，保存写操作参数和对应的写命令接收标识到存储模块；读操作模块，根据写操作参数生成读操作参数发送到总线；接收读取的数据并存储读操作参数和读取的数据到存储模块；存储模块，用于保存写操作参数和写命令接收标识；保存读操作参数以及读取的数据；判断模块，用于将写操作参数中的写数据与对应的读命令所读取的数据进行比较，判断设备访问的正确性。本发明实施例的装置和方法能有效提高FPGA设备访问验证场景的覆盖率。

权利要求书
1.  一种FPGA设备访问验证装置，其特征在于，包括：
随机数生成模块，产生随机的写有效信号和随机的读有效信号发送到总线；产生随机的写操作参数；
写操作模块，用于发送所述写操作参数到总线；获取写命令接收标识，保存所述写操作参数和对应的写命令接收标识到存储模块；
读操作模块，用于根据所述写操作参数生成读操作参数发送到总线；接收读取的数据并存储所述读操作参数和所述读取的数据到存储模块；
存储模块，用于保存所述写操作参数和写命令接收标识；保存所述读操作参数以及所述读取的数据；
判断模块，用于将写操作参数中的写数据与对应的读命令所读取的数据进行比较，判断设备访问的正确性；
其中，所述写操作参数包括，写命令、写地址、写数据；所述读操作参数包括，与所述写命令对应的读命令、与所述写地址对应的读地址。

2.  根据权利要求1所述的装置，其特征在于，所述装置包括：
写周期控制模块，用于控制写操作参数的发送周期；和/或，
读周期控制模块，用于控制读操作参数的发送周期。

3.  根据权利要求2所述的装置，其特征在于：
所述写周期控制模块包括：写周期生成单元，用于生成随机的写操作参数发送周期；写周期计数单元，用于对写操作参数发送时间进行计数，当计数值到达所述写操作参数发送周期时，触发随机数生成模块生成写操作参数；
所述读周期控制模块包括：读周期生成单元，用于生成随机的读操作参数发送周期；读周期计数单元，用于对读操作参数发送时间进行计数，当计数值 到达所述读操作参数发送周期时，触发读操作模块发送读操作参数。

4.  根据权利要求1所述的装置，其特征在于，所述装置包括：
数据过滤模块，从总线上接收并缓存写数据，在所述写命令接收标识为“有效”时，从总线上接收写命令和写地址；发送接收到的写命令及该写命令对应的写数据给对应的设备。

5.  根据权利要求4所述的装置，其特征在于，所述数据过滤模块包括：
写命令接收单元，在所述写命令接收标识为“有效”时，从总线上接收写命令和写地址；
写数据缓存单元，从总线上接收并缓存写数据；
数据过滤单元，判断缓存的写数据中是否有接收到的写命令对应的写数据，发送接收到的写命令以及该写命令对应的写数据给对应的设备。

6.  根据权利要求1～5所述的装置，其特征在于：
所述随机数生成模块包括至少一个线性移位反馈寄存器。

7.  一种FPGA设备访问验证方法，其特征在于，包括：
连续生成随机的写有效信号并发送；
生成随机的写操作参数，根据所述写操作参数生成对应的读操作参数；
发送所述写操作参数；
连续生成随机的读有效信号并发送；
发送所述读操作参数；
接收读操作所读取的数据；
将所述写操作参数中的写数据与该写操作对应的读操作所读取的数据进行比较，判断所述访问的正确性；
其中，所述写操作参数包括，写命令、写地址、写数据；所述读操作参数包括，与所述写命令对应的读命令、与所述写地址对应的读地址。

8.  根据权利要求7所述的方法，其特征在于，所述发送所述写操作参数包括：
获取写命令接收标识；
在所述写有效信号为“有效”时，发送所述写命令、所述写地址到总线；
如果所述写命令接收标识为“有效”，发送所述写数据到总线。

9.  根据权利要求7所述的方法，其特征在于，所述发送所述写操作参数包括：
获取写命令接收标识；
发送所述写数据到总线，在所述写有效信号为“有效”时，发送所述写命令、所述写地址到总线；
从所述总线上接收并缓存所述写数据；
如果所述写命令接收标识为“有效”，从所述总线接收所述写命令和写地址；
发送接收到的写命令以及该写命令对应的写数据给对应的设备。

10.  根据权利要求7～9中任一项所述的方法，其特征在于：
所述写命令和对应的写地址在每次所述写有效信号为“有效”时发送；或，所述写命令和对应的写地址每间隔一个特定的写周期且所述写有效信号为“有效”时发送；和/或，
所述读操作参数在每次所述读有效信号为“有效”时且所述读命令接收标识为有效时发送；或，所述读操作参数每间隔一个特定的读周期且所述读有效信号为“有效”时且所述读命令接收标识为“有效”时发送。

说明书FPGA设备访问验证装置及方法
技术领域
本发明涉及到现场可编程门阵列（简称，FPGA）验证技术，特别涉及到FPGA设备访问验证装置及方法。
背景技术
片上系统（简称，SoC）通常会包括处理器以及各种设备（如，存储器、硬件加速器等），处理器和各设备之间通过系统总线连接，处理器可以通过系统总线发送命令、地址以及数据以实现对各个功能模块的访问。
在SOC设计过程中，通常会通过FPGA搭建SOC原型，并在FPGA原型上对SOC设备访问进行验证，随着SOC规模越来越大，对SOC设备访问的验证也提出了更高的要求，目前FPGA验证在SOC设备访问验证中的重要作用越发显得重要。
现有技术的FPGA设备访问验证通常是采用测试例直接验证的方式，将编写的测试例和待测试模块一起综合在FPGA中，在FPGA上运行测试例来实现对设备访问的验证。
现有技术的这种验证方法存在的问题是：
由于现有技术是通过构建测试例的方式来对SOC设备访问进行验证，出于研发周期和开发成本的考虑，验证用的测试例数量通常不会太多，因此，验证过程所能覆盖的场景（如，存储地址、访问命令、数据以及三者的结合方式等）较少，通常，只能对一些典型的简单的场景进行验证。验证覆盖度较低。不能很好的满足FPGA设备访问验证的要求。
发明内容
有鉴于此，本发明提出了一种FPGA设备访问验证装置及方法，以解决现有技术中存在的上述问题。
本发明的FPGA设备访问验证装置包括：
随机数生成模块，产生随机的写有效信号和随机的读有效信号发送到总线；产生随机的写操作参数；
写操作模块，用于发送所述写操作参数到总线；获取写命令接收标识，保存所述写操作参数和对应的写命令接收标识到存储模块；
读操作模块，用于根据所述写操作参数生成读操作参数发送到总线；接收读取的数据并存储所述读操作参数和所述读取的数据到存储模块；
存储模块，用于保存所述写操作参数和写命令接收标识；保存所述读操作参数以及所述读取的数据；
判断模块，用于将写操作参数中的写数据与对应的读命令所读取的数据进行比较，判断设备访问的正确性；
其中，所述写操作参数包括，写命令、写地址、写数据；所述读操作参数包括，与所述写命令对应的读命令、与所述写地址对应的读地址。
进一步，所述装置还包括：
写周期控制模块，用于控制写操作参数的发送周期；和/或，
读周期控制模块，用于控制读操作参数的发送周期。
优选的，所述写周期控制模块包括：
写周期生成单元，用于生成随机的写操作参数发送周期；
写周期计数单元，用于对写操作参数发送时间进行计数，当计数值到达所 述写操作参数发送周期时，触发随机数生成模块生成写操作参数；
优选的，所述读周期控制模块包括：
读周期生成单元，用于生成随机的读操作参数发送周期；
读周期计数单元，用于对读操作参数发送时间进行计数，当计数值到达所述读操作参数发送周期时，触发读操作模块发送读操作参数。
进一步，所述装置还包括：
数据过滤模块，从总线上接收并缓存写数据，在所述写命令接收标识为“有效”时，从总线上接收写命令和写地址；发送接收到的写命令及该写命令对应的写数据给对应的设备。
优选的，所述数据过滤模块包括：
写命令接收单元，在所述写命令接收标识为“有效”时，从总线上接收写命令和写地址；
写数据缓存单元，从总线上接收并缓存写数据；
数据过滤单元，判断缓存的写数据中是否有接收到的写命令对应的写数据，发送接收到的写命令以及该写命令对应的写数据给对应的设备。
优选的，所述随机数生成模块包括至少一个线性移位反馈寄存器。
本发明的FPGA设备访问验证方法包括：
连续生成随机的写有效信号并发送；
生成随机的写操作参数，根据所述写操作参数生成对应的读操作参数；
发送所述写操作参数；
连续生成随机的读有效信号并发送；
发送所述读操作参数；
接收读操作所读取的数据；
将所述写操作参数中的写数据与该写操作对应的读操作所读取的数据进行比较，判断所述访问的正确性；
其中，所述写操作参数包括，写命令、写地址、写数据；所述读操作参数包括，与所述写命令对应的读命令、与所述写地址对应的读地址。
进一步，所述发送所述写操作参数包括：
获取写命令接收标识；
在所述写有效信号为“有效”时，发送所述写命令、所述写地址到总线；
如果所述写命令接收标识为“有效”，发送所述写数据到总线。
进一步，所述发送所述写操作参数包括：
获取写命令接收标识；
发送所述写数据到总线，在所述写有效信号为“有效”时，发送所述写命令、所述写地址到总线；
从所述总线上接收并缓存所述写数据；
如果所述写命令接收标识为“有效”，从所述总线接收所述写命令和写地址；
发送接收到的写命令以及该写命令对应的写数据给对应的设备。
进一步，所述方法包括：
所述写命令和对应的写地址在每次所述写有效信号为“有效”时发送；或，所述写命令和对应的写地址每间隔一个特定的写周期且所述写有效信号为“有效”时发送。和/或，
所述读操作参数在每次所述读有效信号为“有效”时且所述读命令接收标识为有效时发送；或，所述读操作参数每间隔一个特定的读周期且所述读有效 信号为“有效”时且所述读命令接收标识为“有效”时发送。
本发明实施例所提供的FPGA设备访问验证装置和方法通过随机生成读/写访问命令、数据、地址以及随机的读/写访问时刻的方式，能够在较低的验证工作量下有效的提高验证场景的覆盖率，提高了SOC系统开发过程中FPGA验证的完备性。
附图说明
图1是本发明实施例1FPGA设备访问验证装置结构示意图；
图2是本发明实施例1采用LFSR生成写命令的示意图；
图3是本发明实施例2写周期控制模块结构示意图；
图4是本发明实施例3读周期控制模块结构示意图；
图5是本发明实施例4数据过滤模块结构示意图；
图6是本发明实施例5FPGA设备访问方法流程图；
图7是本发明实施例6FPGA设备访问验证装置结构示意图；
具体实施方式
为了使本领域技术人员更好的理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应当属于本发明的保护范围。
以下分别进行详细说明。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次 序。应该理解这样使用的数据在适当的情况下可以互换，以便这里描述的本发明实施例例如能够以除了在这里图示或者描述的那些以外的顺序实施。
此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚的列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品、或设备固有的其他步骤或单元。
为便于清楚说明本发明实施例的技术方案，本发明下述各实施例中的总线以高级可扩展接口（简称，AXI）总线为例，需要说明的是，本发明实施例并不限制于AXI总线，本领域技术人员显然清楚，本发明的装置和方法也可以适用于其他总线。
AXI总线命令格式如表1所示，参见表1：

参见图1，图1为本发明FPGA设备访问验证装置实施例1的结构示意图，如图1所示，本发明所提供的FPGA设备访问验证装置的一个实施例可以包括：
随机数生成模块101，用于产生随机的写操作参数、随机的写有效信号和随机的读有效信号；
其中，所述写操作参数包括，写命令、写地址、写数据；
写操作模块102，用于发送所述写操作参数到总线；发送所述写有效信号；获取写命令接收标识，保存所述写操作参数和对应的写操作握手信号到存储模块104；
读操作模块103，用于根据所述写操作参数生成读操作参数发送到总线；发送所述读有效信号；接收所述读操作所读取的数据；存储所述读操作参数和该读操作所读取的数据到存储模块104；
其中，所述读操作参数包括，与所述写命令对应的读命令、与所述写地址对应的读地址；
所述对应指，所述读命令的总线读方式、读数据格式、读数据个数等参数分别与所述写命令的总线写方式、写数据格式、写数据个数等参数对应；所述读地址与所述写地址相同；
存储模块104，用于保存所述写操作参数和写命令接收标识；保存所述读操作参数以及所述读操作读取的数据；
判断模块105，用于将写操作参数中的写数据与对应的读操作所读取的数据进行比较，判断设备访问的正确性。
所述随机数生成模块可以采用线性移位反馈寄存器（简称，LFSR）来实现；所述随机数生成模块包括至少一个LFSR；
参见图2，图2是采用LFSR生成写命令的一种实现方案的结构示意图，如图2所示：
所述随机数生成模块用8个LFSR来生成8位的写命令，每个LSFR对应生成写命令的一位信息，8个LFSR并联即可产生8位随机的写命令；
采用LFSR生成其他写操作参数以及写有效信号、读有效信号与所述写命令的生成方式相同，在此不再赘述。
每个LFSR一次可以生成32位的GOLDEN序列，每个GOLDEN序列可以生成一位的随机数；所述随机数生成模块可以根据写有效信号、随机的读有效信号、各写操作参数所需的位数，使用多个GOLDEN序列并行生成相应位数的随机数，拼接成写有效信号、随机的读有效信号、各写操作参数；所述随机数生成模块也可以用一个LFSR串行生成写有效信号、随机的读有效信号、各写操作参数；
其中，所述GOLDEN序列是移动通信系统中常用的一种基于最大长度线性码序列的伪随机序列；
所述随机数生成模块也可以采用其他方式来产生随机数并生成相应的参数，如，利用集成电路的寄存器亚稳态的输出作为随机数（利用低频时钟采样高频时钟）等，本发明对此没有限制。
本发明FPGA设备访问验证装置还可以采用如实施例2的实施方式，本实施例的装置可以包括实施例1所述的各个模块，还可以包括写周期控制模块，用于控制写操作参数的发送周期；
参见图3，所述写周期控制模块包括：
写周期生成单元301，用于生成随机的写操作参数发送周期；
所述写操作参数发送周期可以采用取值为“有效”的写有效信号的数量；也可以采用总线时钟周期的数量；
所述写周期生成单元301也可以采用LFSR或其他随机数产生方式实现，在 此不再赘述；
写周期计数单元302，用于对写操作参数发送时间进行计数，当计数值到达所述写操作参数发送周期时，触发随机数生成模块生成写操作参数。
本发明FPGA设备访问验证装置还可以采用如实施例3的实施方式，本实施例的装置可以包括实施例1所述的各个模块或实施例2所述的各个模块，还可以包括读周期控制模块，用于控制读操作参数的发送周期；
参见图4，所述读周期控制模块包括：
读周期生成单元401，用于生成随机的读操作参数发送周期；
所述读操作参数发送周期可以采用取值为“有效”的读有效信号的数量；也可以采用总线时钟周期的数量；
所述读周期生成单元401也可以采用LFSR或其他随机数产生方式实现，在此不再赘述；
读周期计数单元402，用于对读操作参数发送时间进行计数，当计数值到达所述读操作参数发送周期时，触发读操作模块发送读操作参数。
本发明FPGA设备访问验证装置还可以采用如实施例4的实施方式，本实施例的装置可以包括实施例1所述的各个模块或实施例2所述的各个模块或实施例3所述的各个模块；
本实施例装置还包括，数据过滤模块，从总线上接收并缓存写数据，在所述写命令接收标识为“有效”时，从总线上接收写命令和写地址；发送接收到的写命令对应的写数据给对应的设备。
参见图5，如图5所示，所述数据过滤模块包括：
写命令接收单元501，在所述写命令接收标识为“有效”时，从总线上接收 写命令和写地址；
写数据缓存单元502，从总线上接收并缓存写数据；
数据过滤单元503，判断缓存的写数据中是否有接收到的写命令对应的写数据，发送接收到的写命令以及该写命令对应的写数据给对应的设备。
本装置中，判断缓存的写数据是否有接收到的写命令对应的写数据可以采用如下优选方法：
在所述写数据生成单元生成的写数据时，将对应的写命令包括到生成的写数据中；
如，将所述随机数生成模块生成的8位写命令作为该写命令对应的写数据的低8位；
所述数据过滤单元将写数据与接收到的写命令进行比较，如果写数据的低8位与接收到的写命令相同，则该写数据是该写命令对应的写数据。
参见图6，图6是本发明实施例5FPGA设备访问验证方法一种具体实施方式的流程图，如图7所示，所述方法包括：
S1、连续生成随机的写有效信号并发送；
本实施例中，优选采用LFSR来产生组成写操作参数、写有效信号、随机的读有效信号的随机数；
每个LFSR一次可以生成32位的GOLDEN序列，每个GOLDEN序列可以生成一位的随机数；根据写有效信号、随机的读有效信号、各写操作参数所需的位数，使用多个GOLDEN序列并行生成相应位数的随机数，拼接成写有效信号、随机的读有效信号、各写操作参数；其中，所述GOLDEN序列是移动通信系统中常用的一种基于最大长度线性码序列的伪随机序列；
S2、生成随机的写操作参数、根据所述写操作参数生成对应的读操作参数；
其中，所述写操作参数包括，写命令、写地址、写数据；所述读操作参数包括读命令、读地址；所述对应指所述读命令的各个格式参数与所述写命令的各个格式参数相同或相对应，所述读地址与所述写地址相同；
S3、发送所述写操作参数；
本步骤的一种具体实现方式可以包括：
S301、获取写命令接收标识；
S302、在所述写有效信号为“有效”时，发送所述写命令、所述写地址到总线；
本实施例中，可以在所述写有效信号每次“有效”时都发送写命令和对应的写地址，也可以每间隔一个特定的写周期且所述写有效信号为“有效”是发送写命令和写地址；
S303、如果所述写命令接收标识为“有效”，发送所述写数据到总线；
本步骤的另一种实现方式可以包括：
S311、获取写命令接收标识；
S312、发送所述写数据到总线，在所述写有效信号为“有效”时，发送所述写命令、所述写地址到总线；
本实施例中，可以在所述写有效信号每次“有效”时都发送写命令和对应的写地址，也可以每间隔一个特定的写周期且所述写有效信号为“有效”时发送写命令和写地址；所述写数据可以在所述写命令发送之前发送或者和所述写命令同时发送或者在所述写命令发送之后发送；其中，所述特定的写周期可以是固定的，也可以在每次发送写命令和写地址前随机生成。
S313、从所述总线上接收并缓存所述写数据；
S314、如果所述写命令接收标识为“有效”，从所述总线上接收所述写命令和写地址；
S315、发送接收到的写命令以及该写命令对应的写数据给对应的设备；
S4、连续生成随机的读有效信号并发送；
S5、发送所述读操作参数；
本步骤可以进一步包括：
S501、获取读命令接收标识；
S502、在所述读命令操作有效信号和所述读命令接收标识都为“有效”时，发送所述读命令和所述读地址到总线；
本实施例中，可以在每次所述读有效信号和所述读命令接收标识都为“有效”时都发送个读命令和对应的读地址，也可以每间隔一个特定的读周期且所述读有效信号和所述读命令接收标识都为“有效”时发送个读命令和对应的读地址；其中，所述特定的读周期可以是固定的，也可以在每次发送读操作参数前随机生成。
S6、接收读操作所读取的数据；
S7、将所述写操作参数中的写数据与该写操作对应的读操作所读取的数据进行比较，判断所述访问的正确性。
为了进一步说明本发明实施例装置和方法，下面以具体实施例6来详细描述本发明的验证装置优选的结构和相应的优选工作流程；本实施例，SOC总线结构为AXI总线；参见图7，如图7所示，本实施例的装置包括：
随机数生成模块701、写操作模块702、读操作模块703、存储模块704、 判断模块705、写周期控制模块706、读周期控制模块707；
所述写周期控制模块706包括：写周期生成单元7061、写周期计数单元7062；
所述读周期控制模块707包括：读周期生成单元7071、读周期计数单元7072；
本实施例装置的各模块或单元可以与实施例1、实施例2、实施例3、实施例4中对应的模块或单元相同，在此不再赘述。
本实施例验证装置对设备访问的验证流程包括：
写操作流程：
S701、写周期生成单元生成一个随机的写操作参数发送周期Twn；
本实施例中，所述写操作参数发送周期采用取值为“有效”的写有效信号的数量；
S702、随机数生成模块连续生成写有效信号并发送；
S703、写周期计数单元计数已发送的取值为“有效”的写有效信号的个数；
S704、当已发送的“有效”写操作信号个数达到Twn时，写周期计数单元触发随机数生成模块生成写操作参数并发送到写操作模块和读操作模块；
S705、写操作模块发送写数据到总线；在写有效信号为“有效”时发送的同时发送写命令、写地址到总线，同时检测写地址对应的设备的写握手信号；
本实施例中，所述写数据可以在所述写命令发送之前发送，或者和所述写命令同时发送，或者在所述写命令发送之后发送；
S706、写操作模块保存所述写操作参数和检测到的写握手信号到存储模块；
S707、数据过滤模块缓存写数据，检测设备的写握手信号，在所述写握手 信号为“有效”时，接收总线上的写命令、写地址；
S708、数据过滤模块将与接收到的写命令以及与该写命令对应的写数据发送给设备。
读操作流程：
S711、读周期生成单元生成一个随机的读操作参数发送周期Trn；
S712、随机数生成模块连续生成读有效信号并发送；
S713、读周期计数单元计数已发送的取值为“有效”的读有效信号的个数；
S714、当已发送的“有效”读有效信号个数达到Trn时，读周期计数单元触发读操作模块；
S715、读操作模块检测所述读有效信号和读地址对应的设备的读握手信号，当所述读有效信号和读地址对应的设备的读握手信号都为“有效”时，发送读命令和读地址到总线；
S716、读操作模接收读操作所读取的数据，将所述读操作参数和所读取的数据保存到存储模块；
完成了所述写操作和读操作后，所述判断模块比较写操作参数中的写数据与对应的读操作所读取的数据，判断访问的正确性。
本发明各实施例中，由于写操作和读操作是一一对应的，所以，通过对比写操作参数中保存的写数据和对应的读操作所读取的数据是否相同，即可判断该访问是否正确。
例如，如果一个写操作对应的写操作标识为“有效”，说明该写操作已经将对应的写数据写入了对应的写地址；此时，如果对应的读操作所读取的数据与该写数据不同，则说明该访问出错；如果一个写操作对应的写操作标识为“无 效”，说明该写操作并未将对应的写数据写入对应的写地址；此时，如果对应的读操作所读取的数据与该写数据相同，也说明该访问出错，需要检查相关的设计。
同时，本发明各实施例的装置和方法还可以根据写命令、写地址以及对应的读命令、读地址来判断是具体哪些命令和/或哪些地址的访问不正确。
需要说明的是，本发明各实施例中，所述写操作和所述读操作的执行顺序可以是执行一次写操作后，即执行该写操作对应的读操作；也可以是连续执行多次写操作后，在按所述多次写操作执行的顺序依次执行对应的多次读操作。只要确保每次写操作在其对应的读操作之前执行完成即可。
本发明各实施例的装置和方法通过随机构造写操作参数、写有效信号、读有效信号的方式，能够实现对随机设备的随机地址的随机访问（访问命令格式随机、数据随机），在本发明部分优选实施例中，还能够实现在随机的访问时刻执行所述随机访问，与现有技术构造测试例验证的方式相比，能够有效的提高测试验证覆盖的场景。
本领域的一般技术人员显然应该清楚并且理解，本发明所举的以上实施例仅用于说明本发明，而并不用于限制本发明。在不背离本发明的精神及其实质的情况下，本领域技术人员当可根据本发明做出各种相应的改变或变形，但这些相应的改变或变形均属于本发明的权利要求保护范围。