数据储存装置以及快闪存储器控制方法.pdf

本发明提供一种具有复电设计的数据储存装置以及快闪存储器控制方法。微控制器是设置来配置一快闪存储器自所具有的多个区块供应一第一区块，作为一数据接收区块接收写入数据。在打断该第一区块上的写入操作的一非预期掉电事件所对应的一复电程序中，微控制器配置该快闪存储器自该多个区块供应一第二区块作该第一区块的完整数据修复，以取代该第一区块作为上述数据接收区块。

权利要求书
1.  一种数据储存装置，包括：
一快闪存储器，划分为多个区块，且上述区块各自包括多个物理页；以及
一控制单元，耦接该快闪存储器至一主机，且包括一微控制器；
其中：
该微控制器系设置来配置该快闪存储器自该多个区块中供应一第一区块作为一数据接收区块，以接收写入数据；且
在打断该第一区块上的写入操作的一非预期掉电事件所对应的一复电程序中，该微控制器系设置来配置该快闪存储器自该多个区块中供应一第二区块作该第一区块的完整数据修复，并取代该第一区块作为上述数据接收区块。

2.  如权利要求1所述的数据储存装置，其特征在于：
该微控制器系设置在结束写入数据至该快闪存储器的该多个区块间的一表格待更新区块时，配置该快闪存储器供应该第一区块作为上述数据接收区块。

3.  如权利要求2所述的数据储存装置，其特征在于：
该控制单元更包括一随机存取存储器；
该微控制器系设置来在该随机存取存储器建立一物理-逻辑地址映射表，记录该表格待更新区块的物理地址所对应的逻辑地址；
该微控制器系设置来在该表格待更新区块写满时，配置该快闪存储器供应该第一区块作为上述数据接收区块；
该微控制器系设置来在该数据接收区块的多个写入操作之间间隙，根据该物理-逻辑地址映射表更新一逻辑-物理地址映射表；且
该逻辑-物理地址映射表系供应在该快闪存储器上。

4.  如权利要求3所述的数据储存装置，其特征在于：
该微控制器系在该数据接收区块上一第一写入操作以及一第二写入操作 之间根据该物理-逻辑地址映射表仅部分内容更新该逻辑-物理地址映射表。

5.  如权利要求3所述的数据储存装置，其特征在于：
在打断该第一区块的写入操作的该非预期掉电事件所对应的该复电程序中，该微控制器系基于该表格待更新区块内所储存的物理-逻辑地址映射信息修复该物理-逻辑地址映射表。

6.  如权利要求2所述的数据储存装置，其特征在于：
该控制单元更包括一随机存取存储器；
该微控制器系设置来在该随机存取存储器建立一物理-逻辑地址映射表，记录该表格待更新区块的物理地址所对应的逻辑地址；
该微控制器系设置来在打断该表格待更新区块的写入操作的一非预期掉电事件所对应的一复电程序中，配置该快闪存储器供应该第一区块作为上述数据更新区块；
在打断该表格待更新区块的写入操作的该非预期掉电事件所对应的该复电程序中，该微控制器系设置来修复该物理-逻辑地址映射表；且
在该数据接收区块的多个写入操作之间间隙，该微控制器系设置来根据修复的该物理-逻辑地址映射表更新一逻辑-物理地址映射表；且
该逻辑-物理地址映射表系供应在该快闪存储器上。

7.  如权利要求6所述的数据储存装置，其特征在于：
在该数据接收区块上的一第一写入操作以及一第二写入操作之间，该微控制器系基于修复的该物理-逻辑地址映射表的仅部分内容更新该逻辑-物理地址映射表。

8.  如权利要求6所述的数据储存装置，其特征在于：
在打断该第一区块的写入操作的该非预期掉电事件所对应的该复电程序中，该微控制器系基于该表格待更新区块内所储存的物理-逻辑地址映射信息修复该物理-逻辑地址映射表。

9.  如权利要求1所述的数据储存装置，其特征在于：
在打断该第二区块的写入操作的一非预期掉电事件所对应的一复电程序中，该微控制器系设置来标示该第二区块无效，且配置该快闪存储器自其中上述区块供应一第三区块，作该第一区块的完整数据修复，并取代该第一区块作为上述数据接收区块。

10.  如权利要求1所述的数据储存装置，其特征在于：
该微控制器系设置来基于一错误检查与校正演算法施行该第一区块的完整数据修复。

11.  一种快闪存储器控制方法，包括：
配置一快闪存储器自所具有的多个区块中供应一第一区块，作为一数据接收区块，以接收写入数据；以及
在打断该第一区块的写入操作的一非预期掉电事件所对应的一复电程序中，配置该快闪存储器自该多个区块中供应一第二区块作该第一区块的完整数据修复，并取代该第一区块作为上述数据接收区块。

12.  如权利要求11所述的快闪存储器控制方法，其特征在于，更包括：
在结束写入数据至该快闪存储器的该多个区块间的一表格待更新区块时，配置该快闪存储器供应上述第一区块作为上述数据接收区块。

13.  如权利要求12所述的快闪存储器控制方法，其特征在于，更包括：
在一随机存取存储器建立一物理-逻辑地址映射表，记录该表格待更新区块的物理地址所对应的逻辑地址；
在该表格待更新区块写满时，配置该快闪存储器供应该第一区块作为上述数据接收区块；以及
在该数据接收区块的多个写入操作之间间隙，根据该物理-逻辑地址映射表更新一逻辑-物理地址映射表；
其中，该逻辑-物理地址映射表系供应在该快闪存储器上。

14.  如权利要求13所述的快闪存储器控制方法，其特征在于：
在该数据接收区块上一第一写入操作以及一第二写入操作之间，该逻辑-物理地址映射表系基于该物理-逻辑地址映射表仅部分内容作更新。

15.  如权利要求13所述的快闪存储器控制方法，其特征在于：
在打断该第一区块的写入操作的该非预期掉电事件所对应的该复电程序中，该物理-逻辑地址映射表系基于该表格待更新区块内所储存的物理-逻辑地址映射信息作修复。

16.  如权利要求12所述的快闪存储器控制方法，其特征在于，更包括：
在一随机存取存储器建立一物理-逻辑地址映射表，记录该表格待更新区块的物理地址所对应的逻辑地址；
在打断该表格待更新区块的写入操作的一非预期掉电事件所对应的一复电程序中，配置该快闪存储器供应该第一区块作为上述数据接收区块；
在打断该表格待更新区块的写入操作的该非预期掉电事件所对应的该复电程序中，修复该物理-逻辑地址映射表；并且
在该数据接收区块的多个写入操作之间的间隙，根据修复的该物理-逻辑地址映射表更新一逻辑-物理地址映射表，
其中，该逻辑-物理地址映射表系供应在该快闪存储器上。

17.  如权利要求16所述的快闪存储器控制方法，其特征在于：
在该数据接收区块上一第一写入操作以及一第二写入操作之间，该逻辑-物理地址映射表系基于修复的该物理-逻辑地址映射表的仅部分内容作更新。

18.  如权利要求16所述的快闪存储器控制方法，其特征在于：
在打断该第一区块的写入操作的该非预期掉电事件的该复电程序中，该物理-逻辑地址映射表系基于该表格待更新区块内所储存的物理-逻辑地址映射信 息作修复。

19.  如权利要求11所述的快闪存储器控制方法，其特征在于，更包括：
在打断该第二区块的写入操作的一非预期掉电事件所对应的一复电程序中，令该第二区块无效，且配置该快闪存储器自所具有的该多个区块中供应一第三区块，作该第一区块的完整数据修复，并取代该第一区块作上述数据接收区块。

20.  如权利要求11所述的快闪存储器控制方法，其特征在于：
该第一区块的完整数据修复系基于一错误检查与校正演算法而施行。

说明书数据储存装置以及快闪存储器控制方法
技术领域
本发明是有关于快闪存储器(flash memory)实现的数据储存装置以及快闪存储器控制方法。
背景技术
现今数据储存装置常以快闪存储器(flash memory)为储存媒体。例如，快闪存储器常用作存储卡(memory card)、通用序列总线闪存装置(USB flash device)、固态硬盘(SSD)…等产品。另外有一种应用是采多芯片封装、将一与非门型快闪存储器与其控制芯片包装在同一封装中─称为嵌入式快闪存储器模块(如eMMC)。
快闪存储器的实体空间通常包括多个区块(blocks)。各区块包括多个物理页(pages)。针对快闪存储器而设计的抹除操作须以区块为抹除单位，一次释放一区块的储存空间。数据更新时，新数据系写入闲置空间，而非对旧数据作覆写。快闪存储器的管理远较其他传统储存媒体复杂，特别是非预期掉电事件的因应方式。非预期掉电事件可能损坏快闪存储器的接收写入数据用的数据接收区块。
此外，为了方便管理快闪存储器，各区块的物理-逻辑地址映射信息是以一挥发性存储器(如，静态随机存取存储器SRAM)动态收集。动态以非挥发性存储器收集的物理－逻辑地址映射信息需上传至快闪存储器作非挥发性储存。上传映射信息的方式与时间点须妥善设计。
发明内容
根据本案一种实施方式所实现的数据储存装置包括一快闪存储器以及一控制单元。该快闪存储器系划分为多个区块。各区块包括多个物理页。该控制单元耦接该快闪存储器至一主机，且具有一微控制器。该微控制器系设置来配 置该快闪存储器自所具有的这些区块供应一第一区块，作为数据接收区块，以接收写入数据。此外，在打断该第一区块的写入操作的一非预期掉电事件所对应的一复电程序中，该微控制器系设置来配置该快闪存储器以所具有的这些区块提供一第二区块，作该第一区块的完整数据修复，以取代该第一区块作为上述数据接收区块。
在一种实施方式中，该控制单元更包括一随机存取存储器。该微控制器系设置来在该随机存取存储器建立一物理－逻辑地址映射表，记录该快闪存储器的这些区块中的一表格待更新区块的物理地址所对应的逻辑地址。该微控制器系设置来在结束该表格待更新区块的写入时配置该快闪存储器提供该第一区块作为上述数据接收区块。该微控制器系设置来在该数据接收区块的多个写入操作之间间隙，根据该物理－逻辑地址映射表更新一逻辑－物理地址映射表。该逻辑－物理地址映射表系建立于该快闪存储器。在一种实施方式中，该微控制器系设置来在该表格待更新区块写满时配置该快闪存储器供应该第一区块作为上述数据接收区块。在另一种实施方式中，该微控制器系设置来在打断该表格待更新区块的写入操作的一非预期掉电事件所对应的一复电程序中配置该第一区块作为上述数据接收区块。
根据本案另外一种实施方式所实现的一快闪存储器控制方法包括以下步骤：配置一快闪存储器自所具有的多个区块供应一第一区块，作为一数据接收区块，以接收写入数据；以及，在打断该第一区块的写入操作的一非预期掉电事件所对应的一复电程序中，配置该快闪存储器自这些区块供应一第二区块，作该第一区块的完整数据修复，以取代该第一区块作为上述数据接收区块。
在一种实施方式中，该快闪存储器控制方法更包括以下步骤：在一随机存取存储器建立一物理－逻辑地址映射表，记录该快闪存储器的这些区块中的一表格待更新区块的物理地址所对应的逻辑地址；在结束该表格待更新区块的写入时，配置该快闪存储器供应该第一区块作上述数据接收区块；并且，在该数据接收区块的多个写入操作之间间隙，根据该物理－逻辑地址映射表更新一逻辑－物理地址映射表。该逻辑－物理地址映射表系供应于该快闪存储器中。
在本案一种实施方式中，该快闪存储器系在上述表格待更新区块写满时配置估应上述第一区块，作为上述数据接收区块。另外一种实施方式系在打断该 表格待更新区块的写入操作的一非预期掉电事件所对应的一复电程序中，配置该快闪存储器供应上述第一区块，作为上述数据接收区块。
下文特举实施例，并配合所附图示，详细说明本发明内容。
附图说明
图1图解一快闪存储器100的储存空间规划；
图2根据本案一种实施方式图解即时(run-time)且逐片段(partially)完成的F2H_TOB→H2F表格更新，所示技术涉及一表格待更新区块TOB；
图3为方块图，根据本案一种实施方式图解一数据储存装置300；
图4为流程图，图解打断区块314_1的写入操作的一非预期掉电事件所对应的一复电程序(SPOR)；且
图5是以图示方式显示非预期掉电事件反复发生时，数据接收区块的完整数据修复亦是反复执行。
【附图标记说明】
100～快闪存储器；102～物理页；
104、106、108以及110～区段；
200～区块；202…208～F2H_TOB信息；
210…216～空间；
300～数据储存装置；302～主机；
304～快闪存储器；306～控制单元；
308～系统内程序区块；310～系统信息区块；
312～闲置区块；314_1、314_2～区块；
316～数据集合；320～微控制器；
322～随机存取存储器；324～只读存储器；
BLK4、BLK2…BLKN～区块；
F2H_TOB～区块TOB的物理-逻辑地址映射表；
H2F～物理-逻辑地址映射表；
Hm(LBAk0～LBAk0+7)、Hm+1(LBAk1～LBAk1+7)、Hm+2(LBAk2～LBAk2+7)、Hm+3(LBAk3～LBAk3+7)～主机页；
S402…S410～步骤；
SPO、SPO‘～非预期掉电事件；
SPOR、SPOR‘～完整数据修复；
TOB～表格待更新区块。
具体实施方式
以下叙述列举本发明的多种实施例。以下叙述介绍本发明的基本概念，且并非意图限制本发明内容。实际发明范围应依照权利要求书界定的。
图1图解一快闪存储器100的储存空间规划。快闪存储器100所供应的储存空间系划分为多个区块(blocks)BLK1、BLK2…BLKN…等。各区块包括多个物理页(pages)。各物理页包括多个区段(sectors)。例如，区块BLKN上的物理页102包括四个区段104、106、108以及110。若各区段系配置储存一主机页的使用者数据(对应一串逻辑地址，如LBAk～LBAk+7)，各物理页系配置给四个主机页使用。例如，区段104、106、108以及110系分别对应主机页Hm(即，LBAk0～LBAk0+7)、Hm+1(即，LBAk1～LBAk1+7)、Hm+2(即，LBAk2～LBAk2+7)、Hm+3(即，LBAk3～LBAk3+7)。若一区块包括128个物理页，则系有128x4个主机页对应一区块的128x4个区段。针对各区块，如此128x4个区段以及128x4个主机页之间的映射信息需记录下来，供管理储存空间使用。即时更新如此大量的映射信息相当不易。
图2根据本案一种实施方式图解即时(run-time)且逐片段(partially)完成的F2H_TOB→H2F表格更新，所示技术涉及一表格待更新区块TOB。表格待更新区块TOB稍早系配置来接收写入数据。该表格待更新区块TOB的物理-逻辑地址映射表F2H_TOB系动态更新于一随机存取存储器。前数据接收区块(即该表格待更新区块TOB)结束写入时，另一闲置区块200系配置来作为新的数据接收区块。在新的数据接收区块200的多个写入操作之间间隙，一逻辑-物理地址映射表H2F(供应在该快闪存储器上作非挥发性储存)系根据该物理-逻辑地址映射表F2H_TOB作更新。例如，在空间210的写入操作以及空间212的写入操作之间、长于两倍超时时限(run-out period)的一时间间隔内，逻辑-物理地址映射表H2F首先系基于F2H_TOB信息202作更新，接着系根据F2H_TOB信息 204更新。在空间212的写入操作以及空间214的写入操作之间、长于超时时限但不及两倍超时时限的一时间间隔中，逻辑-物理地址映射表H2F系基于F2H_TOB信息206作更新。在空间214的写入操作以及空间216的写入操作之间、长于超时时限但不及两倍超时时限的一时间间隔中，逻辑-物理地址映射表H2F系基于F2H_TOB信息208作更新。如此一来，大数据量的物理-逻辑地址映射表F2H_TOB可不霸占系统资源地一片段、一片段用于更新该逻辑-物理地址映射表H2F。
在一种实施方式中，快闪存储器系在前数据接收区块(例如，表格待更新区块TOB)写满时遭配置提供该区块200，替补作为上述数据接收区块。另外一种实施方式系在打断上述前数据接收区块(表格待更新区块TOB)的写入操作的一非预期掉电事件所对应的一复电程序中，令该快闪存储器配置提供该区块200作为上述数据接收区块。由于复电程序之前发生过打断该前数据接收区块的写入操作的该非预期掉电事件，随机存取存储器上需修复该物理-逻辑地址映射表F2H_TOB。逻辑-物理地址映射表H2F系在该数据接收区块200的多个写入操作之间间隙，基于修复后的该物理-逻辑地址映射表F2H_TOB作更新。
然而，非预期掉电事件也可能发生在写入数据至数据接收区块200时，打断该数据接收区块200的写入操作。以下段落针对打断该数据接收区块200写入操作的非预期掉电事件讨论其复电程序。
图3为方块图，图解根据本案一种实施方式所实现的一数据接收装置300。数据接收装置300系根据主机302所下达的指令运作，包括一快闪存储器304以及一控制单元306。快闪存储器304的多个区块系配置作多种用途。部分区块308系用于储存系统内程序码(in-system programs，简称ISPs)。部分区块310储存系统信息(system information)。部分区块312为闲置区块。区块314_1系配置自这些闲置区块312，作为数据接收区块，以接收写入数据。此时，前一数据接收区块系视为表格待更新区块TOB，将被推入数据集合316作为数据区块。快闪存储器304可更包括未作任何配置使用的区块(free blocks，未显示于图示中)。
控制单元306耦接该快闪存储器304至该主机302，且包括一微控制器320、一随机存取存储器322以及一只读存储器324。只读程序码系储存于只读存储 器324中。微控制器320包括执行该只读存储器324内的只读程序码(ROM code)或/以及执行该快闪存储器304的这些区块308内的系统内程序码，据以操作该快闪存储器304。微控制器320系设置来实现该快闪存储器304上的区块配置(参考图3)，在该随机存取存储器322上针对该表格待更新区块TOB建立一物理-逻辑地址映射表F2H_TOB，并且在该快闪存储器304上维护一逻辑-物理位置映射表H2F(例如，记录在系统信息区块310中)。该物理-逻辑地址映射表F2H_TOB系建立在该随机存取存储器322上，动态记录该表格待更新区块TOB各物理地址所对应的逻辑地址。该逻辑-物理地址映射表H2F系供应于该快闪存储器304中，作映射数据的非挥发性储存。有别于一口气根据整个物理-逻辑地址映射表F2H_TOB更新该逻辑-物理地址映射表H2F，微控制器320系设置来根据一片段、一片段的该物理-逻辑地址映射表F2H_TOB更新该逻辑-物理地址映射表H2F；意即该数据接收区块314_1上的两个写入操作之间，该物理-逻辑地址映射表F2H_TOB仅部分用于更新该逻辑-物理地址映射表H2F。基于该物理-逻辑地址映射表F2H_TOB更新该逻辑-物理地址映射表H2F的动作称为F2H_TOB→H2F更新(或封存)。微控制器320系设置来施行即时(即，于该数据接收区块314_1两个写入操作之间)、且片段(即，仅该物理-逻辑地址映射表F2H_TOB部分内容)的F2H_TOB→H2F更新，显著提升数据储存装置300的系统效能。
若一非预期掉电事件SPO发生，打断该区块314_1的写入操作，特殊设计的复电程序(例如，非预期掉电修复(Sudden Power-Off Recovery，SPOR)程序)因应而生。在打断该区块314_1的写入操作的该非预期掉电事件SPO所对应的复电程序中，微控制器320系设置来配置该快闪存储器304自这些闲置区块312中择一供应一区块314_2，作区块314_1的完整数据修复，并取代该区块314_1作为数据接收区块。特别是，打断该区块314_1的写入操作的该非预期掉电事件SPO所对应的复电程序若发现有任何尚未更新至该逻辑-物理地址映射表H2F的映射信息，微控制器320可在该随机存取存储器322中、基于该表格待更新区块TOB所含的物理-逻辑地址映射信息修复该物理-逻辑地址映射表F2H_TOB。在区块314_1的数据重建于该区块314_2后，前述尚未更新的映射信息可在区块314_2上接续的多个写入操作之间用于更新该逻辑-物理地址映 射表H2F。在一种实施方式中，该微控制器320系设置来基于一错误检查与校正(ECC)演算法施行区块314_1至区块314_2的完整数据修复。
图4为流程图，图解一复电(SPOR)程序，对应的非预期掉电事件SPO系打断作数据接收区块用的该区块314_1的写入操作。步骤S402，快闪存储器304系配置来供应另一区块314_2作该区块314_1的完整数据修复。步骤S404，数据修复系基于一错误检查与校正演算法(例如，ecc演算法)施行，将数据自区块314_1搬移到区块314_2。步骤S406用于确认区块314_1的数据是否完整修复至区块314_2。若”否”，步骤S404所述数据修复步骤反复执行。若”是”，则于步骤S408以区块314_2取代区块314_1作为数据接收区块。步骤S410，区块314_1系标示为无效区块，且遭抹除再次利用。
图5是以图示方式显示非预期掉电事件反复发生时，数据接收区块的完整数据修复亦是反复执行。如图所示，一开始，数据系写入作数据接收区块用的区块314_1。接着，区块314_1上的写入操作被非预期掉电事件SPO打断。因此，该非预期掉电事件SPO所对应的复电程序SPOR中，快闪存储器304系配置供应区块314_2作区块314_1的完整数据修复。然而，另一非预期掉电事件SPO’发生，将区块314_2上的写入操作打断。该非预期掉电事件SPO’所对应的复电程序SPOR’中，快闪存储器304系配置自其多个区块中更供应一第三区块314_3，作区块314_1的完整数据修复，并且取代区块314_1作数据接收区块。
如此一来，即便非预期掉电事件反复发生，数据接收区块的数据系完整修复于单一区块中，而非切分为多个段落散布于多个区块上。
其他采用上述概念控制一快闪存储器的技术都属于本案所欲保护的范围。基于以上技术内容，本案更涉及快闪存储器的控制方法，不限定以特定架构的控制单元实现。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。