电阻性交点存储器单元阵列的等电位读出法 本专利申请是1997年11月20日提交的No.08/974,925和1999年10月29日提交的No.09/430,238美国专利申请的部分后继申请。
本发明涉及到数据存储器件。更具体而言，本发明涉及到一种数据存储器件，包括一种电阻性交点存储器单元阵列和读出该阵列中存储器单元的电阻状态的电路系统。
磁随机存取存储器(“MRAM”)是一种非易失性存储器，它正被考虑作长期数据存储之用。在MRAM器件中执行读出和写入操作比起在硬盘驱动器之类的常规长期存储器件中执行读出和写入操作，要快几个数量级。此外，MRAM器件比起硬盘驱动器和其它常规的长期存储器件更为小巧，并且耗电更少。
一种典型的MRAM器件包括一个存储器单元阵列。字线沿存储器单元各行延伸，位线沿存储器单元各列延伸。每个存储器单元位于一根字线和一根位线的交点上。
该存储器单元将信息的一位作为磁化的一种取向存储起来。每个存储器单元的磁化取任何给定时间内两种稳定取向之一。这两种稳定取向，即平行和逆平行，代表‘0’和‘1’的逻辑值。
该磁化取向影响了一种存储器单元，譬如一种自旋相关隧穿结型器件的电阻。例如，若磁化取向平行时，存储器单元的电阻有第一值R，而若磁化取向从平行变为逆平行时，该存储器单元的电阻增加到第二值R＋ΔR。因此，一个选定的存储器单元的磁化方向以及该存储器单元的逻辑状态，可通过读出该选定存储器单元的电阻状态地方式读出。
要读出阵列中单个存储器单元的电阻状态是不太可靠的。该阵列中的全部存储器单元通过许多并联路径耦合在一起。在一个交点上看到的电阻等于在该交点的存储器单元的电阻与其它各行和各列内存储器单元的电阻的并联值(存储器单元阵列可表征为一个交点电阻器网络)。
加之，若正被读出的存储器单元由于被存储的磁化而具有不同的电阻状态，则可形成一个小的电压差。这一小电压差可导致寄生电流或“潜通路”电流。寄生电流可干扰电阻状态的读出。
对可靠地读出MRAM器件中的存储器单元的电阻状态有所需求。
这一需要通过本发明可得到满足。按照本发明的一种情况，对一种电阻性交点存储器单元阵列中一个选定存储器单元的读出操作通过下述步骤执行：将第一电位加到与选定存储器单元相交的一根位线，并将第二电位加到与选定存储器单元相交的一根字线；将第三电位加到未选各字线和各位线的子集；当这些电位被加到选定线和未选定线的子集时，确定该选定存储器单元的电阻状态。第三电位等于第一电位。
本发明另外的情况和优点，通过结合附图以举例的方法说明本发明的原理所作的如下详细描述而变得十分明显。
图1是按照本发明的一种MRAM器件图；
图2a和2b是一种MRAM存储器单元的平行和逆平行磁化取向图；
图3a，3b和3c是流经MRAM存储器单元阵列的等效电路的电流图；
图4是一种MRAM存储器单元阵列中一个存储器单元的第一种读出方法图；
图5是第一种方法的硬件工具图；
图6是一种MRAM存储器单元阵列中一个存储器单元的第二种读出方法图；
图7是第二种方法的硬件工具图；
图8是一种MRAM存储器单元阵列中一个存储器单元的第三种读出方法图；
图9是第三种方法的硬件工具图；
图10是采用图9的硬件工具在读出操作时所产生的信号图；
图11是一种包含多个层的MRAM芯片；以及
图12是包含一个或多个MRAM芯片的装置图。
为了说明起见，如附图所示，本发明在一种MRAM器件中得到实施。该MRAM器件包括一种存储器单元阵列和用来可靠地读出该存储器单元电阻状态的电路系统。当读出操作时，该电路将一个相等的电位加到选定的和某些未选的字线和位线。施加相等的电位可阻止干扰读出操作的寄生电流。
现在请参照图1，该图表示出一种MRAM器件8，它包括存储器单元12的一个阵列10。该存储器单元12被安排在各行和各列内，各行沿x方向延伸，各列沿y方向延伸。为了简化对本发明的描述，图中仅仅示出较少数目的存储器单元12。实际上，可采用任何大小的阵列。
追踪该存储器单元阵列10一侧字线14沿一个平面内的x方向延伸时的功能。追踪该存储器单元阵列10对面一侧位线16沿一个平面内的y方向延伸时的功能。该阵列10的每一行可有一根字线14，该阵列10的每一列可有一根位线16。每一存储器单元12位于相应字线14和位线16的交点处。
该存储器单元12并不限于任何特定类型的器件。例如，该存储器单元12可以是自旋相关隧穿(“SDT”)结型器件。
现在请参照2a和2b，一种典型的SDT结型器件12包括一个钉固层52，它有一个在钉固层52的平面内被取向的磁化，而该磁化又是被固定了的，以致当存在感兴趣范围内的外加磁场时并不转动。SDT结型器件12还包括一个“自由”层50，它有一个未被钉固的磁化取向。更确切地说，磁化能够沿位于自由层50的平面内的一根轴(“容易”轴)在两个方向中的任一方向被取向。若自由层50和钉固层52的磁化在同一方向，该取向被称之为“平行”(如图2a中的箭头所示)。若自由层50和钉固层52的磁化处于相反方向，该取向被称之为“逆平行”(如图2b中的箭头所示)。向与存储器单元12相交的字线14和位线16施加写入电流，在自由层50内的磁化即可发生取向。
自由层50和钉固层52被一绝缘隧道势垒51隔开。绝缘隧道势垒51允许在自由层50和钉固层52之间发生量子力学隧穿。此隧穿现象与电子自旋相关，使SDT结型器件12的电阻依赖于自由层50和钉固层52的磁化相对取向。例如，若自由层50和钉固层52的磁化取向平行，SDT结型器件12的电阻有第一值R，而若磁化的取向逆平行时则有第二值R＋ΔR。
返回到图1。MRAM器件8也包括一个行译码电路18。当读出操作时，该行译码电路18或施加一个恒定电源电压Vs，或施加一地电位到字线14。恒定电源电压Vs可由外电路提供。
MRAM器件8进而包括：在读出操作时读出选定存储器单元12电阻的一个读出电路，在写入操作时供选定存储器单元12的磁化取向之用的一个写入电路。读出电路通常用20表示。为了简化对本发明的解释，写入电路在图中没有示出。
读出电路20包括众多的导流电路22和读出放大器24。多根位线16接入各导流电路22。每个导流电路22包括一组开关，该组开关将各位线16或连接到一个操作电位源，或连接到一个读出放大器24。读出放大器24的一个输出信号提供给一个数据寄存器30，该数据寄存器30又耦合到MRAM器件8的一个输入/输出(I/O)电极32。若单个读出放大器24能适配四列的间隔，256个读出放大器24即可用于存储器单元12的一个1024×1024阵列10。K＝4位线16的全体可形成多路进入各读出放大器24。若MRAM器件8有多层存储器单元阵列(例子请见图11)，来自附加层的位线16即可形成多路进入读出放大器24。
图3a示出该存储器单元阵列10的一个等效电路。选定的存储器单元用第一电阻器12a表示，未选的存储器单元用第二、第三和第四电阻器12b，12c，12d表示。第二电阻器12b表示沿选定位线的未选存储器单元，第三电阻器12c表示沿选定字线的未选存储器单元，第四电阻器12d表示剩余的未选存储器单元。例如，若全部存储器单元12有一约为R的标称电阻，又若阵列10有n行和m列，则第二电阻器12b就有一约为R/(n－1)的电阻，第三电阻器12c有一约为R/(m－1)的电阻，第四电阻器12d有一约为R/[(n－1)(m－1)]的电阻。
第一电阻器12a可通过施加一操作电位Vs到相交的位线，施加一地电位到相交的字线而被选择。因此，有一读出电流Is流过第一电阻器12a。然而，第二、第三和第四电阻器12b、12c和12d也被耦合到操作电位Vs和地电位之间；因此，潜通路电流S1、S2和S3可流过第二、第三和第四电阻器12b、12c和12d。加之，第二、第三和第四电阻器12b，12c和12d的电阻远小于选定(第一)电阻器12a的电阻；因此，潜通路电流S1、S2和S3大于读出电流Is。当对选定的存储器单元执行读出操作时，这些潜通路电流S1、S2和S3通常可掩盖读出电流Is。
然而，如图3b所示，这种掩盖可通过施加同一操作电位Vb＝Vs到未选的位线而减少或消除。若Vb＝Vs，潜通路电流S1和S3将被阻断，不能流过第二和第四电阻器12b和12d。流过第三电阻器12c的潜通路电流S2将被指引到地电位，从而对读出电流Is没有干扰。
在可供选择的比较方案中，如图3c所示，这种掩盖可通过施加同一操作电位Vb＝Vs到未选的字线而减少或消除。潜通路电流S1将被阻断，不能流过第二电阻器12b。流过第三和第四电阻器12c和12d的潜通路电流S2和S3将被指引到地电位，从而对读出电流Is没有干扰。
因此，施加一相等电位到阵列10的未选位线或字线即可消除或减少对读出电流Is的掩盖。于是，读出电流Is以及选定的存储器单元的电阻状态能被可靠地确定。
施加相等电位到存储器单元阵列10并读出选定存储器单元的电阻状态的各种方法将在下面各节描述。第一种方法结合图4进行描述，第二种方法结合图6进行描述，第三种方法结合图8进行描述。各种方法的硬件工具也在下面描述。
现在请参照图4，该图表示出一种采用电流源、电压跟随器和比较器以决定选定存储器单元电阻状态的方法。行译码电路通过将选定的字线连接到地电位而选通与选定存储器单元(方框102)相交的一根字线。电流源供给一读出电流，使之流到与选定存储器单元相交的一根位线(方框104)。在电流源和选定存储器单元之间的一个节点的电位可用电压跟随器探测到，该电压跟随器施加同一电位到未选各线，例如未选各位线或未选各字线，的一个子集(方框106)。也用比较器将该节点的电位与基准电压进行比较。比较器的一个输出端提供一个高信号或低信号，用以表示选定存储器单元的电阻状态(方框108)。
图5示出了图4中所述方法的硬件工具。读出放大器24包括电流源150，电压跟随器152和比较器154。电流源可包括一个电荷泵150。在读出操作时，导流电路22将电荷泵150连接到选定的位线16，导流电路22将电压跟随器152的一个输出端连接到未选的位线。
在读出操作时，电荷泵150向选定的位线供给一个恒定的读出电流Is。当向选定存储器单元12供给读出电流Is时，在选定的存储器单元上就建立起一个电压V。该电压V或为V＝IsR，或为V＝Is(R＋ΔR)。比较器154将该电压V与基准电压Vref进行比较。比较器154的一个输出端向寄存器32提供一个数据信号。若将基准电压Vref选定为IsR和Is(R＋ΔR)的中间值，则小于基准电压Vref的电压V将表明电阻R(逻辑‘0’)，大于基准电压Vref的电压表明电阻R＋ΔR(逻辑‘1’)。基准电压Vref可按下述方法产生。
当读出电流Is流过选定的存储器单元12时，电压跟随器152就读出在电荷泵150和选定存储器单元12之间节点JB处的电位，并且施加一个相等的电位到未选的位线。因此，潜通路电流就不会干扰读出操作。电压跟随器152可施加相同的电位到未选的字线，而不到未选的位线。
现在请参照图6，该图表示出一种采用电流读出放大器和电压源探测选定存储器单元电阻状态的方法。行译码电路施加一个读出电压Vs到选定的字线(方框202)，选定的位线被耦合到电流读出放大器的虚地(方框204)。读出电压Vs可以是介于0.1伏和0.5伏之间的一个直流电压，它可由外部电源提供。未选各线的一个子集(例如全部未选的位线)也被连接到虚地(方框206)。只要一个相等的电位施加到选定的位线和未选各线的子集，虚地就可以是零电位或任何其它电位。
读出电流从电压源流出，流过选定的存储器单元，并且流过电流读出放大器。由于未选各线的子集也被连接到虚地，故任何流过未选各线的潜通路电流将流经它们各自的分离路径，并且不干扰流过选定位线的电流。
读出流过选定位线的读出电流以决定电阻状态，并从而决定选定存储器单元的逻辑值(方框208)。视选定存储器单元的电阻状态，读出电流或等于Vs/R，或等于Vs/(R＋ΔR)。
图7示出了图6中所述方法的硬件工具。行译码电路18通过将选定的字线14连接到电压源251而施加读出电压Vs到选定的字线14。
读出放大器24包括一个能使读出电流被读出的的电流读出放大器252。电流读出放大器252可以是一个运算放大器254，它的非反向输入端接地，而它的反向输入端连接到选定的位线16。电阻器Rf被耦合在该运算放大器254的反向输入端和一个输出端之间。运算放大器经如此配置，其输出电压量值或为V1＝Vs×Rf/R，或为V2＝Vs×Rf/(R＋ΔR)。
在读出操作时，导流电路22将选定的位线连接到电流读出放大器252，并将全部未选位线连接到虚地。选定的位线通过电流读出放大器252被连接到虚地。因此，有相同的电位被施加到选定的位线和未选各位线。
比较器256将放大器输出电压与基准电压Vref进行比较。基准电压Vref可以是介于V1和V2之间的一个电压。亦即，V1≤Vref≤V2。比较器256的一个输出电压，它或表示逻辑‘0’，或表示逻辑‘1’，被存储在数据寄存器32内。
可看出未选的位线是藉导流电路22连接到地电位的。然而，未选的字线可代之以连接到虚地。
多个读出放大器252可连接到在同一选定行内与存储器单元相交的多根选定的位线。因此，多个存储器单元可并行读出。
现参照图8，该图表示出一种当对选定存储器单元12执行读出操作时采用直接注入电荷放大器将一个相等电位施加到阵列10的方法。在读出操作开始时，直接注入电荷放大器被预充电到一个电压VDD(方框302)，然后将选定的位线连接到直接注入电荷放大器，并将未选各线的子集连接到一个恒定电源电压Vs(方框304)。因此，就有一个读出电流流过选定的存储器单元并对一个电容器充电。在读出电流达到一稳态条件(方框306)后，该电容器即被用来向选定的位线提供读出电流(方框308)。这就使得存储在该电容器内的电荷耗尽，从而使电容器电压衰减。因为读出电流被积分，所以电容器电压增加。测量电容器电压达到基准电压的时间(方框310)，并将测得的时间与阈值进行比较(方框312)。比较的结果指出了电阻状态，因而指出了选定存储器单元的逻辑值。
图9示出了图8中所述方法的硬件工具。读出放大器24包括直接注入电荷放大器352和电容器354。将电荷放大器352和电容器354耦合到选定位线的一个导流电路开关356将称之为第一开关356。作为读出放大器24一部分的第二开关358，将电容器354耦合到提供电压VDD的电源。
在读出操作开始时，将第二开关358闭合，电容器由此开始被充电。一旦电容器354已被充电到电压VDD时，将第二开关358开启，而将第一开关356闭合，电容器354由此将一个读出电流供给到选定的位线16。读出电流流过选定的存储器单元12。电荷放大器352向选定的位线16施加一个经调节的读出电压Vs。
现再参照图10。当读出电流流过选定的存储器单元12时，电容器354变为处于放电状态。因此，在电容器354上的电压Vcap下降。电容器电压Vcap的下降速率依赖于选定存储器单元12的电阻。若选定的存储器单元12有较高的电阻(R＋ΔR)，电容器电压Vcap将缓慢下降；而若选定的存储器单元12有较低的电阻(R)，电容器电压Vcap将更快速下降。
第一比较器360将电容器电压Vcap与阈值电压Vt进行了比较。因而可按照达到阈值电压Vt的时间来决定选定存储器单元12的电阻状态。
例如，第二比较器362可将第一比较器360的输出电压与时钟脉冲CP进行比较，该时钟脉冲CP系在一指定时间内从高电压过渡到低电压(反之亦可)。第二比较器362的一个输出端向数据寄存器32提供一个数据信号DAT。若在时钟脉冲CP过渡以前，电容器电压Vcap降至阈值电压Vt以下，该数据信号DAT就表示与低的单元电阻(R)相应的一个逻辑值(用实线表示)。若在该时钟脉冲过渡以后，电容器电压Vcap降到阈值电压Vt以下，该数据信号DAT就表示与高的单元电阻(R＋ΔR)相应的一个逻辑值(用虚线表示)。
阈值电压Vt可以是一个小于VDD但大于Vs的直流电压。亦即，Vs＜Vt＜VDD。时钟脉冲CP的过渡可发生在高电阻态的开关阈值时间T1和低电阻态的开关阈值时间T2之间的一个时间T0。阈值电压Vt和时钟脉冲CP二者均可由外部基准电路产生。
当闭合第一开关356时，导流电路22将电压Vs施加到未选的位线。加到未选位线的电压Vs与加到选定位线的电压有相同的量值。因此，潜通路电流对读出电流没有干扰。电压Vs可代之以加到未选的字线。
电荷放大器可以是1999年10月29日提交申请的美国专利系列No.09/430,238中公开的那一种类型，此处将其收进来以供参考。这一电荷放大器包括校准电路，以校正导流电路和构成输入电流路径一部分的其它电路中的误差。就估测导流器件和多路转换器开关的尺寸而言，该效应大大放宽了电路设计的设计容差。
在上述硬件工具内的基准电压Vref和其它基准信号(例如Vt)可有任意多的手段产生。例如，基准电压Vref可用虚存储器单元的简单电阻性网络建立。
信号发生电路图的类型将部分地依赖于控制跨接在阵列上的存储器单元中电阻变化的能力。若制造工艺能得到有效控制，就可以用单个外部基准信号发生器来产生普遍的基准信号。然而，若存储器单元的标称电阻在一个阵列上有很大变化，一个普遍的基准电压信号就不会为该阵列中每个存储器单元提供一个精确的基准电压。产生基准信号的不同方法在××年××月××日提交的受让人美国专利系列No._______(Attorney Docket No.10992050-1)中被公开。
现参照图11，该图示出了一种多层MRAM芯片400。该MRAM芯片400包括沿z方向堆垛在衬底404上的数目为Z的存储器单元层或平面402。数目Z是一正整数，即Z≥1。存储器单元层402可被二氧化硅之类的绝缘材料(未示出)隔开。读出电路和写入电路可制造在衬底404上。读出电路和写入电路可包括用来选择读出和写入层的额外的多路复用器。
因此，本发明所公开的是一种MRAM器件，其中，存储器单元的电阻状态能在读出操作时被可靠地读出。寄生电流被阻塞或被重新导向，以不致掩盖读出操作时的读出电流。而且，可在不改动存储器单元结构的前提下使寄生电流阻塞或重新导向。
按照本发明的MRAM器件可被用于各类应用之中。图12示出了一个或多个MRAM芯片400的一种示范性的一般应用。该一般应用可通过一台设备450实施，该机器包括一个MRAM存储模块452、一个接口模块454和一个处理器456。MRAM存储模块452包括一个或多个MRAM芯片400供长期存储之用。接口模块454提供一个在处理器456和MRAM存储模块452之间的接口。该设备450也可包括快速易失性存储器(例如SRAM)供短期存储之用。
对于笔记本计算机或个人计算机之类的设备450，MRAM存储模块452可包括许多MRAM芯片400，接口模块454可包括一个EIDE或SCSI接口。对于服务器之类的设备450，MRAM存储模块452可包括大量MRAM芯片400，接口模块454可包括一根光纤通道或SCSI接口。这种MRAM存储模块452能取代或补充诸如硬盘驱动器之类的常规长期存储器件。
对于数字照相机之类的设备450，MRAM存储模块452可包括较少量MRAM芯片400，接口模块454可包括一个照相机接口。这样一种MRAM存储模块452可容许长期存储数字照相机上的数字图像。
按照本发明的MRAM器件表现出胜过硬盘驱动器和其它常规长期数据存储器件的许多优点。从MRAM器件存取数据比起从硬盘驱动器之类的常规长期存储器件存取数据要快几个数量级。另外，MRAM比硬盘驱动器更为小巧。
存储器器件不限于上述特定的实施方案。例如，MRAM器件不限于自旋相关隧穿器件的应用。可使用的其它类型器件包括，但不限于巨磁阻(“GMR”)器件。
结合沿易磁化轴取向的各个行，已描述了MRAM器件。然而，行和列是可以互换的。
存储器器件不限于MRAM单元。存储器器件可包括电阻性交点阵列中任何类型的存储器单元。
相等电位可加到未选的位线。然而，相等电位也可不加到未选的位线，而加到未选的字线。
未选各线可以是各字线或各位线的子集。被加上相等电位的该子集不限于全部字线或全部位线。例如，相等电位可被加到与选定位线相邻的各位线的一个子集。该子集可以是各位线和各字线的一种组合。
本发明不限于上述特定的实施方案。而是，本发明可根据下述权利要求进行解释。