本地振荡器时钟信号技术领域
本发明涉及一种用于在收发器中上变频的混频器以及用于为其提供
本地振荡器时钟信号的电路。
背景技术
无线设备被用于启用语音和数据的移动通信已经许多年。这类设备可
以包括例如移动电话和无线启用的个人数字助理(PDA)。图1是这类无线
设备的内核部件的一般框图。无线内核10包括基带处理器12，用于控制
无线设备的应用特定功能以及用于向射频(RF)收发器芯片14提供和接
收语音或数据信号。RF收发器芯片14负责发射信号的上变频以及接收信
号的下变频。RF收发器芯片14包括接收器内核16和发射器内核20，接
收器内核16连接到天线18用于接收从基站或另一移动设备发射的信号，
发射器内核20用于经由增益电路22通过天线18发射信号。本领域技术人
员应予以理解的是，图1仅是简化框图，还可以包括启用适当操作或功能
可能需要的其他功能块。
通常，发射器内核20负责将电磁信号从基带上变频到较高频率用于
发射，而接收器内核16负责在这些频率到达接收器时将它们下变频回其原
来的频带，这些过程分别公知为上变频和下变频。原始(或基带)信号可
表现为例如数据、语音或视频。这些基带信号可由诸如麦克风或摄像机这
样的换能器(transducer)产生、由计算机生成或者从电子存储设备传送。
一般而言，与基带信号相比，较高频率提供范围更长且容量更高的信道。
图2示出了通过发射器内核20到天线18的示例性发射路径。如图2
所示，发射路径可包括混频器202，其被布置为从基带处理器12接收基带
信号。该混频器负责使用由本地振荡器204产生的本地振荡器信号将基带
信号上变频到较高频率。发射路径可进一步包括：滤波器206，用于去除
基带分量并抑制谐波；和功率放大器208，用于放大调制信号的功率。发
射路径中的部件并不全面，本领域技术人员应予以理解的是，具体的配置
将取决于所依附的通信标准和所选择的架构实现方式。
下面，将参照图3描述已知的无源CMOS(互补对称金属-氧化物-半
导体)混频器电路300。
基带信号是通过根据任一已知协议对载有数据的基带载波进行调制
而生成的模拟信号。
CMOS无源混频器电路300可从基带处理器接收差分基带信号
(VBBP、VBBM)。本文中使用术语“差分”来描述基带信号(VBBP、
VBBM)具有相同的振幅并且基本上处于彼此相反的相位，即具有180度
相位差。混频器电路300包括n型金属氧化物半导体场效应(NMOS)晶
体管302、304、306和308，这些NMOS晶体管被布置为接收基带信号
VBBP和VBBM以及差分本地振荡器信号(VLOP、VLOM)。NMOS晶体
管302、304、306和308提供差分输出VOP和VOM。
尽管已经关于NMOS晶体管描述了CMOS无源混频器电路300，但本
领域技术人员应予以理解的是，也可将晶体管302、304、306和308选为
p型金属氧化物半导体场效应(PMOS)晶体管。
工作时，混频器电路300使用本地振荡器信号(VLOP、VLOM)将
基带信号(VBBP、VBBM)上变频到期望的RF发射频率。
为了使无源混频器300工作，要求基带信号以最小失真驱动在输出端
具有负载的无源混频器。基带处理器带来的任何失真都将使无源混频器电
路300的线性度(linearity)降低。
用于RF信令(signalling)的已知协议之一使用复杂的同相位(I)和
正交相位(Q)信号，其中每个均可以为差分格式。
国际公布WO 2010/025556公开了一种IQ无源混频器400，下面将参
照图4对其进行描述。
用于I路径和Q路径的差分基带输入信号被标为VBBQP、VBBQM、
VBBIP和VBBIM。无源IQ混频器400包括用于IQ路径的NMOS晶体管
402、404、406、408、410、412、414、416，这些NMOS晶体管由适当的
LO信号VLOIP、VLOIM、VLOQP和VLOQM提供时钟脉冲，其中这些
LO信号为具有I分量和Q分量的差分信号。
无源IQ混频器400的差分输出，即VOP和VOM，是可稍后驱动放
大器的电压输出，例如通过ac耦合电容器(图4中未示出)驱动功率放大
器208。
LO信号(VLOIP、VLOIM、VLOQP和VLOQM)均为从0V到1.2V
的矩形波形，并且被设计为具有低的上升和下降时间，这种布置使得能够
省却常规上被用在发射器输出端处的表面声波(SAW)滤波器。因此，有
助于使所需外部部件的数目、所需板面积最小化，从而降低芯片的总体成
本。
图5中示出了一般在一时间段内被施加到IQ无源混频器400的本地
振荡器信号，该时间段包括时隙1～8。
如图5所示，本地振荡器信号VLOIP和VLOIM都具有50％占空比，
并且基本上处于彼此相反的相位，即具有180度相位差。类似地，VLOQP
和VLOQM都具有50％占空比，并且基本上处于彼此相反的相位，即具有
180度相位差。Q路径上的本地振荡器信号VLOQP、VLOQM相对I路径
上的本地振荡器信号VLOIP和VLOIM滞后90度。
图5中本地振荡器信号VLOIP和VLOIM通常在电源的中值点处交叉，
本地振荡器信号VLOQP和VLOQM同样如此。
在交叉点期间，在输出VOP、VOM处存在一段较短时间，在该段时
间内，VBBQP和VBBQM或者VBBIP和VBBIM被短接在一起。
例如，在时隙1和时隙2之间当VLOIP振荡器信号从“低”状态上升
到“高”状态并且VLOIM本地振荡器信号从“高”状态下降到“低”状
态时，可以看见上述短接情形。返回参照图4所示IQ无源混频器400，在
VLOIP和VLOIM本地振荡器信号转变期间，将存在一段较短时间，在该
段时间内，晶体管402、404、406和408将全都被导通。因此，基带输入
信号VBBQP和VBBQM将在输出VOP处和输出VOM处被短接在一起。
这会使增益减小并在输出信号VOP、VOM中产生失真，最终使CMOS无
源混频器的线性度降低。
本发明旨在提供一种解决方案，以解决上面提及的获得高度线性
CMOS无源混频器所存在的问题。
发明内容
根据本发明的一个方面，提供一种用于为混频器电路产生互补周期信
号的装置，所述装置包括：第一产生电路和第二产生电路，所述第一产生电
路和所述第二产生电路均用于产生这样的周期信号，所述周期信号的每个上
升沿上的转变时间不同于每个下降沿上的转变时间，每个电路具有输出端，
用于将电路的周期信号供给到混频器，使得来自所述电路中的一个的周期信
号的每个上升沿与来自所述电路中的另一个的周期信号的每个下降沿在位于
所述混频器的导通电压之下的交叉点处交叉。
此装置具有这样的有益效果，即当周期信号被连接以控制混频器的第一
晶体管和第二晶体管时，第一周期信号控制第一晶体管且第二周期信号控制
第二晶体管，使得在任一时间所述第一晶体管和所述第二晶体管中只有一个
被导通。这避免了上面讨论的短接问题。
互补周期信号在下文被称为本地振荡器信号，这是因为当用来控制混频
器时，它们处于混合频率下。
优选地，每个上升沿的转变时间比每个下降沿的转变时间慢。
优选地，第一和第二产生电路中的每一个包括串联连接的第一CMOS反
相器和第二CMOS反相器。
优选地，第一和第二产生电路中的第一CMOS反相器均被配置为接收方
波，所述方波具有相等的振幅和相反的相位。
优选地，第一CMOS反相器包括串联连接的具有不同尺寸的PMOS和
NMOS晶体管，并且第二CMOS反相器包括串联连接的具有不同尺寸的
PMOS和NMOS晶体管。
关于第一和第二CMOS反相器中的晶体管的尺寸设定，晶体管的沟道宽
度的尺寸可被设定为，使得第一CMOS反相器的PMOS晶体管与第一CMOS
反相器的NMOS晶体管相比具有较大的沟道宽度，并且第二CMOS反相器
的NMOS晶体管与第二CMOS反相器的PMOS晶体管相比具有较大的沟道
宽度。
关于第一和第二CMOS反相器中的晶体管的尺寸设定，晶体管的沟道长
度的尺寸可被设定为，使得第一CMOS反相器的PMOS晶体管与第一CMOS
反相器的NMOS晶体管相比具有较小的沟道长度，并且第二CMOS反相器
的NMOS晶体管与第二CMOS反相器的PMOS晶体管相比具有较小的沟道
长度。
优选地，第一和第二产生电路被连接在上部电压源轨和下部电压源轨之
间，所述交叉点在电压的中值点之下。
本发明的另一个方面提供一种用于为混频器产生互补周期信号的方法，
所述方法包括：从第一产生电路和第二产生电路中的每一个产生第一周期信
号和第二周期信号，所述周期信号的每个上升沿上的转变时间不同于每个下
降沿上的转变时间；在用于与所述混频器连接的第一输出端处供给所述第一
周期信号；以及在用于与所述混频器连接的第二输出端处供给所述第二周期
信号，使得所述第一输出端处的每个上升沿被定时在位于所述混频器的导通
电压之下的交叉点处与所述第二输出端处的每个下降沿交叉。
本发明的又一个方面提供一种CMOS无源混频器，所述CMOS无源混频
器包括第一晶体管和第二晶体管，并且还包括：第一产生电路和第二产生电
路，所述第一产生电路和所述第二产生电路均用于产生这样的周期信号，所
述周期信号的每个上升沿上的转变时间不同于每个下降沿上的转变时间，每
个电路具有输出端，用于将电路的周期信号供给到混频器，使得来自所述电
路中的一个的周期信号的每个上升沿与来自所述电路中的另一个的周期信号
的每个下降沿在位于所述混频器的导通电压之下的交叉点处交叉；其中，来
自所述第一产生电路的周期信号控制所述第一晶体管，并且来自所述第二产
生电路的周期信号控制第二晶体管，使得所述第一晶体管和所述第二晶体管
中任何一次只有一个被导通。
优选地，所述CMOS无源混频器中的第一和第二晶体管为本位(native)
晶体管。本位晶体管是其中沟道未被掺杂因而阈值电压大约为零的晶体管。
当使用铁芯(core)晶体管(具有一定阈值电压的晶体管)时，由于无源混
频器中晶体管的非零阈值电压，所以晶体管的栅极需要DC偏置电压。因而，
要求本地振荡器信号在驱动混频器晶体管的栅极之前被AC耦合。这减小了
本地振荡器信号摆动并且也增大了管芯面积。本位晶体管允许大基带输入信
号摆动，因此CMOS无源混频器能够获得非常高的SNR(例如，在RX中能
够获得-160dBc/Hz的SNR)，并且本地振荡器信号能够驱动混频器晶体管的
栅极而无需任何DC漂移。
此外，利用无源混频器中的本位晶体管，无源开关的导通电阻与Vgs-Vth
(其中Vgs是栅-源电压，且Vth是阈值电压)成反比。由于本位晶体管的阈
值电压大约为零，因此相比于使用铁芯晶体管的情况，导通电阻对本位晶体
管阈值电压的波动的敏感度较弱。因而，本发明的本地振荡器漏电流对混频
器中所有器件的阈值电压的敏感度都较弱。
优选地，来自所述第一和第二产生电路的周期信号均处于所述混频器的
混合频率处。
在所述CMOS无源混频器的一个实施例中，所述第一和第二晶体管被布
置为从驱动器短路接收输出信号，所述驱动器电路包括：第一电路分支，所
述第一电路分支具有被布置为分别接收输入信号和偏置信号的第一电路部件
和第二电路部件；第二电路分支，所述第二电路分支具有第一电路部件和第
二电路部件，所述第一电路部件被布置为接收所述输入信号；和运算放大器，
所述运算放大器具有第一输入端和第二输入端，所述第一输入端连接到所述
第一电路分支的所述第一电路部件和所述第二电路部件的接合节点，所述第
二输入端连接到所述第二电路分支的所述第一电路部件和第二电路部件的接
合节点，所述运算放大器被布置为将运算放大器输出信号提供到所述第二电
路分支的所述第二电路部件，使得所述第二电路分支的所述接合节点处的电
压等于所述第一电路分支的所述接合节点处的电压，所述电压依赖于所述输
入信号并提供所述驱动信号。优选地，所述输入信号是基带输入信号。
本发明混频器中可以使用的一种替代的驱动器电路包括第一电路部件和
第二电路部件，所述电路部件被布置为分别接收输入信号和偏置信号并经由
电阻器将所述输出信号供给到第一晶体管和第二晶体管。优选地，所述输入
信号是基带输入信号。
附图说明
为了更好地理解本发明以及显示本发明如何可以实施，下面将通过示
例的方式参照附图，附图中：
图1是现有技术的无线内核的框图；
图2是图1所示无线内核的发射器内核的框图；
图3是现有技术的无源CMOS混频器电路的电路图；
图4是根据现有技术的IQ混频器电路的电路图；
图5示出了被施加到图4电路的典型的本地振荡器信号；
图6是根据本发明实施例的用于产生本地振荡器信号的电路的电路
图；
图7示出了可如何使用图6的电路来产生本地振荡器信号；
图8示出了可使用图6所示电路来产生的本地振荡器信号；
图9是根据现有技术的IQ混频器电路和驱动器电路的电路图；
图10是可与图6的电路结合使用的驱动器电路的电路图；以及
图11是现有技术IQ无源混频器电路的一部分电路图，示出了可如何
与图6的电路结合使用图10所示驱动器电路。
具体实施方式
下面，将参照图6描述根据本发明实施例的用于产生本地振荡器信号
的电路。
如图6所示，本地振荡器信号产生电路600包括两个串联连接的CMOS
反相器。第一CMOS反相器包括上拉PMOS晶体管602和与晶体管602
串联连接的下拉NMOS晶体管604。PMOS晶体管602和NMOS晶体管
604的栅极端连接在一起，并通过线601接收输入信号VIN。该输入信号
是具有50％占空比的周期信号，以期望频率在高状态和低状态之间振荡。
输入信号VIN的频率是依据本地振荡器输出的期望频率来选择的。PMOS
晶体管602的源极端连接到电源电压AVDD，NMOS晶体管604的源极端
连接到电源电压AVSS，并且PMOS晶体管602和NMOS晶体管604的漏
极端连接在一起，以通过线611提供第一CMOS反相器的输出Vm。AVDD
可为1.2V且AVSS可为0V，但应认识到，也可选择电源电压的其他值。
第二CMOS反相器包括上拉PMOS晶体管606和与晶体管606串联
连接的下拉NMOS晶体管608。PMOS晶体管606和NMOS晶体管608
的栅极端连接在一起，并通过线611接收第一CMOS反相器的输出Vm。
PMOS晶体管606的源极端连接到电源电压AVDD，NMOS晶体管608的
源极端连接到电源电压AVSS，并且PMOS晶体管606和NMOS晶体管608
的漏极端连接在一起，以通过线621以本地振荡器信号的形式提供输出
VOUT。
已选定晶体管602、604、606和608的晶体管尺寸(即沟道宽度或沟
道长度)，以便控制由电路600产生的本地振荡器信号VOUT相对于输入
信号VIN的上升时间和下降时间。
PMOS晶体管602的尺寸可相对于NMOS晶体管604进行制定，以使
得PMOS晶体管602提供快速上拉至AVDD电压源轨的能力。类似地，
NMOS晶体管608的尺寸可相对于PMOS晶体管606进行制定，使得NMOS
晶体管608提供快速下拉至AVSS电压源轨的能力。
为了使PMOS 602提供快速上拉至AVDD的能力，上拉PMOS晶体管
602可具有比NMOS晶体管604的沟道宽度大的沟道宽度或者具有比
NMOS晶体管604的沟道长度小的沟道长度。为了使NMOS晶体管608
提供快速下拉至AVSS的能力，下拉NMOS晶体管608可具有比PMOS
晶体管606的沟道宽度大的沟道宽度或者具有比PMOS晶体管606的沟道
长度小的沟道长度。
下面，将参照图7描述如上所述选定PMOS晶体管602和NMOS晶
体管608的尺寸的效果。
图7示出了在通过输入线601接收输入信号VIN时线611上的信号
Vm以及线621上的输出信号VOUT的上升时间和下降时间。本领域技术
人员将认识到，输入线601上的输入信号VIN不会具有“理想的”转变，
而是易于在低状态和高状态之间具有大于零的转变时间Tt。
当输入信号VIN从低转变到高时，PMOS晶体管602的栅-源电压减
小而NMOS晶体管604的栅-源电压增大。NMOS晶体管604开始导通且
PMOS晶体管602开始截止，从而将第一CMOS反相器在线611上的输出
拉向AVSS。然而，一开始，线611上的输出由相对较弱的NMOS晶体管
604向AVSS下拉受到尚未完全截止的相对较强的PMOS晶体管602制约。
这会导致线611上信号Vm的下降时间较慢。
当线611上的信号Vm从高下降到低时，PMOS晶体管606导通且
NMOS晶体管608截止。输出线621由相对较弱的PMOS晶体管606向
AVDD上拉受到相对较强的NMOS晶体管608制约。这会导致线621上输
出信号VOUT的上升时间较慢。
当输入信号VIN从高转变到低时，PMOS晶体管602的栅-源电压增
大而NMOS晶体管604的栅-源电压减小。NMOS晶体管604开始截止且
PMOS晶体管602开始导通，从而将第一CMOS反相器在线611上的输出
拉向AVDD。然而，一开始，线611上的输出由相对较弱的NMOS晶体管
604向AVDD上拉受到尚未完全截止的相对较强的PMOS晶体管602制约。
这会导致线611上信号Vm的上升时间较快。
当线611上的信号Vm从低转变到高时，PMOS晶体管606被截止且
NMOS晶体管608导通。输出线621由相对较强的NMOS晶体管608向
AVSS下拉受到相对较弱的PMOS晶体管606制约。这会导致线621上信
号VOUT的下降时间较快。
输出线621上的本地振荡器在图8中示出并被标为“VLOIM”。当电
路600的复制品电路(replica circuit)接收相位与通过输入线601接收的输入
时钟信号的相位相反的输入时钟信号VIN时，该复制品电路可产生本地振荡
器信号VLOIP(也在图8中示出)。本地振荡器信号VLOIP和VLOIM可被
供给到无源混频器电路，例如图4所示的IQ无源混频器400。
应予以认识到的是，电路600和复制品电路也可产生本地振荡器信号
VLOQP和VLOQM，并且VLOQP和VLOQM将具有与图8所示波形相同的
形状，但将滞后90度。如图8所示，已将晶体管602、608的尺寸选定为使
得本地振荡器信号VLOIP和VLOIM在电源的中值点(midpoint)处不交叉。
因此，当本地振荡器信号VLOIP被供给到IQ无源混频器400的晶体管402
且本地振荡器信号VLOIM被供给到晶体管404时，晶体管402、404中任何
一次只有一个被接通。这防止了基带输入信号VBBQP和VBBQM在输出
VOP、VOM处被短接在一起。因而，本发明能避免CMOS无源混频器的线
性度由于基带输入信号短接而下降。
在混频器电路的环境中使用该电路会特别有利，将参照图9和图10
对此加以描述。
国际公布WO 2010/025556公开了一种具有驱动器电路930的IQ无源
混频器400(如图4所示)，下面将参照图9对其进行描述。
用于I路径和Q路径的差分基带输入信号被标为VBBQP、VBBQM、
VBBIP和VBBIM。这些基带输入信号被输入到驱动器电路930。
驱动器电路930包括源极跟随器NMOS晶体管940、944、948和952，
这些晶体管连接到偏置NMOS晶体管942、946、950和954。源极跟随器
NMOS晶体管940、944、948和952的栅极端接收基带输入信号VBBQP、
VBBQM、VBBIP和VBBIM。偏置NMOS晶体管942、946、950和954
的栅极端接收偏置电压VBIAS。源极跟随器NMOS晶体管942、946、950
和954的输出在被提供到IQ无源混频器400之前经过电阻器960、962、
964和966。
就执行上变频变换的混频器而言，所使用的一般规格被称为FRF-3BB
(Δ)。这是上变频后的RF信号与第三阶失真之比，其中第三阶失真为
FLO-3.FBB(FLO是本地振荡器频率且FBB是基带输入信号的频率)。对于
2G应用，要求典型的Δ为55dB。对于3G语音应用，要求典型的Δ为45dB。
因而，为了具有高Δ，要求图9中所示源极跟随器NMOS晶体管940、
944、948和952具有大跨导(gm)。源极跟随器晶体管的跨导(gm)与源
极跟随器晶体管的漏极电流ID直接成正比，因此为了获得高Δ值，源极跟
随器晶体管的电流消耗也必定会增大。
跨导gm随基带输入信号而变化，这是由于漏极电流的波动所致。为
了使这些波动的影响最小化，添加了附加的电阻器960、962、964和968，
与源极跟随器NMOS晶体管940、944、948和952的本征电阻(1/gm)串
联，以改善IQ无源混频器400的线性度。
这个设计对电阻器960、962、964和968的电阻值和Δ值进行了折衷
考虑。利用高值电阻器，Δ值增大而SNR下降。类似地，利用低值电阻器，
SNR增大而Δ值减小。
图10示出了替代的驱动器电路1000，其可用于向IQ无源混频器电路
400的晶体管提供基带输入信号。
如图10所示，驱动器电路1000包括源极跟随器NMOS晶体管1002，
该晶体管1002与偏置NMOS晶体管1004串联连接，使得晶体管1002的
漏极端连接到电源电压AVDD，晶体管1002的源极端与晶体管1004的漏
极端在节点A处相连接，并且晶体管1004的源极端连接到电源电压AVSS，
电源电压AVSS可以为0V。晶体管1002的栅极端接收基带输入信号VIN。
晶体管1004的栅极端接收直流(DC)偏置电压输入信号VBIAS。
驱动器电路1000还包括源极跟随器NMOS晶体管1006，其与晶体管
1008串联连接，使得晶体管1006的漏极端连接到电源电压AVDD，晶体
管1006的源极端与晶体管1008的漏极端在节点B处相连接，并且晶体管
1008的源极端连接到电源电压AVSS。晶体管1006的栅极端接收基带输入
信号VIN。基带输入信号VIN可以是差分基带输入信号VBBQP、VBBQM、
VBBIP和VBBIM其中之一。
节点A连接到运算放大器1010的反相输入端。节点B连接到运算放
大器1010的正相(非反相)输入端。运算放大器1010的输出端连接到晶
体管1008的栅极端。节点B还通过线1011提供驱动器电路1000的输出。
如图10所示，基带输入信号VIN可以通过线1011被供给到晶体管1012，
该晶体管是CMOS无源混频器电路例如如图9所示IQ无源混频器400的
一部分。
应予以理解的是，为了将基带输入信号VBBQP、VBBQM、VBBIP
或VBBIM中的每个供给到IQ无源混频器400，将需要多个驱动器电路
1000。
同时参照图9和图10，驱动器电路1000可代替各I路径和Q路径上
的驱动器电路930的源极跟随NMOS晶体管、偏置NMOS晶体管和电阻
器。例如，源极跟随器NMOS晶体管940、偏置NMOS晶体管942和电阻
器960可由驱动器电路1000代替，其中源极跟随器NMOS晶体管1002将
会在其栅极端处接收基带输入信号VBBQP。
在图9所示驱动电路930中，由于直流(DC)偏置电压输入信号
VBIAS，所以偏置NMOS晶体管942、946、950和954为恒流源，这是由
于这些晶体管由于接收恒定偏置电压而灌入恒定电流。
在驱动器电路1000工作时，运算放大器1010被用于通过控制晶体管
1008的栅极端而将节点A的电压复制到节点B。节点B处的输出电压然后
被用于直接驱动CMOS无源混频器电路中的晶体管1012。从电流流过晶
体管1008的时间长度(占输入信号的比例)在50％左右这一意义上来说，
源极跟随器NMOS晶体管1006、晶体管1008和运算放大器1010像驱动
无源混频器的AB类驱动器一样动作。源极跟随器NMOS晶体管1006动
作，以将源极AC电流拉入晶体管1012中，并且用晶体管1008从晶体管
1012灌入AC电流。
这相对于上面讨论的具有恒流源的源极跟随器是具有优势的，这是由
于恒流源只能灌入恒定电流因而要求在高电流下偏置以确保工作期间的线
性度。
在驱动器电路1000中，偏置NMOS晶体管1004控制晶体管1002的
偏置电流。节点A处的电压未被用于驱动CMOS无源混频器的晶体管，反
而显示出op-amp的高阻抗。节点B处的电压是使用运算放大器1010从节
点A处的电压复制的，被用于驱动CMOS无源混频器的晶体管。晶体管
1008在其栅极端处不接收直流(DC)偏置电压输入信号VBIAS，而接收
op-amp的输出，该输出具有变化的电流幅度。运算放大器1010输出端处
的电流幅度依据输入信号和流过晶体管1008的DC电流量而变化。DC电
流越高，从源极跟随器晶体管1006得到的线性度就越好。
请注意，由于在这种情况下不需要电阻器(即参照图4描述的电阻器
460、462、464、468之一)，所以无需对线性度和SNR进行折衷考虑。此
外，由于源极跟随器晶体管1002输出(节点A)不需要直接驱动带有负载
的CMOS无源混频器，所以无源混频器电路可以获得非常高的线性度。
在驱动器电路1000中，偏置NMOS晶体管1004为灌入恒定电流的恒
流源；然而节点A处的电压不被用于驱动CMOS无源混频器的晶体管。相
反，节点B处的电压是使用运算放大器1010从节点A处的电压复制的，
被用于驱动CMOS无源混频器的晶体管。晶体管1008不是恒流源，因此，
与WO 2010/025556中公开的现有技术驱动器电路相比，在驱动器电路的
操作期间抽取的电流较少。
根据本发明一个实施例，四个本地振荡器信号产生电路600被用于将
本地振荡器信号VLOIP、VLOIM、VLOQP和VLOQM分别供给到IQ无
源混频器电路400，电路400通过四个驱动器电路1000接收基带输入信号。
图11示出了IQ无源混频器电路400的上半部分，该上半部分通过驱
动器电路1101和1102接收基带输入信号VBBQP和VBBQM，并接收本
地振荡器信号VLOIP和VLOIM(如图8所示)，驱动器电路1101和1102
等同于图10所示驱动器电路1000。
由本地振荡器信号产生电路600产生的本地振荡器信号VLOIP被供给
到晶体管402和408的栅极端。由另一个本地振荡器信号产生电路600产
生的本地振荡器信号VLOIM被供给到晶体管404和406的栅极端。这种
布置保证晶体管402、408与晶体管404、406不在同一时间接通。
结果，将防止基带信号VBBQP和VBBQM在输出线1104上以及在输
出线1106上短接。例如，当晶体管402被导通时，在节点B1处供给已通
过驱动器电路1101的基带输入信号VBBQP，并且该信号被上变频为线
1104上的较高频率信号VRFP(注意，因为驱动器电路1101中的晶体管
1002和1006为源极跟随器，所以节点B1是VBBQP的复制品(节点B1
处的电压是从VBBQP复制的)。在这个布置中，晶体管406被截止，从而
防止已通过驱动器电路1102到达节点B2的基带输入信号VBBQM与信号
VRFP短接。当晶体管408被导通时，在节点B2处供给已通过驱动器电路
1102的基带输入信号VBBQM，并且该信号被上变频为线1106上的较高
频率信号VRFM(注意，因为驱动器电路1102中的晶体管1002和1006
为源极跟随器，所以节点B2是VBBQM的复制品(节点B2处的电压是从
VBBQM复制的)。在这个布置中，晶体管406被截止，从而防止已通过驱
动器电路1101到达节点B1的基带输入信号VBBQP与信号VRFM短接。
类似地，当晶体管404、406被导通且晶体管402、408被截止时，防
止了节点B2处的基带输入信号VBBQM与信号VRFM短接，并且防止了
节点B1处的基带输入信号VBBQP与信号VRFP短接。
结果，与IQ无源混频器400接收的是图5所示本地振荡器信号的情
况相比，基带驱动器电路1101和1102具有较少的失真，并且也具有较少
的电流消耗。因而，IQ无源混频器400可实现较高的增益和较高的线性度。
应予以理解的是，IQ无源混频器电路400的下半部分(图11中未示出)
将接收通过与驱动器电路1000相等同的驱动器电路的基带输入信号
VBBIP和VBBIM，并且将接收本地振荡器信号VLOQP和VLOQM，这两
个信号将具有与图8所示波形相同的形状，但将滞后90度。因而，将防止
VBBIP和VBBIM在输出线1104上以及在输出线1106上短接。
尽管上面已经采用NMOS晶体管对驱动器电路1000进行了描述，但
应予以认识到，源极跟随晶体管1002、1006和偏置晶体管1004、1008也
可以是PMOS器件。
虽然已经参照优选实施例来具体例示并描述了本发明，但本领域技术
人员将理解的是，在不脱离由随附权利要求书所限定的本发明的范围的情
况下，可对形式和细节做出各种改变。