全自对准高密度沟槽栅场效应半导体器件制造方法.pdf

全自对准高密度沟槽栅场效应半导体器件制造方法，属于半导体器件技术领域，为了解决现有技术中沟槽结构的场效应半导体器件很难实现更高密度原胞，在N型硅片表面进行P阱注入，通过扩散推结形式P阱区，并形成氧化层；沉积多晶硅，再沉积氧化层；进行光刻刻蚀，去掉氧化层和多晶硅；氧化；Spacer刻蚀；刻蚀硅槽；去除多晶硅侧面的氧化层；牺牲氧化；栅氧化；源区离子注入，利用多晶硅侧面移动，实现源区自对准注入；沉积绝缘层；回刻绝缘层，露出多晶硅；刻蚀多晶硅，去除多晶硅；淀积氧化膜，再进行Spacer刻蚀，刻蚀出P+注入窗口；进行P+注入；减薄绝缘层厚度，增加露出N+源区的面积，平坦表面；圆片正面金属化。

权利要求书1.  全自对准高密度沟槽栅场效应半导体器件制造方法，其特征是，包括以下步骤： 步骤1，在N型硅片表面进行P阱注入，通过扩散推结形式P阱区，并形成的氧化层SiO2，该氧化层作为后续沉积多晶硅应力匹配层； 步骤2，在应力匹配层上沉积多晶硅，再在多晶硅上沉积氧化层；也可以采用热氧化方 式，在多晶硅生长氧化层； 步骤3，在步骤2形成的结构上进行光刻刻蚀，去掉氧化层和多晶硅，形成沟槽刻蚀窗 口； 步骤4，在多晶硅层光刻刻蚀后的侧面上生长氧化层，生长氧化的过程中多晶硅的侧面 向多晶硅内部移动；利用多晶硅侧面的移动，形成后面源区N+注入的窗口；同时新生长的氧 化层表面向外侧移动，新生长的氧化层表面之间的距离随着氧化层的厚度增加而变窄，实现 超过光刻机所能实现的最小尺寸； 步骤5，Spacer刻蚀，将在硅表面残留或新生长出来的氧化层刻掉；Spacer刻蚀，是使 用各向异性干法刻蚀工艺； 步骤6，刻蚀硅槽，进行沟槽刻蚀，根据设计确定刻蚀深度；根据设计的不同，沟槽深 度可以超过P阱深度，也可以小于P阱深度； 步骤7，去除多晶硅侧面的氧化层，通过湿法腐蚀工艺露出多晶硅侧面，增加多晶硅侧 面移动的距离，在腐蚀过程中，多晶硅表面的氧化层会被同时腐蚀； 步骤8，牺牲氧化，牺牲氧化层用湿法工艺去除沟槽表面的刻蚀损伤； 步骤9，栅氧化，沉积栅极多晶硅，采用干法刻蚀工艺刻蚀栅极多晶硅，刻蚀掉多晶硅 的量以到达硅上表面栅氧化层以下即可； 步骤10，源区离子注入，利用多晶硅侧面移动，形成与沟槽侧壁的间隙作为源区离子注 入窗口，实现源区自对准注入； 步骤11，沉积绝缘层，主要用于栅极－源极之间的绝缘； 步骤12，回刻绝缘层，露出多晶硅； 步骤13，刻蚀多晶硅，去除多晶硅； 步骤14，淀积氧化膜，再进行Spacer刻蚀，刻蚀出P+注入窗口； 步骤15，刻蚀出P+注入窗口后，可以直接进行P+注入，也可以先进行硅槽刻蚀，再进 行P+注入； 步骤16，减薄绝缘层厚度，增加露出N+源区的面积，平坦表面； 步骤17，圆片正面金属化，栅极在芯片有源区边缘引出。

说明书全自对准高密度沟槽栅场效应半导体器件制造方法
技术领域
本发明涉及具有沟槽结构的场效应半导体器件制造方法，属于半导体器件技术领域。
背景技术
功率半导体器件技术领域，沟槽结构场效应半导体器件已经被广泛采用，场效应半导体 器件采用沟槽结构主要目的是增加原胞密度，降低单位面积的导通电阻。
现有沟槽结构的场效应半导体器件实现方式至少需要沟槽掩蔽层光刻和接触孔光刻。
为了实现高密度的原胞，突破光刻精度的限制，采用在硅槽的刻蚀掩蔽膜的边缘形成 Spacer，以减少硅槽的刻蚀掩蔽膜的宽度，实现更窄的槽宽，进而实现高密度原胞。采用这 种方式，硅槽的刻蚀掩蔽膜的宽度可以实现更窄的槽宽，由于Spacer刻蚀对圆片内的刻蚀均 匀性要求很高，实现困难。同时接触孔采用光刻方式，对光刻的套准精度要求也很高，很难 实现更高密度原胞。
发明内容
本发明为了解决现有技术中沟槽结构的场效应半导体器件很难实现更高密度原胞，提出 一种全自对准高密度沟槽栅场效应半导体器件制造方法。
本发明解决技术问题的技术方案是：
全自对准高密度沟槽栅场效应半导体器件制造方法，其特征是，包括以下步骤：
步骤1，在N型硅片表面进行P阱注入，通过扩散推结形式P阱区，并形成的氧化层SiO2，该氧化层作为后续沉积多晶硅应力匹配层；
步骤2，在应力匹配层上沉积多晶硅，再在多晶硅上沉积氧化层；也可以采用热氧化方 式，在多晶硅生长氧化层；
步骤3，在步骤2形成的结构上进行光刻刻蚀，去掉氧化层和多晶硅，形成沟槽刻蚀窗 口；
步骤4，在多晶硅层光刻刻蚀后的侧面上生长氧化层，生长氧化的过程中多晶硅的侧面 向多晶硅内部移动；利用多晶硅侧面的移动，形成后面源区N+注入的窗口；同时新生长的氧 化层表面向外侧移动，新生长的氧化层表面之间的距离随着氧化层的厚度增加而变窄，实现 超过光刻机所能实现的最小尺寸；
步骤5，Spacer刻蚀，将在硅表面残留或新生长出来的氧化层刻掉；Spacer刻蚀，是使 用各向异性干法刻蚀工艺；
步骤6，刻蚀硅槽，进行沟槽刻蚀，根据设计确定刻蚀深度；根据设计的不同，沟槽深 度可以超过P阱深度，也可以小于P阱深度；
步骤7，去除多晶硅侧面的氧化层，通过湿法腐蚀工艺露出多晶硅侧面，增加多晶硅侧 面移动的距离，在腐蚀过程中，多晶硅表面的氧化层会被同时腐蚀；
步骤8，牺牲氧化，牺牲氧化层用湿法工艺去除沟槽表面的刻蚀损伤；
步骤9，栅氧化，沉积栅极多晶硅，采用干法刻蚀工艺刻蚀栅极多晶硅，刻蚀掉多晶硅 的量以到达硅上表面栅氧化层以下即可；
步骤10，源区离子注入，利用多晶硅侧面移动，形成与沟槽侧壁的间隙作为源区离子注 入窗口，实现源区自对准注入；
步骤11，沉积绝缘层，主要用于栅极－源极之间的绝缘；
步骤12，回刻绝缘层，露出多晶硅；
步骤13，刻蚀多晶硅，去除多晶硅；
步骤14，淀积氧化膜，再进行Spacer刻蚀，刻蚀出P+注入窗口；
步骤15，刻蚀出P+注入窗口后，可以直接进行P+注入，也可以先进行硅槽刻蚀，再进 行P+注入；
步骤16，减薄绝缘层厚度，增加露出N+源区的面积，平坦表面；
步骤17，圆片正面金属化，栅极在芯片有源区边缘引出。
本发明的有益效果是：利用多晶硅的热氧化后界面移动及与工艺中常用的绝缘膜有比较 高刻蚀选择比的特点，实现沟槽结构的场效应器件在有源区的原胞用一块光刻版，实现了源 区、接触孔(P+注入)及槽栅全自对准。将实现高密度原胞依据的光刻技术转换为氧化层或 绝缘层厚度控制技术上，而氧化层厚度控制在10nm是比较容易的。如光刻机采用I线波长 365nm，曝光可得到关键尺寸为0.35μm，很难实现量产0.4μm，本发明的制作方法，仍采用 I线光刻机，实现关键尺寸0.3μm是容易的。
附图说明
图1－17是本发明全自对准高密度沟槽栅场效应半导体器件制造方法的工艺各步骤结构 简图。
图18是本发明实施方式二中Spacer工艺，形成侧墙，减小沟槽宽度的示意图。
具体实施方式
下面结合附图对本发明做进一步详细说明。
实施方式一
全自对准高密度沟槽栅场效应半导体器件制造方法，利用多晶硅，的热氧化后界面移动 及与工艺中常用的绝缘膜，有比较高刻蚀选择比的特点，实现沟槽结构的场效应器件在有源 区的原胞用一块光刻版，实现了源区、接触孔(P+注入)及槽栅全自对准。以DMOSFET为 例，实现的工艺步骤：
步骤1，在N型硅片表面进行P阱注入，通过扩散推结形式P阱区，并形成的氧化层SiO2，该氧化层作为后续沉积多晶硅应力匹配层；如图1所示。
步骤2，在应力匹配层上沉积多晶硅，再在多晶硅上沉积氧化层；也可以采用热氧化方 式，在多晶硅生长氧化层；如图2所示。
步骤3，在步骤2形成的结构上进行光刻刻蚀，去掉氧化层和多晶硅，形成沟槽刻蚀窗 口；如图3所示。
步骤4，在多晶硅层光刻刻蚀后的侧面上生长氧化层，生长氧化的过程中多晶硅的侧面 向多晶硅内部移动；利用多晶硅侧面的移动，形成后面源区N+注入的窗口；同时新生长的氧 化层表面向外侧移动，新生长的氧化层表面之间的距离随着氧化层的厚度增加而变窄，实现 超过光刻机所能实现的最小尺寸。这时多晶硅氧化过程中损失的厚度小于生长出的氧化层的 厚度，如图4。
步骤5，Spacer刻蚀，将在硅表面残留或新生长出来的氧化层刻掉。Spacer刻蚀，是使 用各向异性干法刻蚀工艺，刻蚀过程中，由于Spacer刻蚀各向异性的特点刻蚀过程中对多晶 硅侧面的刻蚀可以忽略，如图5。
步骤6，刻蚀硅槽，进行沟槽刻蚀，根据设计确定刻蚀深度；根据设计的不同，沟槽深 度可以超过P阱深度，也可以小于P阱深度，如图6。
步骤7，去除多晶硅侧面的氧化层。这个工艺步骤是为了通过湿法腐蚀工艺露出多晶硅 侧面，增加多晶硅侧面移动的距离，在腐蚀过程中，多晶硅表面的氧化层会被同时腐蚀，不 过多晶硅氧化层即使完全被腐蚀掉也是可以的。根据设计不同，例如根据多晶硅侧面移动距 离是否可以达到设计要求等，这个过程也可以不进行，如图7。
步骤8，牺牲氧化，去除沟槽刻蚀过程中沟槽表面的刻蚀损伤。牺牲氧化层用湿法工艺 去除。如图8。
步骤9，栅氧化，沉积栅极多晶硅(低阻)，刻蚀栅极多晶硅。栅极多晶硅采用干法刻 蚀工艺。刻蚀掉多晶硅的量以到达硅上表面栅氧化层以下即可，例如低于硅上表面栅氧化层 0.5微米。最低要求硅上表面栅氧化层上没有多晶硅。如图9。
步骤10，源区离子注入，利用多晶硅侧面移动，形成与沟槽侧壁的间隙作为源区离子注 入窗口，实现源区自对准注入；如图10所示。
步骤11，沉积绝缘层，例如SiO2、氮化硅、TEOS、BPGS等，主要用于栅极－源极之 间的绝缘，如图11所示。
步骤12，回刻绝缘层，露出多晶硅，如图12。
步骤13，刻蚀多晶硅，去除多晶硅，如图13。
步骤14，淀积TEOS等氧化膜，再进行Spacer刻蚀，刻蚀出P+注入窗口。窗口的大小 与多晶硅的厚度、淀积TEOS厚度有关。如图14。另外，这步根据设计要求不同，也可以不 进行，这种情况下可以得到更小的原胞。
步骤15，刻蚀出P+注入窗口后，可以直接进行注入，也可以进行硅槽刻蚀，再进行P+ 注入。如图15a、15b。
步骤16，减薄绝缘层，工艺目的是减薄绝缘层厚度，增加露出N+源区的面积，平坦表 面。如图16a、16b。
步骤17，圆片正面金属化。如图17a、17b；栅极在芯片有源区边缘引出。
实施方式二
全自对准高密度沟槽栅场效应半导体器件制造方法，以DMOSFET为例，实现的工艺步 骤：
步骤1，在N型硅片表面进行P阱注入，通过扩散推结形式P阱区，并形成的氧化层SiO2，该氧化层作为后续沉积多晶硅应力匹配层。
步骤2，在应力匹配层上沉积多晶硅，再在多晶硅上沉积氧化层；也可以采用热氧化方 式，在多晶硅生长氧化层。
步骤3，在步骤2形成的结构上进行光刻刻蚀，去掉氧化层和多晶硅，形成沟槽刻蚀窗 口。
步骤4、沉积TEOS膜。
步骤5、进行Spacer刻蚀，多晶硅的侧面形成侧墙，如图18。
步骤6至步骤17与实施方式一中相同。