具有启动电路的延迟单元及自适应启动的环形振荡器.pdf

本发明提供一种具有启动电路的延迟单元及自适应启动的环形振荡器，所述环形振荡器包括振荡器电路、起振检测电路和反馈回路，所述振荡器电路包括起振端和输出端，其用于产生并通过其输出端输出时钟信号；所述起振检测电路基于所述振荡器电路输出的时钟信号判定所述振荡器电路是否已起振，并输出表示所述振荡器电路是否已起振的检测信号；所述反馈回路基于所述检测信号输出相应的起振信号给所述振荡器电路的起振端。与现有技术相比，本发明中的环形振荡器采用自适应算法，不需要系统干预，利用振荡器内部的反馈机制来启动环形振荡器，不需要系统发送脉冲来启动，从而简化系统性设计。

权利要求书1.  一种具有启动电路的延迟单元，其特征在于，其包括差分延迟电路和启 动电路， 所述差分延迟电路包括第一延迟分支和第二延迟分支， 所述第一延迟分支包括用于接收差分信号的同相输入端和用于输出差分信 号的同相输出端； 第二延迟分支包括用于接收差分信号的反相输入端和用于输出差分信号的 反相输出端； 所述启动电路包括使能端、与同相输入端相连的第一输出端和与反相输入 端相连的第二输出端，当所述使能端接收到使能起振信号时，所述启动电路通 过其第一输出端和第二输出端输出一对差分信号，当所述使能端接收到非使能 起振信号时，所述启动电路不工作。 2.  根据权利要求1所述的具有启动电路的延迟单元，其特征在于，所述启 动电路包括PMOS晶体管MP0A和MP1A，NMOS晶体管MN0A和MN1A，所 述使能端包括第一使能端口START_P和第二使能端口START_N， 所述PMOS晶体管MP1A和NMOS晶体管MN1A依次连接于电源端 V/I_SUPPLY和接地端VSS之间，PMOS晶体管MP1A的栅极与高电平HIGH 相连，NMOS晶体管MN1A的栅极作为第二使能端口START_N，所述PMOS 晶体管MP1A和NMOS晶体管MN1A之间的连接节点作为所述第一输出端；所 述PMOS晶体管MP0A和NMOS晶体管MN0A依次连接于电源端V/I_SUPPLY 和接地端VSS之间，PMOS晶体管MP0A的栅极作为第一使能端口START_P， NMOS晶体管MN0A的栅极与低电平LOW相连，所述PMOS晶体管MP0A和 NMOS晶体管MN0A之间的连接节点作为第二输出端。 3.  根据权利要求1或2所述的具有启动电路的延迟单元，其特征在于， 所述第一延迟分支包括第一反相器，所述第一反相器包括依次连接于电源 端V/I_SUPPLY和接地端VSS之间的PMOS晶体管MP1和NMOS晶体管MN1， 所述PMOS晶体管MP1的栅极和NMOS晶体管MN1的栅极的连接节点与所述 第一延迟分支的同相输入端INP相连，所述PMOS晶体管MP1的漏极和NMOS 晶体管MN1的漏极之间的连接节点与所述第一延迟分支的同相输出端VON相 连； 所述第二延迟分支包括第二反相器，所述第二反相器包括依次连接于电源 端V/I_SUPPLY和接地端VSS之间的PMOS晶体管MP0和NMOS晶体管MN0， 所述PMOS晶体管MP0的栅极和NMOS晶体管MN0的栅极的连接节点与所述 第二延迟分支的反相输入端INN相连，所述PMOS晶体管MP0的漏极和NMOS 晶体管MN0的漏极之间的连接节点与所述第二延迟分支的反相输出端VOP相 连。 4.  根据权利要求3所述的具有启动电路的延迟单元，其特征在于，所述差 分延迟电路还包括NMOS晶体管MN0B和MN1B，所述NMOS晶体管MN0B 的漏极与所述PMOS晶体管MP0的漏极和NMOS晶体管MN0的漏极之间的连 接节点相连，其源极与接地端VSS相连，其栅极与PMOS晶体管MP1的漏极 和NMOS晶体管MN1的漏极之间的连接节点相连；所述NMOS晶体管MN1B 的漏极与所述PMOS晶体管MP1的漏极和NMOS晶体管MN1的漏极之间的连 接节点相连，其源极与接地端VSS相连，其栅极与PMOS晶体管MP0的漏极 和NMOS晶体管MN0的漏极之间的连接节点相连。 5.  一种自适应启动的环形振荡器，其特征在于，其包括振荡器电路、起振 检测电路和反馈回路， 所述振荡器电路包括起振端和输出端，其用于产生并通过其输出端输出时 钟信号； 所述起振检测电路基于所述振荡器电路输出的时钟信号判定所述振荡器电 路是否已起振，并输出表示所述振荡器电路是否已起振的检测信号； 所述反馈回路基于所述检测信号输出相应的起振信号给所述振荡器电路的 起振端。 6.  根据权利要求5所述的自适应启动的环形振荡器，其特征在于， 若所述起振检测电路检测到所述振荡器电路已起振，其输出表示已起振的 检测信号，所述反馈回路基于此输出非使能起振信号，所述振荡器电路正常工 作；若所述起振检测电路检测到所述振荡器电路未起振，其输出表示未起振的 检测信号，所述反馈回路基于该表示未起振的检测信号输出使能起振信号，以 使所述振荡器电路起振。 7.  根据权利要求6所述的自适应启动的环形振荡器，其特征在于， 所述振荡器电路包括至少两个级联的延迟单元，其中，至少一个延迟单元 为如权利要求1-5任一所述的具有启动电路的延迟单元，所述具有启动电路的延 迟单元的使能端作为所述环形振荡器的起振端， 其余的每个延时单元的结构与权利要求1-5任一所述的差分延迟电路的结 构相同。 8.  根据权利要求7所述的自适应启动的环形振荡器，其特征在于， 所述振荡器电路包括偶数个级联的延迟单元，前一级延迟单元的同相输出 端和反相输出端接后一级延迟单元的同相输入端和反相输入端，最后一级延迟 单元的同相输出端和反相输出端分别接第一级延迟单元的反相输入端和同相输 入端。 9.  根据权利要求7所述的自适应启动的环形振荡器，其特征在于， 所述起振检测电路通过检测所述振荡器电路输出的时钟信号的频率是否高 于预先设定的阈值，以确定所述振荡器电路是否已起振，当检测到所述时钟信 号的频率高于预先设定的阈值时，所述起振检测电路输出第一逻辑电平；当检 测到所述时钟信号的频率低于预先设定的阈值时，所述起振检测电路输出第二 逻辑电平。 10.  根据权利要求9所述的自适应启动的环形振荡器，其特征在于，所述 起振检测电路包括延迟器、异或门、反相器INV1、PMOS晶体管MP4、电流源 I1，电阻R1和电容C1和施密特触发器Smith Trigger， 所述延迟器的输入端与所述起振检测电路的输入端相连，延迟器的输出端 与异或门的第一输入端相连，异或门的第二输入端与所述起振检测电路的输入 端相连，异或门的输出端与反相器INV1的输入端相连；电流源I1的正极与电 源端VDD相连，其负极与PMOS晶体管MP4的源极相连，PMOS晶体管MP4 的栅极与反相器INV1的输出端相连，PMOS晶体管MP4的漏极与电容C1的一 端相连，电容C1的另一端接地GND，电阻R1与电容C1并联； 所述施密特触发器Smith Trigger的输入端与PMOS晶体管MP4的漏极相 连，其的输出端与所述起振检测电路的输出端。 11.  据权利要求7所述的自适应启动的环形振荡器，其特征在于， 所述反馈电路包括反相器INV2和INV3，反相器INV2的输入端作为所述 反馈电路的输入端相连，其输出端与所述反相器INV3的输入端相连，反相器 INV3的输出端作为作其第一输出端口，反相器INV2和INV3之间的连接节点 作为其第二输出端口，其中，第一输出端口和第二输出端口作为该反馈电路的 输出端使用， 第一输出端口与第一使能端口START_P相连， 第二输出端口与第二使能端口START_N相连。

说明书具有启动电路的延迟单元及自适应启动的环形振荡器
【技术领域】
本发明涉及集成电路设计领域，特别涉及一种具有启动电路的延迟单元及 自适应启动的环形振荡器。
【背景技术】
环形振荡器的启动问题一直存在，现有技术中，通常的方式是通过设置一 个系统脉冲来处理此事。虽然系统脉冲冲击振荡器可以解决环形振荡器的启动 问题，但是会带来以下缺点：
1、需要系统设定专门的时间来给振荡器一个冲击脉冲，这样会占用系统资 源；
2、由于系统冲击只是给一个冲击脉冲，如果在某些条件下系统冲击脉冲失 效，系统无法得到振荡器的当前状态，因此，如果一次冲击不成功，系统是不 会再发冲击脉冲的。这样，环形振荡器仍然存在无法正常启动的可能。
因此，有必要提供一种改进的技术方案来克服上述问题。
【发明内容】
本发明的目的在于提供一种具有启动电路的延迟单元及自适应启动的环形 振荡器，其采用自适应算法，不需要系统干预，利用振荡器内部的反馈机制来 启动环形振荡器，不需要系统发送脉冲来启动，从而简化系统性设计。
为了解决上述问题，根据本发明的一个方面，本发明提供一种具有启动电 路的延迟单元，其包括差分延迟电路和启动电路。所述差分延迟电路包括第一 延迟分支和第二延迟分支，所述第一延迟分支包括用于接收差分信号的同相输 入端和用于输出差分信号的同相输出端；第二延迟分支包括用于接收差分信号 的反相输入端和用于输出差分信号的反相输出端；所述启动电路包括使能端、 与同相输入端相连的第一输出端和与反相输入端相连的第二输出端，当所述使 能端接收到使能起振信号时，所述启动电路通过其第一输出端和第二输出端输 出一对差分信号，当所述使能端接收到非使能起振信号时，所述启动电路不工 作。
进一步的，所述启动电路包括PMOS晶体管MP0A和MP1A，NMOS晶体 管MN0A和MN1A，所述使能端包括第一使能端口START_P和第二使能端口 START_N。所述PMOS晶体管MP1A和NMOS晶体管MN1A依次连接于电源 端V/I_SUPPLY和接地端VSS之间，PMOS晶体管MP1A的栅极与高电平HIGH 相连，NMOS晶体管MN1A的栅极作为第二使能端口START_N，所述PMOS 晶体管MP1A和NMOS晶体管MN1A之间的连接节点作为所述第一输出端；所 述PMOS晶体管MP0A和NMOS晶体管MN0A依次连接于电源端V/I_SUPPLY 和接地端VSS之间，PMOS晶体管MP0A的栅极作为第一使能端口START_P， NMOS晶体管MN0A的栅极与低电平LOW相连，所述PMOS晶体管MP0A和 NMOS晶体管MN0A之间的连接节点作为第二输出端。
进一步的，所述第一延迟分支包括第一反相器，所述第一反相器包括依次 连接于电源端V/I_SUPPLY和接地端VSS之间的PMOS晶体管MP1和NMOS 晶体管MN1，所述PMOS晶体管MP1的栅极和NMOS晶体管MN1的栅极的 连接节点与所述第一延迟分支的同相输入端INP相连，所述PMOS晶体管MP1 的漏极和NMOS晶体管MN1的漏极之间的连接节点与所述第一延迟分支的同 相输出端VON相连；所述第二延迟分支包括第二反相器，所述第二反相器包括 依次连接于电源端V/I_SUPPLY和接地端VSS之间的PMOS晶体管MP0和 NMOS晶体管MN0，所述PMOS晶体管MP0的栅极和NMOS晶体管MN0的 栅极的连接节点与所述第二延迟分支的反相输入端INN相连，所述PMOS晶体 管MP0的漏极和NMOS晶体管MN0的漏极之间的连接节点与所述第二延迟分 支的反相输出端VOP相连。
进一步的，所述差分延迟电路还包括NMOS晶体管MN0B和MN1B，所述 NMOS晶体管MN0B的漏极与所述PMOS晶体管MP0的漏极和NMOS晶体管 MN0的漏极之间的连接节点相连，其源极与接地端VSS相连，其栅极与PMOS 晶体管MP1的漏极和NMOS晶体管MN1的漏极之间的连接节点相连；所述 NMOS晶体管MN1B的漏极与所述PMOS晶体管MP1的漏极和NMOS晶体管 MN1的漏极之间的连接节点相连，其源极与接地端VSS相连，其栅极与PMOS 晶体管MP0的漏极和NMOS晶体管MN0的漏极之间的连接节点相连。
根据本发明的另一个方面，本发明提供一种自适应启动的环形振荡器，其 包括振荡器电路、起振检测电路和反馈回路。所述振荡器电路包括起振端和输 出端，其用于产生并通过其输出端输出时钟信号；所述起振检测电路基于所述 振荡器电路输出的时钟信号判定所述振荡器电路是否已起振，并输出表示所述 振荡器电路是否已起振的检测信号；所述反馈回路基于所述检测信号输出相应 的起振信号给所述振荡器电路的起振端。
进一步的，若所述起振检测电路检测到所述振荡器电路已起振，其输出表 示已起振的检测信号，所述反馈回路基于此输出非使能起振信号，所述振荡器 电路正常工作；若所述起振检测电路检测到所述振荡器电路未起振，其输出表 示未起振的检测信号，所述反馈回路基于该表示未起振的检测信号输出使能起 振信号，以使所述振荡器电路起振。
进一步的，所述振荡器电路包括至少两个级联的延迟单元。其中，至少一 个延迟单元包括差分延迟电路和启动电路，所述差分延迟电路包括第一延迟分 支和第二延迟分支，所述第一延迟分支包括用于接收差分信号的同相输入端和 用于输出差分信号的同相输出端；第二延迟分支包括用于接收差分信号的反相 输入端和用于输出差分信号的反相输出端；所述启动电路包括使能端、与同相 输入端相连的第一输出端和与反相输入端相连的第二输出端，当所述使能端接 收到使能起振信号时，所述启动电路通过其第一输出端和第二输出端输出一对 差分信号，当所述使能端接收到非使能起振信号时，所述启动电路不工作，所 述具有启动电路的延迟单元的使能端作为所述环形振荡器的起振端。其余的每 个延时单元包括差分延迟电路，所述差分延迟电路包括第一延迟分支和第二延 迟分支，所述第一延迟分支包括用于接收差分信号的同相输入端和用于输出差 分信号的同相输出端；第二延迟分支包括用于接收差分信号的反相输入端和用 于输出差分信号的反相输出端。
进一步的，所述振荡器电路包括偶数个级联的延迟单元，前一级延迟单元 的同相输出端和反相输出端接后一级延迟单元的同相输入端和反相输入端，最 后一级延迟单元的同相输出端和反相输出端分别接第一级延迟单元的反相输入 端和同相输入端。
进一步的，所述起振检测电路通过检测所述振荡器电路输出的时钟信号的 频率是否高于预先设定的阈值，以确定所述振荡器电路是否已起振，当检测到 所述时钟信号的频率高于预先设定的阈值时，所述起振检测电路输出第一逻辑 电平；当检测到所述时钟信号的频率低于预先设定的阈值时，所述起振检测电 路输出第二逻辑电平。
进一步的，所述起振检测电路包括延迟器、异或门、反相器INV1、PMOS 晶体管MP4、电流源I1，电阻R1和电容C1和施密特触发器Smith Trigger，所 述延迟器的输入端与所述起振检测电路的输入端相连，延迟器的输出端与异或 门的第一输入端相连，异或门的第二输入端与所述起振检测电路的输入端相连， 异或门的输出端与反相器INV1的输入端相连；电流源I1的正极与电源端VDD 相连，其负极与PMOS晶体管MP4的源极相连，PMOS晶体管MP4的栅极与 反相器INV1的输出端相连，PMOS晶体管MP4的漏极与电容C1的一端相连， 电容C1的另一端接地GND，电阻R1与电容C1并联；所述施密特触发器Smith  Trigger的输入端与PMOS晶体管MP4的漏极相连，其的输出端与所述起振检测 电路的输出端。
进一步的，所述反馈电路包括反相器INV2和INV3，反相器INV2的输入 端作为所述反馈电路的输入端相连，其输出端与所述反相器INV3的输入端相 连，反相器INV3的输出端作为作其第一输出端口，反相器INV2和INV3之间 的连接节点作为其第二输出端口，其中，第一输出端口和第二输出端口作为该 反馈电路的输出端使用，第一输出端口与第一使能端口START_P相连，第二输 出端口与第二使能端口START_N相连。
与现有技术相比，本发明中的环形振荡器通过检测其输出端输出的时钟信 号来确定该环形振荡器是否已起振，若未起振则发送起振信号给其起振端，以 启动该环形振荡器，由于其利用振荡器内部的反馈机制来启动环形振荡器，不 需要系统发送脉冲来启动，从而简化系统性设计。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需 要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的 一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下， 还可以根据这些附图获得其它的附图。其中：
图1为本发明中的自适应启动的环形振荡器在一个实施例中的电路示意图；
图2为本发明中的振荡器电路在一个实施例中的电路示意图；
图3为图2中的一个延迟单元在一个实施例中的电路示意图；
图4为图1中的起振检测电路在一个实施例中的电路示意图；
图5为图4中的起振检测电路的时序图；
图6是图1中的反馈回路在一个实施例中的电路示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和 具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方 式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中” 并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实 施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示 直接或间接电性相连。文中的连接、相接、串联等词可以理解为间接或者直接 的连接相接、串联。
请参考图1所示，其为本发明中的自适应启动的环形振荡器在一个实施例 中的电路示意图。该自适应启动的环形振荡器包括振荡器电路110、起振检测电 路120和反馈回路130。
所述振荡器电路110包括起振端1和输出端2，其用于产生并通过其输出端 2输出时钟信号。所述起振检测电路120基于所述振荡器电路110输出的时钟信 号判定所述振荡器是否已起振(或正常振荡)，并输出表示所述振荡器电路110 是否已起振的检测信号。所述反馈回路130基于所述检测信号输出相应的起振 信号给所述振荡器电路110的起振端1。若所述起振检测电路120检测到所述振 荡器电路110已起振，其输出表示已起振的检测信号，所述反馈回路130基于 此输出非使能起振信号，所述振荡器电路110正常工作；若所述起振检测电路 120检测到所述振荡器电路110未起振，其输出表示未起振的检测信号，所述反 馈回路130基于该表示未起振的检测信号输出使能起振信号，直至所述振荡器 电路110起振。本发明中的自适应启动的环形振荡器利用振荡器内部的反馈机 制来启动环形振荡器，不仅解决了现有环形振荡器存在无法正常启动可能的问 题，而且不需要系统发送脉冲来启动，简化系统性设计。
为了便于理解本发明，以下通过实施例具体介绍图1中自适应启动的环形 振荡器。
所述振荡器电路110为核心功能模块，其用于通过振荡产生并输出一个标 准时钟信号，该标准时钟信号供系统其他的模块使用。换句话说，所述环形振 荡器电路110可以提供一个时钟给系统使用。
请参考图2所示，其为图1中的振荡器电路110在一个实施例中的电路示 意图。在本实施例中，所述振荡器电路包括4个级联的延迟单元DelayStage，每 个延迟单元均包括第一延迟分支和第二延迟分支(未示出)，其中，所述第一延迟 分支包括有用于接收差分信号的同相输入端和用于输出差分信号的同相输出 端，所述第二延迟分支包括有用于接收差分信号的反相输入端和用于输出差分 信号的反相输出端。其中，第一级延迟单元210的同相输出端和反相输出端分 别与第二级延迟单元220的同相输入端Phase1和反相输入端Phase1B相连；第 二级延迟单元220的同相输出端和反相输出端分别与第三级延迟单元230的同 相输入端Phase2和反相输入端Phase2B相连；第三级延迟单元230的同相输出 端和反相输出端分别与第四级延迟单元240的同相输入端Phase3和反相输入端 Phase3B相连；第四级延迟单元240的同相输出端和反相输出端分别与第一级延 迟单元210的同相输入端Phase0和反相输入端Phase0B相连，从而形成可产生 标准时钟信号的环形振荡器电路。
在其他实施例中，振荡器电路110中包括的级联的延迟单元的个数可以为2 个、3个、5个、……。需要特别说明的是，若所述振荡器电路110包括奇数个 级联的延迟单元，前一级延迟单元的同相输出端和反相输出端分别与后一级延 迟单元的同相输入端和反相输入端相连；若所述振荡器电路110包括偶数个延 迟单元，前一级延迟单元的同相输出端和反相输出端分别与后一级延迟单元的 同相输入端和反相输入端，最后一级延迟单元的同相输出端和反相输出端分别 与第一级延迟单元的反相输入端和同相输入端。
综上可知，本发明中的振荡器电路110包括两级以上的延迟单元，在满足 巴克豪森准则的情况下，它是可以起振的。但是，由于巴克豪森准则有一个前 提条件，就是振荡器在最初建立的时候(即起振时)，需要一个稳定的工作点。 以图2为例，假设最初建立的时候，第二级延迟单元220的同相输入端Pase1 和反相输入端Pase1B接收到的是相位相差180度的信号，那么它的差分信号是 建立起来了，振荡器电路就可以正常工作。但是，如果在最初建立的时候，第 二级延迟单元220的同相输入端Pase1和反相输入端Pase1B接收到的是完全相 同的信号，Pase1信号经过4级反相器以后便锁定在最初相位上；同理，Pase1B 信号也会锁定在最初相位上，那么振荡器电路是无法得到一个稳定的工作点的， 振荡器电路在这种情况下是无法振荡的，也就无法正常工作。也就是说，可以 通过向振荡器电路中至少一个延迟单元的正相输入端和反相输入端提供一对差 分信号，以使振荡器电路110起振，该延迟单元可称为具有启动电路的延迟单 元。
请参考图3所示，其为本发明中具有启动电路的延迟单元在一个实施例中 的电路示意图。该延迟单元包括启动电路310和差分延迟电路。所述差分延迟 电路包括第一延迟分支、第二延迟分支、同相输入端INP、同相输出端VON、 反相输入端INN、反相输出端VOP。
所述启动电路310的使能端作为所述振荡器电路的起振端，其第一输出端3 与所述第一延迟分支的同相输入端INP相连，其第二输出端4与所述第二延迟 分支的反相输入端INN相连。结合图1和图3，当所述反馈回路130输出使能 起振信号时，使所述启动电路310工作，所述启动电路310的第一输出端3和 第二输出端4输出一对差分信号给该延迟单元的同相输入端INP和反相输入端 INN，以使振荡器电路110起振；当所述反馈回路130输出非使能起振信号时， 使所述启动电路不工作，此时，所述启动电路310的第一输出端和第二输出端 不输出信号。
在图3所示的实施例中，所述启动电路310包括PMOS晶体管MP0A和 MP1A，NMOS晶体管MN0A和MN1A，所述使能端包括第一使能端口START_P 和第二使能端口START_N，所述PMOS晶体管MP1A和NMOS晶体管MN1A 依次连接于电源端V/I_SUPPLY和接地端VSS之间，PMOS晶体管MP1A的栅 极与高电平HIGH相连，NMOS晶体管MN1A的栅极作为第二使能端口 START_N，所述PMOS晶体管MP1A的漏极和NMOS晶体管MN1A的漏极之 间的连接节点作为第一输出端3与所述同相输入端相INP相连；所述PMOS晶 体管MP0A和NMOS晶体管MN0A依次连接于电源端V/I_SUPPLY和接地端 VSS之间，PMOS晶体管MP0A的栅极作为第一使能端口START_P，NMOS 晶体管MN0A的栅极与低电平LOW相连，所述PMOS晶体管MP0A的漏极和 NMOS晶体管MN0A的漏极之间的连接节点作为第二输出端4与所述反相输入 端INN相连。其中，MP1A和MN0A作为哑元，本身用来平衡输出负载用的， MP0A和MN1A具有启动功能，当所述反馈回路130输出使能起振信号时，会 把第一使能端START_P拉低(即第一使能端电位START_P＝0)，把第二使能 端START_N拉高(即第二使能端电位START_N＝1)，MP0A和MN1A均导通， 启动电路310输出给同相输入端INP和反相输入端INN的信号便是一低/一高(差 分信号)，这样，振荡器电路110就正常工作了；当振荡器电路110正常工作 以后检测电路120便发送一个表示已起振的检测信号给反馈回路130，反馈回路 130输出非使能起振信号，会把第一使能端START_P拉高(即第一使能端电位 START_P＝1)，把第二使能端START_N拉低(即第二使能端电位START_N＝0)， MP0A和MN1A均截止，此时，所述启动电路310的第一输出端和第二输出端 不输出信号(即启动电路310不工作)，从而不影响振荡器电路110的正常工 作。
继续参考图3所示，在该实施例中，所述第一延迟分支包括第一反相器320， 所述第一反相器320包括依次连接于电源端V/I_SUPPLY(该电源端可以是电压 /电流供电)和接地端VSS之间的PMOS晶体管MP1和NMOS晶体管MN1， 所述PMOS晶体管MP1的栅极和NMOS晶体管MN1的栅极的连接节点与所述 第一延迟分支的同相输入端INP相连，所述PMOS晶体管MP1的漏极和NMOS 晶体管MN1的漏极之间的连接节点与所述第一延迟分支的同相输出端VON相 连；所述第二延迟分支包括第二反相器330，所述第二反相器330包括依次连接 于电源端V/I_SUPPLY和接地端VSS之间的PMOS晶体管MP0和NMOS晶体 管MN0，所述PMOS晶体管MP0的栅极和NMOS晶体管MN0的栅极的连接 节点与所述第二延迟分支的反相输入端INN相连，所述PMOS晶体管MP0的 漏极和NMOS晶体管MN0的漏极之间的连接节点与所述第二延迟分支的反相 输出端VOP相连。
在图3所示的实施例中，具有启动电路的延迟单元的差分延迟电路还包括 NMOS晶体管MN0B和MN1B，所述NMOS晶体管MN0B的漏极与所述PMOS 晶体管MP0和NMOS晶体管MN0之间的连接节点相连，其源极与接地端VSS 相连，其栅极与PMOS晶体管MP1的漏极和NMOS晶体管MN1的漏极之间的 连接节点相连；所述NMOS晶体管MN1B的漏极与所述PMOS晶体管MP1的 漏极和NMOS晶体管MN1的漏极之间的连接节点相连，其源极与接地端VSS 相连，其栅极与PMOS晶体管MP0和NMOS晶体管MN0之间的连接节点相连。 NMOS晶体管MN0B和MN1B在此是作为LATCH(锁存器)将上述的两个反 相器拉成伪差分结构。
图2中的多个延迟单元中至少有一个延迟单元的结构如图3所示的那样， 其余的每个延迟单元可以不设置启动电路310，其结构可以与图3中的差分延迟 电路那样。
请参考图4所示，其为图1中的起振检测电路120在一个实施例中的电路 示意图。该起振检测电路通过检测所述振荡器电路110输出的时钟信号CK的频 率是否高于预先设定的阈值，以确定所述振荡器电路110是否已起振，当检测 到所述时钟信号CK的频率高于预先设定的阈值时，所述起振检测电路输出第一 逻辑电平(其表示所述振荡器电路110已起振)；当检测到所述时钟信号CK的 频率低于预先设定的阈值时，所述起振检测电路输出第二逻辑电平(其表示所 述振荡器电路110未起振)。
在图4所示的实施例中，所述起振检测电路包括延迟器410、异或门420、 反相器INV1、PMOS晶体管MP4、电流源I1，电阻R1和电容C1和施密特触 发器Smith Trigger。所述延迟器410的输入端与所述起振检测电路的输入端相 连，延迟器410的输出端与异或门420的第一输入端相连，异或门420的第二 输入端与所述起振检测电路的输入端相连，异或门420的输出端与反相器INV1 的输入端相连；电流源I1的正极与电源端VDD相连，其负极与PMOS晶体管 MP4的源极相连，PMOS晶体管MP4的栅极与反相器430的输出端相连，PMOS 晶体管MP4的漏极与电容C1的一端相连，电容C1的另一端接地GND，电阻 R1与电容C1并联；所述施密特触发器Smith Trigger的输入端与PMOS晶体管 MP4的漏极相连，其的输出端与所述起振检测电路的输出端START相连。
图4中，振荡器电路输出的时钟信号CK接入起振检测电路的输入端，经过 延迟器410生成信号A，信号A与时钟信号CK通过异或门420异或后生成信 号B，信号B经反相器430后生成信号C，信号C做为开关信号，控制PMOS 晶体管MP4导通或者截止，以控制电流源I1是否对节点D充电。如果时钟信 号CK的频率高到一定阈值(比如，可以是1MHz，也可以是10MHz，根据需 求来确定)，那么D点的电压就会升高到一定值/低到一定值，从而激活施密特 触发器Smith Trigger，发出检测信号START，随后由反馈回路130基于该检测 信号START输出对应的起振信号。请参考图5所示，其为图4中各节点信号的 时序波形图，如果时钟信号CK的频率越高，那么单位时间PMOS晶体管MP4 导通的时间越长，电流源I1充给节点D的电荷数也越多，相应节点D的电压就 越高，当D点的电压升高到一定值，施密特触发器Smith Trigger输出1，表示 振荡器电路已起振；反之，如果频率越低，那么单位时间PMOS晶体管MP4导 通的时间越短，电流源I1充给节点D的电荷数也越少，相应节点D的电压就越 低，当D点的电压降低到一定值，施密特触发器Smith Trigger输出0，表示振 荡器电路未起振。
需要说明的是，除图4所示的实施例外，本发明中的起振检测电路也可以 采用现有技术中的任意一种起振检测技术，只要其可基于所述振荡器电路110 输出的时钟信号判定所述振荡器是否已起振即可。
所述反馈回路130基于所述检测信号输出表示是否启动所述振荡器电路110 的起振信号给所述振荡器电路110的起振端1。请参考图6所示，其为图1中的 反馈回路130在一个实施例中的电路示意图，在该实施例中，所述反馈电路包 括反相器INV2和INV3，反相器INV2的输入端作为所述反馈电路的输入端， 其输出端与所述反相器INV3的输入端相连，反相器INV3的输出端作为作其第 一输出端口，反相器INV2和INV3之间的连接节点作为其第二输出端口，其中， 第一输出端口和第二输出端口作为该反馈电路的输出端使用。该反馈电路的输 入端与所述起振检测电路120的输出端START相连，其第一输出端和第二输出 端分别与如图3所示的具有启动电路延迟单元的第一起使能端口START_P和第 二使能端口START_N相连，当所述起振检测电路120检测到所述振荡器电路 110起振时，所述反馈回路130控制图3中启动电路310中的PMOS晶体管MP0A 和NMOS晶体管MN1A都截止，从而使启动电路310不工作；当所述起振检测 电路120检测到所述振荡器电路110未起振时，所述反馈回路130控制图3中 启动电路310中PMOS晶体管MP0A和NMOS晶体管MN1A都导通，以使所 述启动电路310输出一对差分信号。
综上所述，本发明提供具有启动电路的延迟单元及自适应启动的环形振荡 器。自适应启动的环形振荡器包括振荡器电路110、起振检测电路120和反馈回 路130，其利用振荡器内部的反馈机制来启动环形振荡器，不仅解决了现有环形 振荡器存在无法正常启动可能的问题，而且不需要系统发送脉冲来启动，简化 系统性设计；振荡器电路包括具有启动电路的延迟单元，在发现振荡器未起振 时，驱动所述启动电路，通过所述启动电路向该延迟单元的正相输入端和反相 输入端提供一对差分信号，以使振荡器电路起振。
本发明中的在本发明中，“连接”、相连、“连”、“接”等表示电性相连的词语， 如无特别说明，则表示直接或间接的电性连接。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任 何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范 围也并不仅仅局限于前述具体实施方式。