《一种用于计算机硬件实验的信息传递装置.pdf》由会员分享，可在线阅读，更多相关《一种用于计算机硬件实验的信息传递装置.pdf（13页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102929829 A(43)申请公布日 2013.02.13CN102929829A*CN102929829A*(21)申请号 201210470330.8(22)申请日 2012.11.19G06F 13/40(2006.01)G06F 13/42(2006.01)G09B 23/18(2006.01)(71)申请人江苏大学地址 212013 江苏省镇江市学府路301号(72)发明人肖铁军 史顺波 赵蕙 马学文(74)专利代理机构南京苏高专利商标事务所(普通合伙) 32204代理人罗敏(54) 发明名称一种用于计算机硬件实验的信息传递装置(57) 摘要本发明属于计。
2、算机教学实验仪器技术领域，具体涉及一种用于计算机硬件实验的信息传递装置，包括计算机、USB-JTAG协议转换器、信息传递模块和实验电路，所述实验电路与信息传递模块位于同一个FPGA内部，并与信息传递模块相连，接收信息传递模块送来的激励信号，并将实验电路的输出响应送给信息传递模块。该装置能够与实验电路内部逻辑传递信息，并且只需要4个引脚，不需要单片机等附加芯片构成的控制台，硬件连接简单，成本低廉，通用性好，可以适用于任何FPGA；实验电路设计的自由度只受实验FPGA芯片自身规模的限制，信息传递方法对实验电路内部结构没有任何要求，有利于创新型实验的开展。(51)Int.Cl.权利要求书1页 说明书。
3、7页 附图4页(19)中华人民共和国国家知识产权局(12)发明专利申请权利要求书 1 页 说明书 7 页 附图 4 页1/1页21.一种用于计算机硬件实验的信息传递装置，其特征在于包括计算机、USB-JTAG协议转换器、信息传递模块和实验电路，所述计算机安装有实验系统调试程序，实验者可通过调试程序进行调试操作，并显示实验者想要观察的操作结果；所述USB-JTAG协议转换器与计算机通过USB接口相互连接，USB-JTAG协议转换器接收计算机发送的串行数据，解码后发送到信息传递模块，同时接收信息传递模块的数据，并发送到计算机，完成信息传递模块与计算机之间的通信；所述信息传递模块位于FPGA内部，并。
4、与USB-JTAG协议转换器之间通过I/O信号线构成的JTAG标准四线接口相连；所述实验电路与信息传递模块位于同一个FPGA内部，并与信息传递模块相连，接收信息传递模块送来的激励信号，并将实验电路的输出响应送给信息传递模块。2.如权利要求1所述的用于计算机硬件实验的信息传递装置，其特征在于，所述信息传递模块由TAP控制器、指令寄存器、指令译码器、数据寄存器组成；其中：TAP控制器用来产生对指令寄存器和数据寄存器进行操作的控制信号；指令寄存器和数据寄存器以扫描链的形式存在，完成数据串行的移入移出；数据寄存器是针对实验信息传递的要求所设计的用来对实验电路内部电路节点施加数据激励或者捕获实验电路内部。
5、电路节点数据的自定义扫描链，包括输入扫描链、输出扫描链以及双向扫描链三种，其中，输入扫描链用于对实验电路内部节点施加激励以改变实验电路的逻辑状态，输出扫描链用于读取实验电路内部节点的信息，双向扫描链用于既可以对电路内部节点施加激励也可以读取其信息；指令译码器对指令寄存器的内容进行译码，产生针对数据寄存器中不同扫描链的选择信号。3.如权利要求1所述的用于计算机硬件实验的信息传递装置，其特征在于，所述USB-JTAG协议转换器由主控芯片和电平转换模块构成，主控芯片可以是MCU或CPLD。4.如权利要求3所述的用于计算机硬件实验的信息传递装置，其特征在于，当USB-JTAG协议转换器使用MCU作为主。
6、控芯片时，USB-JTAG协议转换器的JTAG信号接口由MCU的两个同步串行接口组成，其中一个同步串行接口作为主设备，另一个同步串行接口作为从设备，由其协同工作完成JTAG信号的接收和发送。5.如权利要求3或4所述的用于计算机硬件实验的信息传递装置，其特征在于，当MCU作为主控芯片时，MCU内部软件包括USB数据收发模块、USB数据解析模块以及JTAG数据收发模块。其中，USB数据收发模块负责接收计算机通过USB接口发送的数据，并在需要返回实验电路节点数据信息时，通过USB接口向计算机发送接收自信息传递模块的实验电路节点数据信息；USB数据解析模块负责把接收自计算机的数据解析成JTAG信号，数。
7、据解析是根据计算机中实验系统调试软件的数据生成规则来确定的；JTAG数据收发模块把USB数据解析模块传送的JTAG信号数据通过此模拟JTAG接口的TCK、TMS以及TDI发送到信息传递模块并通过TDO接受信息传递模块返回的数据，在接收到规定数量的JTAG返回数据后，返送到USB数据收发模块，由其发送到计算机。6.如权利要求1所述的用于计算机硬件实验的信息传递装置，其特征在于，所述信息传递模块与USB-JTAG协议转换器之间通过I/O信号线构成的JTAG标准四线接口相连，其中一条为JTAG时钟信号线，一条为JTAG控制信号线，另外两条分别为JTAG数据输入输出信号线。权 利 要 求 书CN 10。
8、2929829 A1/7页3一种用于计算机硬件实验的信息传递装置技术领域0001 本发明属于计算机教学实验仪器技术领域，具体涉及一种用于计算机硬件实验的信息传递装置，主要面向计算机组成原理、计算机系统结构的教学实验，也可用于数字逻辑电路、计算机接口技术等计算机硬件系列课程的实验。背景技术0002 计算机硬件实验的信息传递主要有两种，一种是采用按键、拨动开关、发光二极管、七段数码管等机械、电子元件（CN1312526，CN101059920），主要采用中小规模数字集成电路构成实验电路，实验者直接在实验装置上操作，不需要通过电脑操作，这种方法提供给实验者的输入、输出数量受到实验装置的设计限制，从而。
9、限制了实验者设计的灵活性和设计规模，也不能支持远程实验。另一种是通过实验装置上的控制台与电脑通信，实验电路通常由FPGA（大规模现场可编程门阵列）担当，控制台可以是单片机（CN1741094）或专门设计的FPGA（CN101290724），控制台通过特定的逻辑与实验电路交换信息，并通过RS232或USB通信接口与电脑传递输入输出信息，实验者可以在电脑上操作，因此也有可能为远程实验提供支持（CN101814248A），由于采用FPGA作为实验芯片，实验设计灵活性和规模与第一种方法相比有较大提高；但是控制台与实验电路之间的信息传递只能按照预先设计的方式，通常要求实验电路内部寄存器以总线的形式连接到。
10、FPGA引脚，能够传递的信息有限，对实验电路的结构也有一定的要求，甚至控制芯片内的代码是针对特定实验量身定做（CN101290724），在一定程度上限制了实验者的设计和创新能力；另外，附加的控制台电路也增加了成本。发明人曾提出采用边界扫描测试技术作为实验装置信息传递的手段（赵蕙、肖铁军，边界扫描测试技术在硬件实验中的应用，微计算机信息(嵌入式与SOC)，2007年第23卷第8-2期p279-281），利用实验FPGA芯片本身的边界扫描电路与实验电路交换信息，不需要单片机等作为控制台，简化了硬件连接，有效地降低了硬件成本，但是这种方法要求FPGA的边界扫描电路支持INTEST指令，并且其边界扫描。
11、结构通常都是固定，只能对芯片本身的引脚进行扫描访问，不便于对自主设计的实验电路内部节点进行访问，限制了其应用范围。综上所述，采用FPGA作为实验芯片、通过电脑进行实验操作，是目前较好的计算机硬件实验装置设计方式，为实验者提供了较大的设计空间，理论上支持创新型实验，但是为了与实验电路的内部逻辑传递信息，需要将内部逻辑引出到芯片的外部引脚上，按照控制台预先设定的总线方式传递信息，对实验电路的结构造成了一定的约束，限制了设计的自由度，不利于创新型实验的开展。发明内容0003 针对上述现有技术中计算机硬件实验装置在信息传递方法上存在的局限和不足，本发明设计了一种信息传递装置，该装置能够与实验电路内部逻。
12、辑传递信息，并且只需要4个引脚，不需要单片机等附加芯片构成的控制台，硬件连接简单，成本低廉，通用性好，可以适用于任何FPGA；实验电路设计的自由度只受实验FPGA芯片自身规模的限制，信息传递方说 明 书CN 102929829 A2/7页4法对实验电路内部结构没有任何要求，有利于创新型实验的开展。0004 为了实现上述目的，本发明提出了一种用于计算机硬件实验的信息传递装置，具体技术方案如下：一种用于计算机硬件实验的信息传递装置，包括计算机、USB-JTAG协议转换器、信息传递模块和实验电路，所述计算机安装有实验系统调试程序，实验者可通过调试程序进行调试操作，并显示实验者想要观察的操作结果；所述。
13、USB-JTAG协议转换器与计算机通过USB接口相互连接，USB-JTAG协议转换器接收计算机发送的串行数据，解码后发送到信息传递模块，同时接收信息传递模块的数据，并发送到计算机，完成信息传递模块与计算机之间的通信；所述信息传递模块位于FPGA内部，并与USB-JTAG协议转换器之间通过I/O信号线构成的JTAG标准四线接口相连；其中一条为JTAG时钟信号线，一条为JTAG控制信号线，另外两条分别为JTAG数据输入输出信号线。所述实验电路与信息传递模块位于同一个FPGA内部，并与信息传递模块相连，接收信息传递模块送来的激励信号，并将实验电路的输出响应送给信息传递模块。0005 进一步地，上述信。
14、息传递模块由TAP控制器、指令寄存器、指令译码器、数据寄存器组成；其中：0006 TAP控制器用来产生对指令寄存器和数据寄存器进行操作的控制信号；0007 指令寄存器和数据寄存器以扫描链的形式存在，完成数据串行的移入移出；0008 数据寄存器是针对实验信息传递的要求所设计的用来对实验电路内部电路节点施加数据激励或者捕获实验电路内部电路节点数据的自定义扫描链，包括输入扫描链、输出扫描链以及双向扫描链三种，其中，输入扫描链用于对实验电路内部节点施加激励以改变实验电路的逻辑状态，输出扫描链用于读取实验电路内部节点的信息，双向扫描链用于既可以对电路内部节点施加激励也可以读取其信息；0009 指令译码器。
15、对指令寄存器的内容进行译码，产生针对数据寄存器中不同扫描链的选择信号。0010 进一步地，上述USB-JTAG协议转换器由主控芯片和电平转换模块构成，主控芯片可以是MCU（Micro Control Unit微控制器）或CPLD(Complex Programmable Logic Device复杂可编程逻辑器件）。0011 作为本发明的一个实施例，当上述USB-JTAG协议转换器使用MCU作为主控芯片时，USB-JTAG协议转换器的JTAG信号接口由MCU的两个同步串行接口组成，其中一个同步串行接口作为主设备，另一个同步串行接口作为从设备，由其协同工作完成JTAG信号的接收和发送。其中，MC。
16、U内部软件包括USB数据收发模块、USB数据解析模块以及JTAG数据收发模块。其中，USB数据收发模块负责接收计算机通过USB接口发送的数据，并在需要返回实验电路节点数据信息时，通过USB接口向计算机发送接收自信息传递模块的实验电路节点数据信息；USB数据解析模块负责把接收自计算机的数据解析成JTAG信号，数据解析是根据计算中实验系统调试软件的数据生成规则来确定的；JTAG数据收发模块把USB数据解析模块传送的JTAG信号数据通过此模拟JTAG接口的TCK、TMS以及TDI发送到信息传递模块并通过TDO接受信息传递模块返回的数据，在接收到规定数量的JTAG返回数据后，返送到USB数据收发模块，。
17、由其发送到计算机。0012 本发明以FPGA为实验承载器件，采用JTAG标准四线接口，易于实现，与现有的采用单片机等独立控制台的方法相比具有更大的灵活性，在计算机上可以很方便对实验电路说 明 书CN 102929829 A3/7页5的状态进行读取和控制；与采用FPGA本身的边界扫描结构相比，采用自定义的边界扫描结构，可以直接访问实验电路的内部节点，而不需要将待观察节点引到芯片引脚上。在信息传递的过程中，信息传递模块采用FPGA芯片的普通IO口，只需要四个即可，较采用单片机和FPGA控制台的方法大大减少了引线数量，硬件连接简单，成本低廉，通用性好，可以适用于任何FPGA。实验电路设计的自由度只受。
18、实验FPGA芯片本身的限制，实验装置自身对实验电路内部结构没有任何要求，有利于创新型实验的开展。附图说明0013 图1为现有的信息传递装置结构图；0014 图2为本发明的信息传递装置结构图；0015 图3为本发明的一个具体实施例的实现；0016 图4为本发明图3所示的一个具体实施例中的USB-JTAG协议转换器中MCU软件编程模块划分图；0017 图5为本发明图3所示的一个具体实施例中的USB-JTAG协议转换器中MCU软件流程图；0018 图6为本发明图3所示的一个具体实施例中的输入扫描链结构；0019 图7为本发明图6所示的一个具体实施例中的输入扫描单元结构；0020 图8为本发明图3所示。
19、的一个具体实施例中的输出扫描链结构；0021 图9为本发明图8所示的一个具体实施例中的输出扫描单元结构；0022 图10为本发明图3所示的一个具体实施例中的双向扫描链结构；0023 图11为本发明图10所示的一个具体实施例中的双向扫描单元结构。具体实施方式0024 下面结合附图和实施实例对本发明作进一步描述。0025 如图2所示的本发明的信息传递装置包括计算机，USB-JTAG协议转换器，信息传递模块和实验电路四部分，计算机和USB-JTAG协议转换器之间使用USB进行数据通信，USB-JTAG协议转换器和信息传递模块模块之间使用4个普通I/O信号线作为JTAG接口完成数据通信。本发明利用US。
20、B-JTAG协议转换器、信息传递模块替代现有技术中的单片机等附加芯片的控制台（如图1所示）。0026 进一步地，计算机，安装有实验系统调试程序，实验者可通过调试程序进行各种调试操作，并显示实验者想要观察的操作结果。调试程序把实验者的操作处理成协议转换器能够识别的数据帧，其内容包括命令码、数据长度和数据三部分。命令码的作用是控制TAP控制器内部控制状态机的状态转移；数据长度用来控制传输到JTAG指令寄存器或者数据寄存器的数据的多少，其大小由数据寄存器中扫描链或者指令寄存器的长度来确定，也就是说信息的传输量是用户针对具体实验电路所要获取或修改的信息的多少来确定的；数据部分则根据TAP控制器的状态，。
21、传输到指令寄存器或者数据寄存器。0027 USB-JTAG协议转换器由主控芯片和电平转换模块构成，主控芯片可以由MCU或者CPLD构成，本实施例使用MCU作为主控芯片，用于接收计算机发送的串行数据，解码后发送到信息传递模块，同时也会接收信息传递模块的数据，并发送到计算机，完成信息传递模块说 明 书CN 102929829 A4/7页6与计算机之间的通信。协议转换器接收自计算机的数据帧由命令码、数据长度和数据三部分组成，协议转换器依据译码规则将命令码译码成JTAG控制信号，并根据数据长度把数据部分传输到信息传递模块。协议转换器与信息传递模块的接口由四条普通的信号线组成，其中一条作为JTAG时钟信。
22、号线，一条作为JTAG控制信号线，另外两条作为JTAG数据输入输出信号线。协议转换器内部的JTAG信号接口使用MCU的两个具有同步时钟传输功能的同步串行接口组成，其中一个同步串行接口作为主设备，另一个同步串行接口作为从设备，由其协同工作完成JTAG信号的接收和发送。0028 信息传递模块根据IEEE 1149.1 JTAG标准设计的，由TAP控制器、指令寄存器、指令译码器、数据寄存器组成。TAP控制器用来产生对指令寄存器和数据寄存器进行操作的控制信号。指令寄存器和数据寄存器以扫描链的形式存在，完成数据的串行移入移出；数据寄存器是针对实验信息传递的要求所设计的用来对实验电路内部电路节点施加数据激。
23、励或者捕获实验电路内部电路节点数据的自定义扫描链；指令译码器对指令寄存器的内容进行译码，产生针对数据寄存器中不同扫描链的选择信号。信息传递模块有两种运行模式：正常模式和调试模式。在正常模式下，信息传递模块不会对实验电路的运行状态产生影响；在调试模式下，实验电路的运行状态完全由信息传递模块控制。信息传递模块采用FPGA作为承载芯片。0029 实验电路，由实验者设计，与信息传递模块实现在同一片FPGA上。它在FPGA内部与信息传递模块相连，接收信息传递模块送来的激励信号，并将实验电路的输出响应送给信息传递模块。0030 在图3所示的本发明的一个具体实施例中，计算机和USB-JTAG协议转换器利用U。
24、SB接口进行通信。信息传递模块和USB-JTAG协议转换器之间通过普通的I/O引脚相连，共有四条信号线，分别用来承载TCK、TMS、TDI和TDO四个JTAG信号，其中TCK、TMS和TDI由USB-JTAG协议转换器解析接收自计算机的数据产生，后发送到信息传递模块，TDO由信息传递模块捕获实验电路的内部节点信息产生，之后发送到USB-JTAG协议转换器，TCK和TMS用来控制TAP控制器控制状态机的转移，TDI和TDO与指令寄存器和数据寄存器相连接分别对应为扫描链的数据输入和数据输出。0031 进一步地，在图3所示的实施例中，USB-JTAG协议转换器由MCU和电平转换电路构成，MCU作为主。
25、控芯片，负责数据接收发送以及USB和JTAG之间的协议转换；电平转换电路位于MCU和FPGA之间，根据MCU和FPGA的引脚电平标准对发送的数据进行电平转换，起到保护MCU和FPGA电路的作用。电平转换电路的输入信号S_TCK、S_TMS、S_TDI以及TDO分别和输出信号TCK、TMS、TDI以及S_TDO相对应，输入信号JTAG_OE为电平转换电路的数据传输使能信号，当JTAG_OE信号有效时开启数据传输，负责关闭数据传输；电平转换电路包括数据输出和数据输入两部分，数据输出用于对S_TCK、S_TMS、S_TDI信号进行电平转换并产生TCK、TMS、TDI信号，数据输入用于对TDO信号进行。
26、电平转换并产生S_TDO信号。MCU使用其内部的USB设备和计算机进行通信，MCU利用两个具有同步串行功能的接口SPI或USART模拟JTAG接口，本例USART作为主设备，SPI作为从设备，由其协同工作完成JTAG信号的接收和发送，此时USART-CK、SPI-SCK连接到TCK，USART-TX连接到TMS，SPI-MISO连接到TDI，SPI-MOSI连接到TDO。0032 更进一步地，如图4所示，MCU内部软件包括USB数据收发模块、USB数据解析模块说 明 书CN 102929829 A5/7页7以及JTAG数据收发模块。其中，USB数据收发模块负责接收计算机通过USB接口发送的数据。
27、，并在需要返回实验电路节点数据信息时，通过USB接口向计算机发送接收自信息传递模块的实验电路节点数据信息；USB数据解析模块负责把接收自计算机的数据解析成JTAG信号，数据解析是根据计算中实验系统调试软件的数据生成规则来确定的；JTAG数据收发模块把USB数据解析模块传送的JTAG信号数据通过此模拟JTAG接口的TCK、TMS以及TDI发送到信息传递模块并通过TDO接受信息传递模块返回的数据，在接收到规定数量的JTAG返回数据后，返送到USB数据收发模块，由其发送到计算机。MCU的软件流程如图5所示:0033 第一步，系统上电，MCU进行初始化，包括USB、SPI、USART以及普通I/O引脚。
28、等。0034 第二步，判断USB设备是否接收到数据，若接收到数据，进入第三步；若没有接收到数据，判断JTAG数据传输是否处于开启状态，不在开启状态时，重新进入第二步，若JTAG数据传输处于开启状态，开始计时，并循环检测是否接收到数据，若超时则设置出错标志并进入第四步，若没有超时，则重新进入第二步。0035 第三步，判断接收到的数据帧类型是否正确，若正确进入第五步，否则设置错误标志并进入第四步。0036 第四步，进入纠错处理程序，根据错误标志进行错误处理。0037 第五步，根据数据帧标志的不同，进入不同的数据帧处理程序，若为起始帧，使能JTAG数据传输并设置数据回传标志；若为JTAG数据帧，发送。
29、JTAG数据，并在发送数据的同时接收信息传递逻辑输出的数据；若为结束帧，关闭JTAG数据传输，依据数据回传标志选择是否回传数据，并清除数据回传标志。数据帧处理完毕，进入第二步。0038 进一步地，如图3所示，信息传递模块由TAP控制器，指令寄存器，指令译码器，数据寄存器构成。信息传递模块中的TAP控制器产生ClockIR、ShiftIR、UpdateIR、ClockDR、ShiftDR、UpdateDR六个控制信号，这六个控制信号用来控制指令寄存器和数据寄存器进行数据的移入移出操作。指令寄存器和数据寄存器都是以扫描链的形式存在，数据以串行的方式移入移出，数据串行移入移出都是以TDI为输入端点，。
30、TDO为输出端点。数据寄存器是针对实验信息传递的要求所设计的用来对实验电路内部电路节点施加激励或者捕获实验电路内部电路节点状态的自定义数据扫描链，分为输入扫描链、输出扫描链以及双向扫描链。输入扫描链用于对实验电路内部节点施加激励以改变实验电路的逻辑状态，输出扫描链用于读取实验电路内部节点的信息以供实验人员观察，双向扫描链既可以用于对电路内部节点施加激励也可以读取其信息以供实验人员观察。指令译码器对指令寄存器的内容进行译码，产生针对数据寄存器中不同扫描链的选择信号。0039 更进一步地，图6所示为输入扫描链和实验电路的结构关系图，输入扫描链由多个输入扫描单元构成。在需要修改某个实验电路节点的信息。
31、时，输入扫描单元的输出DataOut连接到该节点的输入端，在调试模式下，该节点的数据由扫描链提供，从而修改该实验电路节点的信息。0040 图7所示为输入扫描单元结构。在调试模式下，即MODE信号有效时，二路选择器MUX1的输出是在UpdateDR和ClockDR的作用下从TDI串行移入的数据并在D触发器D2进行锁存后的输出，此时输入扫描链阻断实验电路对该节点施加的激励数据，即阻断DataIn的数据输入，其激励数据DataOut由该输入扫描链施加，从而改变实验电路的逻辑状态；在正常模式下，输入扫描链对应实验电路节点的激励数据DataOut直接由DataIn传递，即输说 明 书CN 1029298。
32、29 A6/7页8入扫描链不会对实验电路运行产生影响。0041 图8所示为输出扫描链和实验电路的结构关系图，输出扫描链由多个输出扫描单元构成。在需要获取某个实验电路节点的信息时，输出扫描单元的输入DataIn连接在该节点上，在调试模式下，该节点信息经DataIn进入扫描链，从而获取该实验电路节点的信息。0042 图9所示为输出扫描单元结构。在调试模式下，D触发器D1的值在ClockDR以及ShiftDR的作用下由DataIn直接传递，并在移位状态下通过TDO把其串行的移出，从而获得所要获取的实验电路节点的信息，即不论是在调试模式还是正常模式，输出扫描链都不会对实验电路的逻辑状态产生影响。004。
33、3 图10所示为双向扫描链和实验电路的结构关系图，双向扫描链由多个双向扫描单元构成。在需要获取或修改信息的实验电路节点的端口为双向端口时，使用双向扫描链，双向扫描单元位于实验电路逻辑单元之间的实验电路节点的位置，数据端Data2连接在需要修改或者获取信息的实验电路节点上，数据端Data1连接到实验电路中原来连接到该实验电路节点的另一个实验电路逻辑单元的双向端口上。0044 图11所示为双向扫描单元结构，Data1和Data2在方向控制信号Direction以及扫描链模式信号MODE的控制下实现了数据的双向传输，双向扫描链既可以由Data2向其所在的实验电路节点施加数据激励，此时具有输入扫描链的。
34、功能，也可以从Data2读取其所在实验电路节点的数据信息，此时具有输出扫描链的功能。在调试模式下，当双向扫描链作为输入扫描链时，其所在实验电路节点的激励数据以及写入控制信号由TDI串行移入，在ClockDR的作用下由D触发器D1锁存，在UpdataDR作用下经D触发器D2再次锁存，后经过MUX2选择并直接通过三态门2传递到Data2，从而实现对此实验电路节点施加激励，完成调试；当双向扫描链作为输出扫描链时，其所在实验电路节点的数据信息直接由Data2通过DataIn，在ClockDR的作用下进入D触发器D1，在调试模式中的移位状态下通过TDO把其串行的移出，从而获得所要获取的实验电路节点的信息。
35、。在正常模式下，双向扫描链的DataIn和DataOut直接联通，此时，双向扫描链不会对实验电路运行产生影响。0045 图3所描述的实施例，其工作过程如下：0046 首先，安装在计算机中的实验系统调试软件根据实验人员对其的操作生成USB-JTAG协议转换器可以识别的数据帧，并利用USB接口发送到USB-JTAG协议转换器，这些数据帧包含命令码、数据长度和数据三部分内容；然后，USB-JTAG协议转换器的USB数据收发模块接收到这些由计算机通过USB接口发送的数据后，由USB数据解析模块根据数据格式解析规则把其解析成JTAG信号，包括TCK、TMS以及TDI信号，这些信号由JTAG数据收发模块通。
36、过SPI以及USART同步串行口组成的模拟JTAG接口发送到信息传递模块；信息传递模块的TAP控制器在接收自USB-JTAG协议转换器的TCK和TMS信号的控制下在16个TAP状态之间进行转移，并在相应的状态TAP控制器会产生ClockIR、ShiftIR、UpdateIR、ClockDR、ShiftDR、UpdateDR以及Mode信号，指令寄存器会在相应的ClockIR、ShiftIR、UpdateIR信号控制下通过TDI接收JTAG指令，而数据寄存器则会在ClockDR、ShiftDR、UpdateDR以及Mode信号、指令译码器的控制下通过TDI接收数据并移入到实验电路，同时接收从实验电路移出的数据，并通过TDO反送给USB-JTAG协议转换器的JTAG数据收发模块；USB-JTAG协议转换器的JTAG数据收发模块在接收到规定数量的JTAG数据后，把其发送给USB数据收发模块，USB数据收发模块通过USB接口把这些数据发送到计算机，实验系说 明 书CN 102929829 A7/7页9统调试软件接收这些回送数据并反馈到用户界面上，以利于实验人员观察。说 明 书CN 102929829 A1/4页10图1图2图3说 明 书 附 图CN 102929829 A10。