一种纵向导通的GAN常关型MISFET器件及其制作方法.pdf

本发明涉及一种纵向导通的GaN常关型MISFET器件及其制作方法，外延层包括一次外延生长的n型轻掺杂GaN层和其上的选择区域生长的二次外延层，所述二次外延层自下至上为第一杂质过滤层、电子阻挡层、第二杂质过滤层、非掺杂外延GaN层和异质结构势垒层，二次外延生长后形成凹槽沟道，凹槽沟道和异质结构势垒层的表面覆盖绝缘层，栅极覆盖于绝缘层上的凹槽沟道处，刻蚀绝缘层两端形成源极区域，源极区域处蒸镀欧姆金属形成与异质结势垒层接触的源极，漏极欧姆接触金属置于导电GaN衬底背面。本发明器件结构简单，工艺重复性和可靠性高，能有效抑制二次生长界面处或电子阻挡层中杂质的扩散，以优化电子阻挡层和异质结构沟道2DEG的电学特性。

权利要求书1.  一种纵向导通的GaN常关型MISFET器件，包括栅极、源极、漏极、绝缘层、导电GaN衬底和其上的外延层，所述外延层包括一次外延生长的n型轻掺杂GaN层和其上的选择区域生长的二次外延层，所述二次外延层自下至上为第一杂质过滤层、电子阻挡层、第二杂质过滤层、非掺杂外延GaN层和异质结构势垒层，二次外延生长后形成凹槽沟道，凹槽沟道和异质结构势垒层的表面覆盖绝缘层，栅极覆盖于绝缘层上的凹槽沟道处，刻蚀绝缘层两端形成源极区域，源极区域处蒸镀欧姆金属形成与异质结势垒层接触的源极，漏极欧姆接触金属置于导电GaN衬底背面。 2.  根据权利要求1所述的一种纵向导通的GaN常关型MISFET器件，其特征在于：所述的凹槽呈U型或梯型结构。 3.  根据权利要求1所述的一种纵向导通的GaN常关型MISFET器件，其特征在于：所述的导电GaN衬底（1）为重掺杂GaN衬底，所述导电GaN衬底（1）也可以由低阻硅衬底或低阻碳化硅（15）和导电缓冲层（16）组成。 4.  根据权利要求1所述的一种纵向导通的GaN常关型MISFET器件，其特征在于：所述的n型轻掺杂GaN层（2）的厚度为1-50 μm。 5.  根据权利要求4所述的一种纵向导通的GaN常关型MISFET器件，其特征在于：所述的n型轻掺杂GaN层（2）和二次外延层之间还含有n型重掺杂GaN层（14），其厚度为10-100 nm。 6.  根据权利要求1所述的一种纵向导通的GaN常关型MISFET器件，其特征在于：所述第一杂质过滤层（3）和第二杂质过滤层（5）材料为含铝氮化物，可为AlGaN、AlInN、AlInGaN、AlN中的一种或任意几种的组合，厚度为1-500 nm，且铝组分浓度可变化。 7.  根据权利要求1所述的一种纵向导通的GaN常关型MISFET器件，其特征在于：所述的电子阻挡层（4）材料为p型掺杂的GaN层或者掺杂高阻GaN层，亦可为p型掺杂的AlGaN层或者掺杂高阻AlGaN层，所述掺杂高阻GaN层和高阻AlGaN层的掺杂元素为碳或铁；所述电子阻挡层（4）厚度为10-500 nm；所述非掺杂GaN层（6）的厚度为10-500 nm； 所述异质结构势垒层（7）材料为AlGaN、AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合，所述异质结构势垒层（7）厚度为5-50 nm。 8.  根据权利要求7所述的一种纵向导通的GaN常关型MISFET器件，其特征在于：在所述非掺杂GaN层（6）与所述异质结构势垒层（7）之间还生长一AlN层（14），所述AlN层（14）厚度为1-10 nm； 所述绝缘层（10）材料为SiO2、SiNx、Al2O3、AlN、HfO2、MgO、Sc2O3、Ga2O3、AlHfOx或HfSiON，所述绝缘层（10）厚度为1-100 nm；所述源极（8）和漏极（9）材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金或Ti/Al/Mo/Au合金；所述栅极（11）材料为Ni/Au合金、Pt/Al合金或Pd/Au合金。 9.  一种权利要求1所述纵向导通的GaN常关型MISFET器件的制作方法，其特征在于，包括以下步骤： S1、在导电GaN衬底（1）上一次外延生长n型轻掺杂GaN层（2）； S2、在n型轻掺杂GaN层（2）上生长一层SiO2层，作为掩膜层（12）； S3、通过光刻的方法，保留形成栅极区域之上的掩膜层（12）； S4、选择区域二次外延生长第一杂质过滤层（3）、电子阻挡层（4）、第二杂质过滤层（5）、非掺杂GaN层（6）和异质结构势垒层（7），形成凹槽栅极； S5、去除栅极区域之上的掩膜层（12）； S6、在异质结势垒层（7）和凹槽部位沉积栅极的绝缘层（10）； S7、干法刻蚀完成器件隔离，同时在绝缘层（10）刻蚀出源极欧姆接触区域； S8、在源极区域蒸镀上源极欧姆接触金属（8），在导电GaN衬底（1）背面蒸镀上漏极欧姆接触金属（9）； S9、在凹槽处绝缘层上栅极区域蒸镀栅极金属（11）。 10.  根据权利要求9所述的一种纵向导通的GaN常关型MISFET器件的制作方法，其特征在于：所述步骤S1中的n型轻掺杂GaN层（2）和步骤S4中的第一杂质过滤层（3）、电子阻挡层（4）、第二杂质过滤层（5）、非掺杂GaN层（6）及异质结构势垒层（7）的生长方法为金属有机化学气相沉积法或分子束外延法； 所述步骤S2中掩膜层（12）以及步骤S5中绝缘层（10）的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法。

说明书一种纵向导通的GaN常关型MISFET器件及其制作方法
技术领域
 本发明涉及半导体器件的技术领域，更具体地，涉及一种纵向导通的GaN常关型MISFET器件及其制作方法。
背景技术
GaN半导体材料具有禁带宽度大、击穿电场高、饱和电子漂移速度大和热导率高等优越的性能，以及在异质结界面存在高浓度和高电子迁移率的二维电子气（2DEG），与Si材料相比，其更加适合制备高功率大容量、高开关速度的电力电子器件，成为下一代功率开关器件的理想替代品。
GaN功率开关器件从器件结构上来看分为横向导通器件和纵向导通器件。横向导通器件直接利用AlGaN/GaN异质结2DEG沟道作为器件导通沟道，其有源区集中在器件外延层表面，器件源极、栅极和漏极都设计在器件的同一平面上。这种设计结构是目前GaN基HFET器件常用的器件结构，在低压下器件能实现低导通电阻及高开关频率。但是，在高压工作环境下，横向导通GaN器件存在很大问题，如①在栅极边缘易形成电场集边效应，器件易击穿；②此外，由于异质结构势垒层表面缺陷态电离以及GaN外延层内受主陷阱电离等效应，会造成器件的电流崩塌，使器件性能劣化。纵向导通器件相对横向器件具有明显优势：①其源极位于异质结势垒层上，漏极位于导电衬底之下，利用栅极控制纵向的导电通道，提高了单位面积芯片功率，增大了芯片利用效率；②电流纵向分布于器件内，电场分布更加均匀，有效提高器件击穿电压；③其高场区域在材料内部，远离表面，从而可以弱化表面态的影响而减缓电流崩塌效应；因此，纵向导通GaN开关器件更加适合应用在大功率、高电压的工作环境中。
目前，基于AlGaN/GaN的异质结和绝缘栅极结构的纵向导通结构MISFET可以实现低导通电阻，高电压，大导通电流等特性，但是这种器件多为常开型器件。本研究小组的自主专利技术（中国发明专利申请号：201110094519.7）提出了采用选择区域生长法（SAG）制备纵向导通常关型GaN场效应晶体管，该器件将AlGaN/GaN异质结构和凹槽栅MOS结构相结合，通过二次外延生长的方式形成U型槽栅结构，可以有效地克服传统干法刻蚀对栅沟道的晶格损伤。这种器件制备方法和结构设计中的关键之一在于，如何在轻掺的n型GaN二次生长界面上实现高质量p型GaN（电子阻挡层）的二次外延生长及在此p型GaN的基础上继续生长高质量的AlGaN/GaN异质结构，这是确保实现低通态电阻和良好电流路径限制能力以及具备良好关断特性的基础。
在二次生长中，往往存在杂质元素背景掺杂。如美国乔治亚理工学院的W. Lee等人曾报道在GaN二次生长界面存在高浓度的Si杂质，其对异质结构沟道2DEG浓度和迁移率有很大影响（参见文献：W. Lee, J.-H. Ryou, D. Yoo, et al. Optimization of Fe doping at the regrowth interface of GaN for applications to III-nitride-based heterostructure field-effect transistors. APPLIED PHYSICS LETTERS 90, 093509(2007)）。尤其在选择区域生长技术制备纵向导通GaN常关型场效应晶体管中，二次生长的电子阻挡层直接与二次生长界面相接触，其极易被二次生长界面背景掺杂元素污染，导致电子阻挡层质量劣化，器件性能不能得到保证。此外，电子阻挡层中的p型掺杂元素在高温生长环境下会扩散进入异质结构有源区，一方面弱化了电子阻挡层电学特性，另外异质结构沟道2DEG浓度及迁移率也会被劣化。
发明内容
本发明为克服上述现有技术所述的至少一种缺陷，发明目的主要在于改善现有技术方案中电子阻挡层的性能，提高电子阻挡层激活空穴量，增强其对栅极控制能力；同时优化异质结构沟道，提高2DEG浓度，提升其迁移率，提供一种能够实现低导通电阻、高阈值电压、开关控制能力高、性能稳定可靠的纵向导通GaN常关型MISFET器件及其制作方法。
本发明采用选择区域生长法制备纵向导通常关型GaN场效应晶体管。选择区域生长一般需要图形化的掩膜层（常用的如SiO2）来选择需要生长的区域，但是这种掩膜工艺过程中会遇到以下问题：采用腐蚀工艺去除掩膜层时很难将其腐蚀干净，在二次生长界面会有大量杂质残留（如Si），在二次外延生长中，该残留的杂质元素在高温生长环境下极易向上扩散至电子阻挡层中，从而与该电子阻挡层的p型掺杂元素（常用的如Mg）发生补偿作用，严重地劣化了该电子阻挡层的质量，造成器件性能大幅度下降。此外，电子阻挡层中的p型掺杂元素在高温生长环境下会扩散进入异质结构有源区，一方面电子阻挡层中p型掺杂元素的减少降低了该层电学特性，另外扩散进入异质结构的p型杂质会耗尽沟道2DEG及降低其迁移率。
本发明的制作方法，通过二次外延生长两层杂质过滤层，以实现二次外延生长出高质量的电子阻挡层和异质结构沟道，从而提高器件的开关控制能力，降低导通电阻，改善器件性能。
为解决上述技术问题，本发明采用的技术方案是：一种纵向导通的GaN常关型MISFET器件，包括栅极、源极、漏极、绝缘层、导电GaN衬底和其上的外延层，所述外延层包括一次外延生长的n型轻掺杂GaN层和其上的选择区域生长的二次外延层，所述二次外延层自下至上为第一杂质过滤层、电子阻挡层、第二杂质过滤层、非掺杂外延GaN层和异质结构势垒层，二次外延生长后形成凹槽沟道，凹槽沟道和异质结构势垒层的表面覆盖绝缘层，栅极覆盖于绝缘层上的凹槽沟道处，刻蚀绝缘层两端形成源极区域，源极区域处蒸镀欧姆金属形成与异质结势垒层接触的源极，漏极欧姆接触金属置于导电GaN衬底背面。
所述的凹槽呈U型或梯型结构。
所述导电GaN衬底为重掺杂GaN衬底，所述导电GaN衬底也可以由低阻硅衬底或低阻碳化硅和导电缓冲层组成；所述重掺杂GaN衬底，其掺杂浓度在1018以上，在这个数值之下为轻掺杂；所述n型轻掺杂GaN层的厚度为1-50 μm。
所述n型轻掺杂GaN层和二次外延层之间还含有n型重掺杂GaN层，其厚度为10-100 nm。
所述第一杂质过滤层和第二杂质过滤层材料为含铝氮化物，包括但不限于AlGaN、AlInN、AlInGaN、AlN中的一种或任意几种的组合，厚度为1-500 nm，且铝组分浓度可变化。
所述电子阻挡层材料为p型掺杂的GaN层或者掺杂高阻GaN层，亦可为p型掺杂的AlGaN层或者掺杂高阻AlGaN层，所述掺杂高阻层GaN层和AlGaN层的掺杂元素包括但不限于碳或铁，所述电子阻挡层厚度为10-500 nm；所述非掺杂GaN层的厚度为10 - 500 nm；
所述非掺杂GaN层与所述异质结构势垒层之间还生长一AlN层，所述AlN层厚度为1-10 nm。
所述异质结构势垒层材料包括但不限于AlGaN、AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合，所述异质结构势垒层厚度为5-50 nm。
所述绝缘层材料包括但不限于SiO2、SiNx、Al2O3、AlN、HfO2、MgO、Sc2O3、Ga2O3、AlHfOx或HfSiON中的一种或任意几种的堆叠组合，所述绝缘层厚度为1-100 nm；所述源极和漏极材料包括但不限于Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金或Ti/Al/Mo/Au合金，其他能够实现欧姆接触的各种金属或合金均可作为源极和漏极材料；所述栅极材料包括但不限于Ni/Au合金、Pt/Al合金或Pd/Au合金，其他能够实现高阈值电压的各种金属或合金均可作为栅极材料。
一种所述纵向导通的GaN常关型MISFET器件的制作方法，包括以下步骤：
S1、在导电GaN衬底上一次外延生长n型轻掺杂GaN层；
S2、在n型轻掺杂GaN层上生长一层SiO2层，作为掩膜层；
S3、通过光刻的方法，保留形成栅极区域之上的掩膜层；
S4、选择区域二次外延生长第一杂质过滤层、电子阻挡层、第二杂质过滤层、非掺杂GaN层和异质结构势垒层，形成凹槽栅极；
S5、去除栅极区域之上的掩膜层；
S6、在异质结势垒层和凹槽部位沉积栅极的绝缘层；
S7、干法刻蚀完成器件隔离，同时在绝缘层刻蚀出源极欧姆接触区域；
S8、在源极区域蒸镀上源极欧姆接触金属，在导电GaN衬底背面蒸镀上漏极欧姆接触金属；
S9、在凹槽处绝缘层上栅极区域蒸镀栅极金属。
所述步骤S1中的n型轻掺杂GaN层和步骤S4中的第一杂质过滤层、电子阻挡层、第二杂质过滤层、非掺杂GaN层及异质结构势垒层的生长方法为金属有机化学气相沉积法或分子束外延法；
所述步骤S2中掩膜层以及步骤S5中绝缘层的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法。
与现有技术相比，有益效果是：本发明提出了一种纵向导通的GaN常关型MISFET器件及其制作方法，该器件采用二次外延生长技术，在n型轻掺GaN层上，二次外延生长杂质过滤层1、电子阻挡层、杂质过滤层2、非掺杂GaN层以及异质结势垒层，利用杂质过滤层对杂质的阻挡功能，有效阻挡二次生长界面处杂质在高温生长环境下向二次外延层扩散，并有效阻挡电子阻挡层中的p型元素向异质结构中扩散，从而降低电子阻挡层中的p型元素的损耗，提高了电子阻挡层激活空穴量，增强其对栅极控制能力，同时提高了2DEG浓度，提升其迁移率，使器件获得了低导通电阻、高的阈值电压和良好关断特性。
附图说明
图1-9为本发明实施例1的器件制作方法工艺示意图；
图10为本发明实施例2的器件结构示意图；
图11为本发明实施例3的器件结构示意图；
图12为本发明实施例4的器件结构示意图；
图13为薄层AlGaN杂质过滤层对GaN外延结构中Si杂质控制的实验数据图。
具体实施方式
附图仅用于示例性说明，不能理解为对本专利的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明，不能理解为对本专利的限制。
本实验组在Si衬底异质外延生长GaN的相关研究工作中对杂质过滤层功能已有验证：如在图13中（a）曲线为加入薄层AlGaN杂质过滤层后GaN外延结构中的Si杂质浓度，图13中（b）曲线为去掉薄层铝镓氮杂质过滤层生长的外延结构中的Si杂质浓度。显然，加入AlGaN杂质过滤层后，外延结构中Si杂质浓度相比无杂质过滤层外延结构降低了约一个量级水平，说明AlGaN杂质过滤层可以显著抑制Si元素向上扩散至外延结构中。杂质过滤层功能的实现主要是由于其晶格常数较GaN层小，从而限制了杂质原子的扩散能力。
实施例1
如图9所示为本实施例的器件结构示意图，该器件包括栅极、源极、漏极、绝缘层、导电GaN衬底和其上的外延层，所述外延层包括一次外延生长的n型轻掺杂GaN层和其上的选择区域生长的二次外延层，所述二次外延层自下至上为杂质过滤层1、电子阻挡层、杂质过滤层2、非掺杂外延GaN层和异质结构势垒层，二次外延生长后形成凹槽沟道，凹槽沟道和异质结构势垒层的表面覆盖绝缘层，栅极覆盖于绝缘层上的凹槽沟道处，刻蚀绝缘层两端形成源极区域，源极区域处蒸镀欧姆金属形成与异质结势垒层接触的源极，漏极欧姆接触金属置于导电GaN衬底背面。
上述纵向导通的GaN常关型MISFET器件的制作方法如图1-图9所示，包括以下步骤：
S1、利用金属有机化学气相沉积方法，在导电GaN衬底1上生长一层n型轻掺杂GaN层2，如图1所示；
S2、通过等离子体增强化学气相沉积一层SiO2作为掩膜层12，如图2所示；
S3、通过光刻方法选择区域刻蚀，保留栅极区域之上的掩膜层12，如图3所示；
S4、利用金属有机化学气相沉积方法，选择区域二次外延生长第一杂质过滤层3、电子阻挡层4、第二杂质过滤层5、非掺杂GaN层6和异质结构势垒层7，形成凹槽栅极，如图4所示；
S5、采用腐蚀方法，去除栅极区域之上的掩膜层12，如图5所示；
S6、用等离子体增强化学气相沉积法，在异质结势垒层7和凹槽栅极区域表面沉积一层高K介质绝缘层10，如图6所示；
S7、利用ICP完成器件隔离，同时在异质结势垒层7上的绝缘层10刻蚀出源极欧姆接触区域，如图7所示；
S8、采用蒸镀工艺，在源极区域蒸镀上Ti/Al/Ni/Au合金作为源极8的欧姆接触，在导电GaN衬底1背面也蒸镀上Ti/Al/Ni/Au合金作为漏极9的欧姆接触，如图8所示；
S9、在凹槽栅极区域的绝缘层上蒸镀Ni/Au合金作为栅极11，如图9所示。
至此，即完成了整个器件的制备过程。图9即为实施例1的器件结构示意图。
实施例2
如图10 所示为本实施例的器件结构示意图，其与实施例1结构类似，区别仅在于n型轻掺GaN层2上插入厚度为10-100 nm的n型重掺杂GaN层13。该n型重掺杂GaN层13与栅极沟道直接接触，可有效扩散栅极沟道电流，亦可分散分布在栅极附近较集中的电场，从而增大器件的最大击穿电压。
实施例3
如图11 所示为本实施例的器件结构示意图，其与实施例1结构类似，区别仅在于在非掺杂GaN层6和异质结构势垒层7插入一层AlN层14，该AlN层可以改善异质结构沟道处2DEG迁移率。
实施例4
如图12所示为本事实例的器件结构示意图，其与实施例1类似，区别仅在于利用低阻硅衬底或低阻碳化硅15和导电缓冲层16代替导电GaN衬底1，使用价格低廉的硅衬底可以减少器件的成本，上述低阻是指硅衬底的电阻率ρ < 20 Ω·cm。
此外，需要说明的是，以上实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。