《一种时隙复用的单条双向背板总线及其冗余保护方法.pdf》由会员分享，可在线阅读，更多相关《一种时隙复用的单条双向背板总线及其冗余保护方法.pdf（11页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103116564 A(43)申请公布日 2013.05.22CN103116564A*CN103116564A*(21)申请号 201310075874.9(22)申请日 2013.03.11G06F 13/38(2006.01)G06F 13/42(2006.01)(71)申请人烽火通信科技股份有限公司地址 430074 湖北省武汉市东湖开发区关东科技园东信路5号(72)发明人吕建新(74)专利代理机构北京捷诚信通专利事务所(普通合伙) 11221代理人魏殿绅 庞炳良(54) 发明名称一种时隙复用的单条双向背板总线及其冗余保护方法(57) 摘要本发明涉及一种时隙复。
2、用的单条双向背板总线及其冗余保护方法，所述背板总线包括同步时钟、互连线、发送单元、接收单元、总线时隙处理和控制单元以及总线协议。所述冗余保护是指：为提高总线可靠性，避免某一个单板接口芯片故障导致整条总线拉死，采用两条完全相同的时隙复用的单条双向背板总线，总线传送的内容完全相同，但每条总线接口分别由二个独立的接口芯片实现。本发明所述的背板总线及保护方法，总线结构简单、实现容易，具有高可靠性和实时性，采用该总线可以大大简化背板上各单板之间互连的信号数，降低背板复杂度和PCB层数。(51)Int.Cl.权利要求书2页 说明书5页 附图3页(19)中华人民共和国国家知识产权局(12)发明专利申请权利要。
3、求书2页 说明书5页 附图3页(10)申请公布号 CN 103116564 ACN 103116564 A1/2页21.一种时隙复用的单条双向背板总线，包括同步时钟、互连线、发送单元、接收单元、总线时隙处理和控制单元以及总线协议，其特征在于：发送单元：用于实现对单板数据的发送功能；接收单元：单板通过该单元实现对总线上数据的接收功能；互连线：用于连接各单板，在互连线上信号为单条双向信号传输；所述互连线包括背板PCB连线和连接电缆导线；发送单元和接收单元同时连接到同一互连线上，发送单元和接收单元与互连线之间的接口电平按以下原则设置：当总线速率较低时采用TTL、CMOS电平，为一根总线；当总线速率较。
4、高时，采用BLVDS电平，为一对差分总线；同步时钟：由帧定位时钟和数据采样时钟组成，或当单板上具有时钟锁相环，能够依据帧定位时钟恢复数据采样时钟时，则同步时钟仅由帧定位时钟组成；发送单元采样该同步时钟往总线上发送数据，接收单元采样该同步时钟从总线上采样接收数据；总线时隙处理和控制单元：用于实现发送数据的组帧和接收数据的解帧，用于实现发送数据的时隙控制；总线协议：总线上的单板按照该协议实现单板数据之间的互通，至少包括总线时隙划分、单板时隙段组成、同步字节设置、输入输出控制。2.如权利要求1所述的时隙复用的单条双向背板总线，其特征在于：发送单元、接收单元、总线时隙处理和控制单元每块单板上都有，为单。
5、板接口电路，同步时钟由背板提供。3.如权利要求1所述的时隙复用的单条双向背板总线，其特征在于：所述总线依赖于同步时钟进行工作，由同步时钟进行同步控制，总线最大总工作速率由数据采样时钟速率决定。4.如权利要求1所述的时隙复用的单条双向背板总线，其特征在于：依据设备中单板的数量，按照帧定位时钟周期，将该总线从时隙上划分成与单板数相同的时隙段，每块单板均有自己对应的时隙段；每块单板只能在该总线上自己对应的时隙段输出，其它时隙段输出开路或高阻；但在任一时隙段时单板均可读取总线上的该时隙段上的数据；每块单板的时隙段，由同步字节Header和信息净荷Data两部分组成，同步字节为该时隙段的同步和总线故障校。
6、验检测字节，信息净荷中承载的是要传递的板与板之间互通信息。5.如权利要求4所述的时隙复用的单条双向背板总线，其特征在于，为提高总线的可靠性，该总线采取如下措施：a.每块单板的同步字节，由按规律变化的字节组成并构成心跳码，同一单板时隙段的相邻两帧的心跳码不相同，采取二帧或以上相互交替，避免出现总线拉死，出现固定心跳码情形；单板接收侧，检测该交替变化的心跳码，判断该单板时隙段工作是否正常，从而使本总线具有故障检测功能；b.采用双总线结构，即单板之间采用二条完全相同的背板总线进行互连，二条总线上传输的信息完全相同；正常情况下，各单板只检测一条总线上的数据，当发现某一单板时隙段“心跳码”不正常时，转而。
7、检测另一条总线上该时隙段，取正常的时隙段信息；或同时检测接收两条总线上的时隙段数据，进行校验接收。权 利 要 求 书CN 103116564 A2/2页36.一种背板总线的冗余保护方法，其特征在于：采用两条完全相同的时隙复用的单条双向背板总线构成双总线结构，时隙复用的单条双向背板总线传送的内容完全相同，但每条时隙复用的单条双向背板总线接口分别由二个独立的接口芯片实现；所述时隙复用的单条双向背板总线为权利要求15任意之一所述的背板总线。7.如权利要求6所述的背板总线的冗余保护方法，其特征在于：正常情况下，各单板只检测一条总线上的数据，当发现某一单板时隙段“心跳码”不正常时，转而检测另一条总线上该。
8、时隙段，取正常的时隙段信息。8.如权利要求6所述的背板总线的冗余保护方法，其特征在于：各单板同时检测接收两条总线上的时隙段数据，进行校验接收。权 利 要 求 书CN 103116564 A1/5页4一种时隙复用的单条双向背板总线及其冗余保护方法技术领域0001 本发明涉及背板信号互连技术领域，具体说是一种时隙复用的单条双向背板总线及其冗余保护方法。所述时隙复用的单条双向背板总线用于通信及其它电子设备中的多单板之间进行信息互通。背景技术0002 在通信及一些大型电子设备中，通常由多块电路板（简称单板）组成，单板之间通常采用无源背板进行信号连接，单板之间信号互连的要求是简单、可靠，满足单板之间信息。
9、传输的要求。特别是在光传输设备中，随着设备的容量越来越大，单端设备中单板的数量也越来越多，单板之间信号互连的连线数越来越大，背板复杂度越来越高，印刷电路板（PCB）叠层数越来越高，因此，采用总线互连技术，减少背板连线数量，是提高设备可靠性、降低背板成本的重要技术。0003 现有总线技术很多，如I2C总线技术等，这些技术在工业电子、通信设备等领域都已有广泛应用，但存在实现协议复杂，可靠性和实时性较低的缺点，对一些高可靠性和实时性要求高等的场合，不是很适合。如在通信设备中，很多板卡之间需要互通板在位信息、实时告警信息等，这些信息数据量不大，但要求高的实时性和可靠性。发明内容0004 针对现有技术中。
10、存在的缺陷，本发明的目的在于提供一种时隙复用的单条双向背板总线及其冗余保护方法，总线结构简单、实现容易，具有高可靠性和实时性，采用该总线可以大大简化背板上各单板之间互连的信号数，降低背板复杂度和PCB层数。0005 为达到以上目的，本发明采取的技术方案是：0006 一种时隙复用的单条双向背板总线，包括同步时钟、互连线、发送单元、接收单元、总线时隙处理和控制单元以及总线协议，其特征在于：0007 发送单元：用于实现对单板数据的发送功能；0008 接收单元：单板通过该单元实现对总线上数据的接收功能；0009 互连线：用于连接各单板，在互连线上信号为单条双向信号传输；所述互连线包括背板PCB连线和连。
11、接电缆导线；0010 发送单元和接收单元同时连接到同一互连线上，发送单元和接收单元与互连线之间的接口电平按以下原则设置：当总线速率较低时采用TTL、CMOS电平，为一根总线；当总线速率较高时，采用BLVDS电平，为一对差分总线；0011 同步时钟：由帧定位时钟和数据采样时钟组成，或当单板上具有时钟锁相环，能够依据帧定位时钟恢复数据采样时钟时，则同步时钟仅由帧定位时钟组成；发送单元采样该同步时钟往总线上发送数据，接收单元采样该同步时钟从总线上采样接收数据；0012 总线时隙处理和控制单元：用于实现发送数据的组帧和接收数据的解帧，用于实现发送数据的时隙控制；说 明 书CN 103116564 A2。
12、/5页50013 总线协议：总线上的单板按照该协议实现单板数据之间的互通，至少包括总线时隙划分、单板时隙段组成、同步字节设置、输入输出控制。0014 在上述技术方案的基础上，发送单元、接收单元、总线时隙处理和控制单元每块单板上都有，为单板接口电路，同步时钟由背板提供。0015 在上述技术方案的基础上，所述总线依赖于同步时钟进行工作，由同步时钟进行同步控制，总线最大总工作速率由数据采样时钟速率决定。0016 在上述技术方案的基础上，依据设备中单板的数量，按照帧定位时钟周期，将该总线从时隙上划分成与单板数相同的时隙段，每块单板均有自己对应的时隙段；0017 每块单板只能在该总线上自己对应的时隙段输。
13、出，其它时隙段输出开路或高阻；但在任一时隙段时单板均可读取总线上的该时隙段上的数据；0018 每块单板的时隙段，由同步字节Header和信息净荷Data两部分组成，同步字节为该时隙段的同步和总线故障校验检测字节，信息净荷中承载的是要传递的板与板之间互通信息。0019 在上述技术方案的基础上，为提高总线的可靠性，该总线采取如下措施：0020 c.每块单板的同步字节，由按规律变化的字节组成并构成心跳码，同一单板时隙段的相邻两帧的心跳码不相同，采取二帧或以上相互交替，避免出现总线拉死，出现固定心跳码情形；单板接收侧，检测该交替变化的心跳码，判断该单板时隙段工作是否正常，从而使本总线具有故障检测功能；。
14、0021 d.采用双总线结构，即单板之间采用二条完全相同的背板总线进行互连，二条总线上传输的信息完全相同；正常情况下，各单板只检测一条总线上的数据，当发现某一单板时隙段“心跳码”不正常时，转而检测另一条总线上该时隙段，取正常的时隙段信息；或同时检测接收两条总线上的时隙段数据，进行校验接收。0022 一种背板总线的冗余保护方法，其特征在于：采用两条完全相同的时隙复用的单条双向背板总线构成双总线结构，时隙复用的单条双向背板总线传送的内容完全相同，但每条时隙复用的单条双向背板总线接口分别由二个独立的接口芯片实现；0023 所述时隙复用的单条双向背板总线为前述任意之一所述的背板总线。0024 在上述技。
15、术方案的基础上，正常情况下，各单板只检测一条总线上的数据，当发现某一单板时隙段“心跳码”不正常时，转而检测另一条总线上该时隙段，取正常的时隙段信息。0025 在上述技术方案的基础上，各单板同时检测接收两条总线上的时隙段数据，进行校验接收。0026 本发明所述的时隙复用的单条双向背板总线及其冗余保护方法，具有结构简单、实现容易、成本低、实时性的特点，可以大大简化背板互连的线数量，降低背板和连接器成本，提高设备可靠性。附图说明0027 本发明有如下附图：0028 图1总线时隙划分，0029 图2总线硬件实现，说 明 书CN 103116564 A3/5页60030 图3板卡时隙段组成，0031 图。
16、4总线数据接收处理，0032 图5带冗余保护的总线硬件实现。具体实施方式0033 以下结合附图对本发明作进一步详细说明。0034 本发明给出了一种时隙复用的单条双向背板总线，所有连到该总线上的单板都可以同时发送和接收数据，互不干扰，该总线由同步时钟、互连线、发送单元、接收单元、总线时隙处理和控制单元以及总线协议组成，其硬件结构如图2所示；其中：0035 发送单元：用于实现对单板数据的发送功能；0036 接收单元：单板通过该单元实现对总线上数据的接收功能；0037 互连线：用于连接各单板，在互连线上信号为单条双向信号传输；所述互连线可以为背板PCB（印刷电路板）连线，也可以是连接电缆导线；003。
17、8 发送单元和接收单元同时连接到同一互连线上，发送单元和接收单元与互连线之间的接口电平按以下原则设置：当总线速率较低（例如小于10Mbps）时采用TTL（Complementary Metal Oxide Semiconductor）、CMOS（Complementary Metal Oxide Semiconductor）电平，为一根总线；当总线速率较高（例如大于等于10Mbps）时，采用BLVDS（总线型低电压差分信号）电平，为一对差分总线；总线接口电平为TTL、CMOS或BLVDS时，单板上接口器件必须支持“线与”功能，即输出为漏极开路、集电极开路等形式；0039 同步时钟：由帧定位时钟。
18、和数据采样时钟组成，或当单板上具有时钟锁相环，能够依据帧定位时钟恢复数据采样时钟时，则同步时钟仅由帧定位时钟组成；发送单元采样该同步时钟往总线上发送数据，接收单元采样该同步时钟从总线上采样接收数据；0040 总线时隙处理和控制单元：用于实现发送数据的组帧和接收数据的解帧，用于实现发送数据的时隙控制；0041 总线协议：总线上的单板按照该协议实现单板数据之间的互通，至少包括总线时隙划分、单板时隙段组成、同步字节设置、输入输出控制。0042 发送单元、接收单元、总线时隙处理和控制单元每块单板上都有，为单板接口电路，同步时钟由背板提供。0043 在上述技术方案的基础上，所述总线依赖于同步时钟进行工作。
19、，由同步时钟进行同步控制，总线最大总工作速率由数据采样时钟速率决定。0044 在上述技术方案的基础上，依据设备中单板的数量，按照帧定位时钟周期，将该总线从时隙上划分成与单板数相同的时隙段，每块单板均有自己对应的时隙段；一般来说，为处理方便和一致性，每块单板的时隙段是均分的，如总线速率为M，单板数为N，则每块单板对外发送的最大工作速率为M/N；0045 每块单板只能在该总线上自己对应的时隙段输出，其它时隙段输出开路或高阻；但在任一时隙段时单板均可读取（输入）总线上的该时隙段上的数据；即：所有单板都可以同时发送和接收数据，只不过是采用时分复用方式，这些数据在总线上被压缩到一个时隙段中；0046 如。
20、图3所示，每块单板的时隙段，由同步字节（Header）和信息净荷（Data）两部分说 明 书CN 103116564 A4/5页7组成，同步字节为该时隙段的同步和总线故障校验检测字节，信息净荷中承载的是要传递的板与板之间互通信息，信息净荷可以按一定的自定义的协议实现板间信息的交互，具体的自定义的协议及其实现为现有技术，不再详述。0047 在上述技术方案的基础上，为提高总线的可靠性，该总线采取如下措施：0048 a.每块单板的同步字节，由有一定规律的变化字节组成（该同步字节简称心跳码）。同一单板时隙段的相邻两帧的心跳码不相同，采取多帧（二帧或以上）相互交替（如二帧交替：第一帧同步字节为A，第二帧。
21、同步字节为B，第三帧同步字节为A，第四帧同步字节为B，第五帧同步字节为A，依此类推），避免出现总线拉死，出现固定心跳码情形；单板接收侧，检测该交替变化的心跳码，判断该单板时隙段工作是否正常，从而使本总线具有故障检测功能；如图3所示；0049 b.采用双总线结构，即单板之间采用二条完全相同的背板总线进行互连，二条总线上传输的信息完全相同；正常情况下，各单板只检测一条总线上的数据，当发现某一单板时隙段“心跳码”不正常时，转而检测另一条总线上该时隙段，取正常的时隙段信息；或同时检测接收两条总线上的时隙段数据，进行校验接收。具体硬件实现如图5所示。0050 每块单板对应的时隙段的心跳码具有同步和总线故。
22、障检测功能，其设计原则有：0051 a.相邻两帧的心跳码不相同，可采取多帧相互交替，如二帧交替、三帧交替等；0052 b.如只用于总线故障检测，可采用二帧交替变化，以简化接收侧检测电路；0053 c.当需要传输的信息包数据长度很长时，可以将多帧时隙段上的信息净荷级联起来，依据需要传输的信息包数据长度，确定需要级联的信息净荷帧数，设计心跳码的交替周期和码型，实现信息的复帧传送；0054 d.同一条总线上的不同时隙段的心跳码可以相同，也可以不同；0055 e.心跳码可以与板地址码、帧数等关联起来，使该心跳码同时具有板地址校验、复帧定位等功能。0056 以在光传输设备上的板在位和告警总线实现举例说明。
23、，总线硬件实现如图2所示，为获得高的通信速率，采用BLVDS电平。单板发送和接收硬件接口可采用收发集成在一起的BLVDS收发器芯片，如TI公司的SN65MLVD048，单板中采用FPGA(可编程门阵列)或CPLD(复杂可编程逻辑器件)器件实现对总线时隙的读取和发送。0057 为提高总线可靠性，避免某一个单板接口芯片故障导致整条总线拉死，本发明还给出了一种时隙复用的单条双向背板总线的冗余保护方法，采用两条完全相同的时隙复用的单条双向背板总线，总线传送的内容完全相同，但每条总线接口分别由二个独立的接口芯片实现，不建议采用同一块芯片上集成两路接口的芯片。0058 采用双总线结构，单板之间采用二条完全。
24、相同的时隙复用的单条双向背板总线进行互连，二条总线上传输的信息完全相同。正常情况下，各单板只检测一条总线上的数据，当发现某一单板时隙段“心跳码”不正常时，转而检测另一条总线上该时隙段，取正常的时隙段信息。或同时检测接收两条总线上的时隙段数据，进行校验接收。总线数据接收处理流程如图4所示。0059 图1为一总线时隙划分的具体实施例。首先依据传输信息的需求和数据采样时钟，确定总线传输速率。总线采用BLVDS电平可以实现较高的传输速率（可以达数百兆每秒），如设备中有10块单板，要求每块单板的通信速率为1Mb/s。通信系统中一般均有可靠说 明 书CN 103116564 A5/5页8的数据采样时钟用于。
25、板之间的同步，假设数据采样时钟为19.44Mb/s，则总线可划分为10个时隙段，每块单板对应1个时隙段，每块单板发送速率约为1.944Mb/s。0060 单板上时隙处理和发送控制单元由FPGA或CPLD实现，完成以下功能：0061 1）负责对总线的组帧，根据总线规范要求，往本单板对应的时隙段中的同步字节添加心跳码（如同步字节A和同步字节B），将要传送的数据按一定的协议添加到信息净荷中。在本例中，将盘在位信息、本盘的盘地址、告警信息等，添加到信息净荷中。如图3。0062 2）负责对总线的解帧，依据总线规范，将需要接收的单板的时隙段接收下来，如本单板为单板1，需要知道8号单板的在位信息和告警信息，。
26、根据图4所示流程，解析8号单板时隙段的信息净荷内容。当检测不到该单板时隙段的心跳码变化时，认为该时隙段对应单板出现故障，给出告警指示。0063 3）总线输出控制，控制本单板输出只在本单板对应的时隙段发送（输出），其它时隙段只接收，不发送。0064 单板中FPGA或CPLD中发送和接收的数据可由单板上的CPU(中央处理器)进行写入和读取，也可由FPGA或CPLD直接作为告警和控制使用。0065 本发明通过采用同步时钟、按照互连的单板数量将该总线时隙划分成多个时隙段，每个单板占用一个时隙段进行信息传输，从而实现多块单板同时共享同一条总线。每块单板对应时隙段有交替变化的心跳码，实现单板的时隙同步和故。
27、障检测。板间传输信息通过装载到时隙段的信息净荷中传输。为避免由于某块单板上器件故障拉死整条总线，采用两条完全相同的背板总线进行冗余数据传输，接收侧选择一路工作正常的总线数据进行接收。0066 应用场景举例：0067 光传输设备上单板很多，单板之间采用背板进行互连，单板之间需传递板在位、告警、倒换控制等方面的信息，常规的实现方法是对不同的信息采用单根线进行点对点连接，随着单板数量增多，板间互连连线数呈几何级数增长，单板上需要更多的信号连接器，背板PCB非常复杂，加工难度大，成本急剧上升。0068 采用本总线，只需要两组（两对）总线，实现所有单板之间的信号互连，大大简化了背板PCB设计，减少了单板连接器数量，降低了设备成本。且总线具有故障检测和冗余功能，当发现有一组总线故障时，及时给出告警，提示进行故障排查，提高了设备的可靠性。0069 以上所述实例仅为一种应用情形，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改等同替换、改进等，均应包含在本发明保护的范围之内。0070 本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。说 明 书CN 103116564 A1/3页9图1图2图3说 明 书 附 图CN 103116564 A2/3页10图4说 明 书 附 图CN 103116564 A10。