背靠背堆叠集成电路组合件以及制作方法.pdf

一种集成电路组合件包括第一衬底和第二衬底，其中有源层形成于每一个衬底的第一表面上，且其中每一个衬底的第二表面耦接在一起。一种制造集成电路组合件的方法包括：在两个衬底中的每一个的第一表面上形成有源层；以及将衬底的第二表面耦接在一起。

权利要求书1.  一种集成电路组合件，包括：第一衬底，其具有第一表面和第二表面，第一有源层，其形成于所述第一衬底的所述第一表面上，所述第一有源层包括第一金属接合垫；第二衬底，其具有第一表面和第二表面，所述第一衬底的所述第二表面耦接到所述第二衬底的所述第二表面，以及第二有源层，其形成于所述第二衬底的所述第一表面上，所述第二有源层包括第二金属接合垫。2.  如权利要求1所述的组合件，其中所述第二衬底的厚度小于30微米。3.  如权利要求1所述的组合件，其中所述第二衬底的厚度小于10微米。4.  如权利要求1所述的组合件，其中所述第一衬底和所述第二衬底每一个的厚度小于或等于100微米。5.  如权利要求1所述的组合件，其中所述第一有源层或所述第二有源层包括无源装置。6.  如权利要求1所述的组合件，还包括：印刷电路板，所述印刷电路板电连接到所述第一有源层和所述第二有源层。7.  如权利要求6所述的组合件，其中所述印刷电路板用焊料凸块电连接到所述第一有源层。8.  如权利要求6所述的组合件，其中所述印刷电路板通过引线接合电连接到所述第二有源层。9.  如权利要求1所述的组合件，其还包括绝缘层，所述绝缘层插入所述第一衬底的所述第二表面与所述第二衬底的所述第二表面之间。10.  如权利要求1所述的组合件，其中所述第二衬底是绝缘的。11.  一种形成集成电路组合件的方法，所述方法包括：提供第一衬底，其具有第一表面和第二表面；在所述第一衬底的所述第一表面上形成第一有源层；提供第二衬底，其具有第一表面和第二表面，其中所述第二衬底包括形成于所述第二衬底的所述第一表面上的第二有源层；以及将所述第二衬底的所述第二表面耦接到所述第一衬底的所述第二表面。12.  如权利要求11所述的方法，其中所述提供第二衬底的步骤包括：提供绝缘体上半导体，其包括插入有源半导体层与把手层之间的绝缘层，以及移除所述把手层的至少一部分。13.  如权利要求12所述的方法，其中完全移除所述把手层。14.  如权利要求12所述的方法，还包括：在所述移除所述把手层的至少一部分的步骤之前，将临时载体接合到所述绝缘体上半导体的所述有源半导体层；以及在所述将所述第二衬底的所述第二表面耦接到所述第一衬底的所述第二表面的步骤之后，移除所述临时载体。15.  如权利要求11所述的方法，还包括在所述第一有源层上形成金属接合垫。16.  如权利要求11所述的方法，还包括在所述第二有源层上形成金属接合垫。17.  如权利要求11所述的方法，还包括在将所述第二衬底的所述第二表面耦接到所述第一衬底的所述第二表面之前，使所述第一衬底变薄。18.  如权利要求11所述的方法，其中所述第一衬底为半导体晶片。19.  如权利要求18所述的方法，其中所述在所述第一衬底的所述第一表面上形成第一有源层的步骤包括形成互补金属氧化物半导体电路。20.  如权利要求11所述的方法，其中所述第一有源层或所述第二有源层包括无源装置。21.  如权利要求11所述的方法，还包括：将所述集成电路组合件单一化为个别集成电路芯片。22.  如权利要求11所述的方法，还包括：将印刷电路板电连接到所述第一有源层和所述第二有源层。23.  如权利要求22所述的方法，其中所述将印刷电路板电连接到所述第一有源层和所述第二有源层的步骤包括：在所述第一有源层上形成第一金属接合垫；在所述第二有源层上形成第二金属接合垫；在所述第一有源层上的所述第一金属接合垫上形成焊料凸块；将所述焊料凸块附接到所述印刷电路板上的第三金属垫，以及将所述第二有源层上的所述第二金属接合垫引线接合到所述印刷电路板上的第四金属垫。24.  如权利要求11所述的方法，其中所述将所述第二衬底的所述第二表面耦接到所述第一衬底的所述第二表面的步骤包括：将粘合剂层施加到所述第一衬底的所述第二表面；以及使所述第二衬底的所述第二表面接触所述粘合剂层。25.  如权利要求11所述的方法，其中所述将所述第二衬底的所述第二表面耦接到所述第一衬底的所述第二表面的步骤包括融合接合。26.  如权利要求11所述的方法，其中所述将所述第二衬底的所述第二表面耦接到所述第一衬底的所述第二表面的步骤包括以不小于5微米的精度将 所述第二衬底对准到所述第一衬底。

说明书背靠背堆叠集成电路组合件以及制作方法
相关专利申请
本申请要求2012年12月21日提交且标题为“Back-to-back stacked integrated circuit assembly and method of making”的美国专利申请第13/725,403号的优先权，该案出于所有目的特此以引用的方式并入。本申请与Stuber等人在2012年12月21日提交且标题为“Thin integrated circuit chip-on-board assembly and method of making”的美国专利申请第13/725,245号，且与Stuber等人在2012年12月21日提交且标题为“Semiconductor-on-insulator integrated circuit assembly and method of making”的美国专利申请第13/725,306号有关，所述申请为本申请受让人所拥有，且特此以引用的方式并入。
发明背景
电子装置不断地在越来越小的封装中提供越来越多的功能性。这部分是通过将更多能力—处理能力、存储器等—集成到个别集成电路芯片上来实现的。然而，在小型强大装置的开发中，将越来越多的集成电路芯片本身配合到越来越小的封装中的能力也是重要的。
集成电路芯片通常附接到印刷电路板。这些板含有一个或多个金属迹线和通路层，从而提供到芯片和其它组件的电连接，因此完成电子系统。通过使用附接其组件芯片的创新方式，可使板变小，以便配合到较小的装置中。
集成电路芯片可以若干方式附接到印刷电路板。通常，它们安装在具有引脚的各种配置的封装中，所述引脚又插入印刷电路板中的孔中，并固定在适当位置。为了更小的轮廓，可省略封装步骤，且可将芯片直接安装在板上。用于将芯片安装在封装中和直接安装在板上的常见芯片安装技术为引线接合。在此方法中，较薄的引线将封装中或 板上的垫连接到芯片上的垫。通常，这些接合垫沿芯片的上表面的外侧边缘定位。
由于引线接合的芯片所需的板面积超过芯片面积达引线的长度，因此可用其它方法来代替引线接合。在称为倒装芯片或C4(用于受控塌陷芯片连接)的第二方法中，用焊料凸块来涂覆芯片上的接合垫，且芯片面朝下安装在板上。在此方法中，芯片所使用的板上的占用面积不大于芯片的面积。消除长引线也能具有性能优势。
减小板大小的另一方法是将芯片一个堆叠在另一个之上，同时仍电连接到板。设计者经常发现堆叠相关芯片(例如存储器芯片及其控制器)是有利的。在此情况下，上部芯片通常直接连接到下部芯片，且不一定连接到板。此堆叠式芯片组合件将通常需要垂直连接，例如穿硅通路，来将信号和/或电力路由到所述芯片中的至少一个。此类垂直连接(虽然昂贵)可导致显著的封装大小减小，尤其是在此技术与倒装芯片贴装组合的情况下。在这些组合件中，两个芯片均倒置，其中C4凸块形成于下部芯片上；或它们面对面贴装，其中C4凸块直接形成于垂直连接件上。
在一些情况下，芯片堆叠可为有益的，但不需要垂直连接。举例来说，多个相同存储器芯片可连接到一个控制器芯片，以便增加存储器容量。在此情况下，存储器芯片可堆叠且个别地接合到印刷电路板，从而将所述存储器芯片连接到附近的控制器芯片。在这些情况下，两个芯片通常右侧向上贴装，且两者被引线接合到板。然而，芯片堆叠所提供的面积节省中的一些因许多引线接合所消耗的面积而失去。
因此，越来越需要以具成本效益的方式来生产较小的复杂电路板。
如本文以及所附权利要求书中所使用，电路形成于衬底上的区被称为有源层。术语“有源层”所指代的电路无需含有任何有源装置；相反，此层可含有仅包括无源装置的电路。此类无源电路的实例包括带通滤波器和电阻分压器。
发明概述
在一个实施方案中，一种集成电路组合件包括衬底，其具有第一表面和第二表面，所述第一表面具有形成于其中的有源层。第一有源层包括第一金属垫。提供具有第一表面和第二表面的第二衬底，其中第二有源层形成于所述第一表面中，使得第二衬底的第二表面耦接到第一衬底的第二表面。第二有源层包括第二金属垫。
在另一实施方案中，一种制造集成电路组合件的方法包括提供具有第一表面和第二表面的第一衬底。第一有源层形成于第一衬底的第一表面上。提供第二衬底，其具有第一表面和第二表面，且还具有形成于其第一表面上的第二有源层。第二衬底的第二表面耦接到第一衬底的第二表面。
附图简述
本文所描述的本发明的方面和实施方案中的每一个可单独或彼此组合使用。现在将参考附图来描述所述方面和实施方案。
图1是用于形成背靠背堆叠整体集成电路的示例性方法的流程图。
图2a到图2f示出根据一些实施方案的形成背靠背堆叠集成电路的阶段的横截面图。
图3是背靠背堆叠集成电路的另一实施方案的横截面图。
图4a到图4b是背靠背堆叠集成电路的另一实施方案的横截面图。
图5a到图5b是背靠背堆叠集成电路的另一实施方案的横截面图，其中第三集成电路堆叠在背靠背集成电路组合件之上。
图6是将SOI有源层转移到整体CMOS集成电路的后部的示例性方法的流程图。
图7a到图7f示出根据一些实施方案的形成堆叠整体CMOS/SOI集成电路的阶段的横截面图。
具体实施方式
电子组合件通常包括附接到印刷电路板的多个集成电路芯片。所述印刷电路板含有布线和连接，其与所附接的集成电路一起形式完整的功能系统。为了最小化此组合件的占用面积，集成电路芯片通常一个堆叠在另一个之上。
本发明公开一种堆叠芯片组合件和堆叠芯片的方法。所呈现的芯片堆叠程序较简单且成本低。在本发明的实施方案中，描述其中将集成电路芯片背靠背地一个堆叠在另一个上并电连接到印刷电路板的方法。在此配置中，每一个芯片上的接合垫是易接近的，而无需例如穿硅通路等垂直连接。芯片之间的垂直连接通常需要昂贵的一个芯片与另一芯片的高精度对准(<5微米)，因为垂直通路的直径通常小于5微米，且间隔开小于5微米。因此，在本发明中，此昂贵的、高度精确的芯片到芯片对准是不必要的。
在本发明中，可用焊料凸块(“倒装芯片”方法)来将芯片中的一个接合到板，以获得最小的芯片轮廓面积。可使一个或两个芯片薄化，从而实现较薄的板组合件，这对于小型的薄电子装置来说通常是必要的。事实上，第一芯片可在结构上支撑第二芯片，使得第二芯片可薄化到10微米或以下。可替代地，第二芯片可为绝缘体上半导体(SOI)，其使用层转移技术接合到第一芯片，从而实现更加薄的组合件。
图1示出本公开的方法的一个实施方案，其中形成于整体半导体衬底上的两个集成电路背靠背耦接，且附接到印刷电路板，以便将两个电路电连接到所述板。在图1的流程图1000中，在步骤1010中提供第一衬底，例如硅晶片，其具有第一表面和第二表面。在步骤1015中，第一有源层形成于第一衬底的第一表面上，例如通过使用标准的互补金属氧化物半导体(CMOS)制造工艺。此工艺可例如形成晶体管、触点和互连层，其经连接以形式集成电路。在步骤1020中，在第一 有源层上形成金属接合垫。此垫可电连接到步骤1015中所形成的集成电路的输入、输出、电力、接地或一些其它节点。物理上，此垫可连接到作为步骤1015的一部分而形成的金属互连层。
在步骤1025中，提供第二衬底，其具有第一表面和第二表面，且还具有形成于其第一表面上的第二有源层。举例来说，第二衬底可为第二硅晶片，其具有使用CMOS工艺形成于其第一表面上的有源层，类似于步骤1015。在步骤1030中，在第二有源层上形成金属接合垫。在一个实施方案中，此金属接合垫类似于在步骤1020中形成于第一有源层上的接合垫。在步骤1035中，可使所述衬底中的任一个或两个薄化。可例如通过磨削将材料从任一衬底的第二表面移除。在步骤1040中，将第一衬底的第二表面接合到第二衬底的第二表面。可使用导致永久接合的任何晶片接合方法；例如直接硅或融合接合、永久粘合剂接合、金属互扩散或共融接合。注意，在一些实施方案中，此步骤将包括对准步骤，使得每一个衬底上的划线彼此粗略地对准。在一些实施方案中，绝缘层(例如，二氧化硅)可生长或沉积在第一衬底的第二表面或第二衬底的第二表面或两者上。
仍参看图1，在步骤1045中，在第一有源层上的第一金属接合垫上形成焊料凸块。此步骤可包括例如在形成焊料凸块之前，测试每一个衬底上的芯片。在步骤1050中，任选地将接合的衬底组合件单一化为个别芯片。单一化步骤可包括例如用锯子切成小块。在步骤1055中，将焊料凸块附接到印刷电路板上的第三金属垫。此步骤可例如通过完成焊接步骤来实现；也就是说，通过使焊料凸块熔化，使得其粘合到印刷电路板上的第三金属垫的材料来实现。在步骤1060中，将第二有源层上的第二金属接合垫引线接合到印刷电路板上的第四金属垫。所得的结构具有两个堆叠集成电路，两者均独立地电连接到印刷电路板。
图2a到图2f示出根据图1的方法来制造的示例性堆叠集成电路。在图2a中，提供第一衬底100，其具有第一表面101和第二表面102。此衬底可例如为硅晶片，其厚度例如为500微米到900微米。可替代 地，此衬底可包括不同半导体，例如锗、砷化镓或氮化镓，或其可包括绝缘体，例如蓝宝石或石英。在图2b中，第一有源层103形成于第一衬底100上。此有源层可包括例如晶体管(包括例如，栅极、源极、漏极和主体区)、隔离区域、触点和互连层，从而形成完整的集成电路。此有源层可用若干集成电路制造序列中的任何序列来形成；例如CMOS工艺，或具有双极晶体管的CMOS工艺(BiCMOS)，或除MOS晶体管之外还形成高功率装置或光电子装置的工艺。有源层103可包括通过划线108分离的多个集成电路。这些划线的宽度可例如为40微米或80微米。图2b还示出形成于第一有源层中的金属接合垫104。这些金属垫可由与焊料凸块或引线接合相容的任何金属制成；例如铜或铝。金属接合垫104的形成也可包括钝化层的形成，例如氮化硅或氮氧化硅，以防止电路与其环境发生反应。金属接合垫104的形成因此将包括形成用来接近接合垫104的垫开口。
图2c示出第二衬底200，其可类似于第一衬底100，具有第一表面201和第二表面202。第二衬底可为例如厚度类似于第一衬底(即，500到900微米)的硅晶片，或不同半导体(例如锗)；或绝缘体(例如蓝宝石)的晶片。此第二衬底具有形成于其第一表面201上的有源层203；此有源层可例如使用与用来形成第一有源层101的工艺类似的工艺形成，或可使用形成不同电路元件的不同工艺。有源层203也可包括通过划线208分开的多个集成电路。这些划线示出形成于可具有与第一有源层103上的划线108相同的宽度。图2c中还第二有源层203中的第二组金属接合垫204。这些金属垫204可由与第一金属接合垫104类似的金属形成，或可由不同金属形成。类似地，金属接合垫204的形成可包括钝化层的形成。在图2c中，第一衬底100的第二表面102和第二衬底200的第二表面202接合在一起，从而形成经接合集成电路组合件240。
在此接合步骤之前，可使衬底100和200中的任一个或两个例如薄化到150微米，或100微米或80微米，或50微米，或30微米，或10微米的最终厚度。如果一个衬底未薄化到结构不稳定性的点(例 如，衬底大于硅晶片的约100微米)，那么其它衬底可充分薄化；例如薄化到30微米或10微米。在任何情况下，薄化步骤可包括例如首先将衬底的第一表面101或201附接到粘性背磨带，或附接到涂覆有粘合剂的刚性把手晶片。衬底的第二表面102或202接着可经历机械或化学机械磨削步骤，或纯化学抛光步骤，或这些步骤的任何组合。
在将表面102和202放在一起进行接合之前，可使用例如红外线成像来使衬底100和200彼此对准。此对准的目的可为使划线108和208一个对准在另一个之上。因此，此对准步骤所需的精度取决于例如划线108和208的宽度；例如对准精度可为划线宽度的四分之一，或10微米，或20微米。与例如必须通过接合来完成穿硅通路连接的对准晶片所需的精度相比，此精度是较不严格的精度。此对准可需要小于1微米的精度。因此，与形成其它集成电路组合件所需的接合设备和工艺相比，本发明的实施方案可使用较便宜的接合设备和工艺。
并且在接合之前，可将电介质层沉积在表面102或202或两者上。这可包括例如二氧化硅或氮化硅层。此层可例如通过等离子体增强的化学气相沉积(PECVD)来形成。表面102和202中的任一个或两个上的电介质层可使形成于衬底100和200上的电路更好地彼此隔离。
接着将两个衬底100和200的第二表面102和202接合在一起。可使用用于接合的若干方法中的任一种，包括但不限于：硅直接或融合接合、永久粘合剂接合(例如，使用苯并环丁烯或聚酰亚胺)，或使用金属互扩散或共融层的接合，例如铜、锡或金。这些接合技术可在大气下，或在真空中，在例如低于450摄氏度(℃)，或低于350℃，或低于250℃的温度，或在室温下发生。一些接合技术，例如金属互扩散接合，需要相对较高的接合压力(例如，60千牛顿)；其它(例如)粘合剂接合或融合接合)需要较轻的接合压力(例如，小于5牛顿)。一些接合方法，例如直接或融合接合，可需要表面激活步骤，其可使每一表面变为亲水性的，从而允许形成范德瓦耳斯键。此激活步骤可包括等离子体处理、湿式化学处理，或这些处理的组合。可需要例如400℃下的退火步骤来将范德瓦耳斯键转换成共价键。注意，一些接 合技术(例如，粘合剂或金属互扩散接合)需要使用中间层(例如，粘合剂或金属)，其保留在组合件中(图2c中未示出)。在接合之后，使任一或两个衬底100和200薄化时所使用的任何粘性带或刚性把手通常被移除。这可例如使用机械、热或化学手段或其任何组合来实现。
转向图2d，将焊料凸块205施加到连接到有源层203的金属垫204。焊料凸块可由例如铅、锡、铜、铋、银、镓、铟或其一些组合组成。焊料凸块的直径可为500微米，或直径为100微米，或直径为50微米，或直径为25微米，且焊料凸块可放置在1毫米节距，或200微米节距，或100微米节距，或50微米节距上。可通过若干工艺中的任一种，例如通过电镀、丝网印刷、蒸发或从玻璃模具转移来施加焊料凸块。在附接焊料凸块之前，金属垫204可具有沉积在其上的额外金属层，例如钛、锡、钨、铜，或其一些组合。在施加焊料凸块205之前，可对形成于有源层103和203中的集成电路进行电测试。
图2e示出通过使集成电路组合件240(图2d)单一化而形成的两个经接合集成电路组合件250a和250b。此单一化工艺可使用若干方法中的任一种来将经接合的晶片对切成小块，例如机械锯、激光切割或干式蚀刻。可沿划线108和208(图2d)来分离集成电路组合件。
在图2f中，带凸块组合件250a附接到印刷电路板206，印刷电路板206上已形成有金属垫107和207。这些垫可由例如铜或铝组成。将组合件250a放置成使得焊料凸块205接触金属垫207。接着使焊料凸块熔化，以形成印刷电路板206上的垫207与有源层203上的垫204之间的电连接。此熔化可通过例如超声波焊接或回流焊接来执行。此熔化所需的温度可为例如约250℃，或约200℃，或约150℃。也可执行经接合组合件250a的底部填充，其中将电介质层(未图示)插入组合件250a与板206之间。
图2f中还示出第一有源层103到印刷电路板206上的金属垫107的连接。通过使用引线105来形成此连接。这些引线可由例如铝、金或铜组成，铝、金或铜可与例如铍或镁组成合金。为了将引线105连 接到垫107和104，可使用若干引线接合工艺中的任一种，包括球接合或楔形物接合。使用热量、超声波能量、压力或其一些组合来将引线105焊接到垫107和104。
在图3中，示出替代经组合结构。在此结构中，集成电路组合件250a的第一有源层103可电连接到第二集成电路组合件250b的有源层103，而不是连接到印刷电路板206。此连接可例如通过使用引线109来将组合件250a和250b上的垫104彼此引线接合来实现。
在图4a到图4b中，描述经组合结构的另一替代实施方案。在图4a中，示出单个集成电路组合件250a，其中焊料凸块115和205分别施加到金属垫104和204。在图4b中，带凸块组合件250a附接到印刷电路板206和216，印刷电路板206和216上已分别形成有金属垫207和107。将组合件250a放置成使得焊料凸块205接触金属垫207，且焊料凸块115接触金属垫107。接着使焊料凸块熔化，以形成印刷电路板206上的垫207与有源层203上的垫204之间，以及印刷电路板216上的垫107与有源层103上的垫104之间的电连接。此熔化可例如通过超声波焊接或回流焊接来执行。
在图5a到图5b中，描述根据本发明的经组合结构的又一替代实施方案。在此实施方案中，以向三个集成电路中的每一个中的所有电路元件提供到达印刷电路板的电路径的方式，将三个集成电路一个堆叠在另一个之上，且附接到印刷电路板。在图5a中，除施加到垫204的焊料凸块205之外，将焊料凸块115施加到单个集成电路组合件250a的金属垫104中的一些而不是全部。图5b示出第三衬底260，其具有第一表面261、第二表面262，以及形成于第一表面261上的有源层263。垫264形成于有源层263中。将第三衬底260放置成使得垫264接触焊料凸块115。图5b还示出具有垫207和107的印刷电路板206。将组合件250a放置成使得焊料凸块205接触金属垫207。接着使焊料凸块熔化，以形成印刷电路板206上的垫207与有源层203上的垫204之间，以及衬底260上的垫264与有源层103上的垫104中的一些之间的电连接。最后，图5b还示出将其它垫104连接 到印刷电路板206上的垫107的引线105。以此方式，有源层263中的电路元件可具有穿过有源层103中的电路元件到达印刷电路板206的电路径。
图6示出本公开的方法的另一实施方案，其中将两个集成电路(其中之一为绝缘体上半导体)背靠背接合，并附接到印刷电路板，以便将两个电路电连接到板。在图6的流程图400中，在步骤410中提供第一衬底，例如硅晶片，其具有第一表面和第二表面。在步骤415中，类似于先前实施方案(图1)中的步骤1015，例如通过使用标准的互补金属氧化物半导体(CMOS)制造工艺来在第一衬底的第一表面上形成第一有源层。
在步骤420中，提供绝缘体上半导体，包括把手层。举例来说，绝缘体上半导体，包括把手层，可由薄硅层和厚硅把手层组成，其中薄的二氧化硅层沉积在所述薄硅层与厚硅把手层之间。例如使用CMOS工艺在硅层薄中形成有源层。在步骤425中，将临时载体接合到有源半导体层。这可例如通过使用涂覆有可分解粘合剂的硅晶片来完成。所述临时载体在下一步骤430期间为绝缘体上半导体提供支撑，其中所支撑的绝缘体上半导体的把手层被完全或部分地移除。如果把手层留下足够厚，那么临时载体的接合(步骤425)可能是不必要的。此移除步骤可包括机械磨削或化学抛光。使用类似的机械或化学手段，可在步骤435中使第一衬底变薄。在步骤440中，将第一衬底的第二表面接合到绝缘体上半导体的绝缘层或把手层留下的部分的暴露表面。可使用导致永久接合的任何晶片接合方法，类似于先前流程图(图1)中的步骤1040。并且，此步骤可包括对准步骤。在步骤445中，移除支撑绝缘体上半导体的临时载体。接着以与图1的步骤1045到1060中所描述的步骤类似的方式，对所得的集成电路组合件加凸块、使其单一化，并附接到印刷电路板。
图7a到图7f示出根据图6的方法来制造的示例性堆叠集成电路。在图7a中，提供绝缘体上半导体300，其包括有源层303和把手层311，其间安置有绝缘层310。绝缘层310具有与把手层311接触的 表面302。把手层311可为例如厚度为500到900微米的硅晶片。绝缘体310可为例如厚度可为0.1到2微米的二氧化硅。有源层303可例如为薄硅层，其中可已形成晶体管(包括例如栅极、源极、漏极和主体区)、隔离区域、触点和互连层。薄硅层的厚度可例如为0.05到3微米。有源层303可形成完整的集成电路。此有源层可用与先前实施方案(图2b)中所描述的技术类似的技术来形成。类似地，有源层303可包括通过划线308分离的多个集成电路。图7a还示出形成于有源层303中的金属接合垫304。并且，这些金属垫可由与焊料凸块或引线接合相容的任何金属制成；例如铜或铝。接合垫304的形成可包括钝化层以及钝化层中的垫开口的形成。
在图7b中，临时载体312接合到绝缘体上半导体300的有源层303。此临时载体可例如为包括硅、碱石灰或硼硅酸盐玻璃或蓝宝石的晶片。临时载体可涂覆有接合粘性层(未图示)，其可包括例如合成蜡、热塑性聚合物或紫外线(UV)可固化聚合物。接合工艺可包括例如加热临时载体，并使其与绝缘体上半导体接触。在接合期间，可施加1到5牛顿每平方厘米(N/cm2)或10到50N/cm2的压力。如果使用UV可固化粘合剂，那么接合步骤将包括用UV光通常穿过透明临时载体来照射。
在图7c中，移除把手层311。此移除工艺可包括例如机械或化学机械磨削步骤，或纯化学抛光步骤，或这些步骤的组合。尽管图7c中未示出，但把手层311的一部分可留在绝缘体310上。如果足够的把手层留在绝缘体310上，使得绝缘体上半导体自立(例如，如果留下100微米的把手层)，那么上文所述的临时载体处理(图7b)可为不必要的。
转到图7d，由临时载体312支撑的有源层303和绝缘体310接合到衬底100的第二表面102。衬底100可为硅晶片，或不同半导体(例如锗)；或绝缘体(例如蓝宝石)的晶片。在接合之前，可使衬底100变薄；例如通过包括附接到粘性背磨带或附接到刚性把手，且随后以机械方式磨削或以化学方式处理的工艺，如先前所述。尽管图7d示 出接合到衬底100的表面102的绝缘体310的表面302，剩余把手层(未图示)的一些可插入表面302与102之间。图7d中所描绘的接合步骤可包括对准步骤，以便确保划线308和108中的一个位于另一个之上。此对准步骤所需的精度例如为划线宽度的四分之一，或10微米，或20微米。与例如必须通过接合来完成穿硅通路连接的对准晶片所需的精度相比，此精度是较不严格的精度。注意，透明的临时载体312(例如玻璃载体)可对此对准步骤有利。
图7d中所使用的接合方法可为先前所提到的永久方法中的任一种，包括但不限于：硅直接或融合接合、永久粘合剂接合，或使用金属互扩散或共融层的接合，例如铜、锡或金。注意，一些接合技术(例如，粘合剂或金属互扩散接合)需要使用中间层(例如，粘合剂或金属)，其留在组合件中(图7d中未示出)。
在图7e中，移除所使用的临时载体512，以及在变薄期间用来支撑衬底100的粘性带或刚性把手(如果使用的话)。这可例如使用机械、热或化学手段或其任何组合来完成。结果是经接合的集成电路组合件340。
组合件340接着经历上文对图2d到图2f的描述中所论述的相同步骤(未图示)：测试、焊料凸块、单一化，以及个别组合件到印刷电路板的焊接和引线接合。图3f示出最终结果：附接到具有接合垫107和207的印刷电路板206的集成电路组合件350a，其中集成电路组合件350a的垫304通过焊料凸块205连接到电路板垫207，且集成电路组合件350a的垫104通过引线105连接到电路板垫107。
虽然已相对于本发明的具体实施方案详细描述了说明书，但本领域的技术人员将了解，在获得对前述内容的理解后，可容易构思对这些实施方案的更改、改变和均等物。在不脱离本发明的精神和范围的情况下，本领域的技术人员可实践对本发明的这些和其它修改和改变。此外，本领域的技术人员将了解，前面的描述仅作为实例，且并不旨在限制本发明。因此，本发明的标的物旨在涵盖此类修改和改变。