集成电路的阱的制造方法.pdf

上传人:1*** 文档编号:1520573 上传时间:2018-06-20 格式:PDF 页数:17 大小:653.53KB
返回 下载 相关 举报
摘要
申请专利号:

CN201310726884.4

申请日:

2013.12.25

公开号:

CN104752193A

公开日:

2015.07.01

当前法律状态:

授权

有效性:

有权

法律详情:

授权|||实质审查的生效IPC(主分类):H01L 21/3105申请日:20131225|||公开

IPC分类号:

H01L21/3105; H01L21/265

主分类号:

H01L21/3105

申请人:

北大方正集团有限公司; 深圳方正微电子有限公司

发明人:

潘光燃; 文燕; 石金成; 高振杰; 王焜

地址:

100871北京市海淀区成府路298号中关村方正大厦9层

优先权:

专利代理机构:

北京同立钧成知识产权代理有限公司11205

代理人:

刘芳

PDF下载: PDF下载
内容摘要

本发明提供一种集成电路的阱的制造方法。该方法包括依次在衬底表面生长初始氧化层、淀积氮化硅和涂覆光刻胶;并实施第一次光刻,在第一预设区域形成第一元素掺杂区和第一氧化层;再涂覆光刻胶,去除第二预设区域的光刻胶;第二预设区域包括与第一预设区域重合的第三预设区域,以及与第一预设区域完全不重合的第四预设区域;在第四预设区域形成第二元素掺杂区和第二氧化层,在第三预设区域形成第三氧化层;在第一预设区域和第二预设区域之外的区域,形成第二元素掺杂区;最后对衬底进行热处理,以使得上述第一元素和第二元素扩散形成P阱和N阱。本发明相比传统方法节省光刻次数,降低了成本。

权利要求书

权利要求书1.  一种集成电路的阱的制造方法,其包括:在衬底表面形成初始氧化层,在初始氧化层表面淀积氮化硅,形成氮化硅层;在氮化硅层表面涂覆光刻胶,去除第一预设区域的光刻胶和氮化硅,使该第一预设区域内暴露出初始氧化层;在所述第一预设区域的衬底的表层形成第一元素掺杂区,去除所述第一预设区域之外的光刻胶,在所述第一元素掺杂区的表面形成第一氧化层,所述第一氧化层的厚度大于所述初始氧化层的厚度;去除所述第一预设区域之外的氮化硅,在初始氧化层和第一氧化层表面重新形成氮化硅层,在其表面涂覆光刻胶,去除第二预设区域的光刻胶和氮化硅,所述第二预设区域包括与第一预设区域重合的第三预设区域,以及与第一预设区域不重合的第四预设区域;在所述第四预设区域的衬底的表层形成第二元素掺杂区,去除所述第二预设区域之外的光刻胶,在所述第二元素掺杂区的表面形成第二氧化层,在所述第三预设区域形成第三氧化层,所述第三氧化层的厚度大于所述第一氧化层;去除所述第二预设区域之外的氮化硅,在所述第一预设区域和所述第二预设区域之外的衬底表层形成第二元素掺杂区;对经上述处理的衬底进行热处理,以使得上述第一元素和第二元素扩散形成P阱和N阱;其中所述第一元素或第二元素选自硼元素和ⅤA族元素中的一种,且所述第一元素和第二元素不同族。2.  根据权利要求1所述的方法,其中,所述第一元素为硼元素,所述第二元素为磷元素。3.  根据权利要求1所述的方法,其中,在所述第一预设区域和所述第二预设区域之外的衬底表层形成与在所述第四预设区域的所述衬底表层形成的第二元素掺杂区的掺杂浓度不同的第二元素掺杂区。4.  根据权利要求1所述的方法,其中,所述初始氧化层的厚度为20-500埃。5.  根据权利要求1所述的方法,其中,所述氮化硅层的厚度为500-10000埃。6.  根据权利要求1所述的方法,其中,形成所述第一元素掺杂区或第二元素掺杂区的方法为:采用离子注入的方法,注入第一元素或第二元素至相应区域的衬底表层。7.  根据权利要求6所述的方法,其中,注入第一元素采用的剂量为3E12-3E13原子/平方厘米,注入第二元素采用的剂量为0.5E12-3E13原子/平方厘米。8.  根据权利要求6所述的方法,其中,所述注入第一元素的注入能量为能够使第一元素的原子穿透所述初始氧化层到达所述衬底表层,且不能穿透所述光刻胶。9.  根据权利要求6所述的方法,其中,所述注入第二元素的注入能量为能够使第二元素的原子穿透所述初始氧化层到达所述衬底表层,且不能穿透所述光刻胶、第一氧化层、第二氧化层和第三氧化层。10.  根据权利要求8或9所述的方法,其中,所述注入能量为10-1000千电子伏。11.  根据权利要求1所述的方法,其中,所述热处理为在温度900-1300摄氏度下处理30-900分钟。

说明书

说明书集成电路的阱的制造方法
技术领域
本发明涉及一种集成电路的阱的制造方法,属于半导体器件制造技术领域。
背景技术
纯净且具有完整晶体结构的半导体称为本征半导体,比如本征硅和本征锗,集成电路常用的半导体材料是硅。在本征半导体中人为的掺入杂质元素,即形成杂质半导体,比如:在本征硅中掺入ⅤA族元素,形成的杂质半导体为N型半导体;在本征硅中掺入ⅢA族元素,形成的杂质半导体为P型半导体。根据其掺入杂质的多少,也即N型半导体或P型半导体的掺杂浓度的大小,可以把杂质半导体分为重掺杂和轻掺杂两种类型。
集成电路是通过在衬底上实施一系列工艺步骤形成微细的半导体器件、以及由这些器件组成一定功能的电路结构,然后封装形成的;这些工艺步骤包括光刻、刻蚀、掺杂(包括离子注入等掺杂工艺)、热处理、生长薄膜层等。通常,衬底为轻掺杂的N型半导体或P型半导体。
在集成电路的结构中,所有器件都是制作在阱的表层之中或其表面之上的,阱是制作在衬底的表层之中的具有一定深度的掺杂区域,按照其掺杂类型可分为N阱和P阱。通常,N阱的掺杂元素可以为磷、砷或锑,P阱的掺杂元素为硼。
通常,阱的实施工艺属于集成电路的前道工序,在完成阱的制作之后,在阱的表层之中及其表面之上制作二极管、三极管、MOS管、电阻、电容等器件。
集成电路中所集成的各类器件对阱的掺杂类型和掺杂浓度要求是不一样的,通常集成电路可具有2-4种不同的阱。如图1所示,在复杂的集成电路中,往往要求有两种掺杂浓度的N阱和两种掺杂浓度的P阱,即第一N阱10、第二N阱30、第一P阱20和第二P阱40,其中第一N阱10和第二N 阱30的掺杂浓度不相等,第一P阱20和第二P阱40的掺杂浓度不相等。
通常阱的制作需要通过光刻工艺来实现。光刻工艺的具体步骤例如:在衬底表面涂覆光刻胶,然后去除预设区域的光刻胶,在所述预设区域形成光刻胶窗口,所述光刻胶窗口区域之外的区域的光刻胶对后续注入掺杂或刻蚀工艺形成掩蔽作用,在所述注入掺杂或刻蚀工艺完成之后,去除覆盖在所述衬底表面的剩余光刻胶。
传统方法中,通常需要采用四次光刻实现上述四种阱的制作,即分别采取光刻工艺,在预设区域形成光刻胶窗口,然后对所述预设区域注入所需类型和浓度的杂质,然后进行热处理,形成第一N阱、第二N阱、第一P阱和第二P阱。众所周知,光刻工艺的成本很高,从而导致以上传统方法的工艺成本较高。
发明内容
本发明提供一种集成电路的阱的制造方法,能够制造两种不同掺杂浓度的N阱和两种不同掺杂浓度的P阱,同时降低了光刻的次数,节约了工艺成本。
本发明提供一种集成电路的阱的制造方法,其包括:
在衬底表面形成初始氧化层,在初始氧化层表面淀积氮化硅,形成氮化硅层;
在氮化硅层表面涂覆光刻胶,去除第一预设区域的光刻胶和氮化硅,使该第一预设区域内暴露出初始氧化层;
在所述第一预设区域的衬底的表层形成第一元素掺杂区,去除所述第一预设区域之外的光刻胶,在所述第一元素掺杂区的表面形成第一氧化层,所述第一氧化层的厚度大于所述初始氧化层的厚度;
去除所述第一预设区域之外的氮化硅,在初始氧化层和第一氧化层表面重新形成氮化硅层,在其表面涂覆光刻胶,去除第二预设区域的光刻胶和氮化硅,所述第二预设区域包括与第一预设区域重合的第三预设区域,以及与第一预设区域不重合的第四预设区域;
在所述第四预设区域的衬底的表层形成第二元素掺杂区,去除所述第二预设区域之外的光刻胶,在所述第二元素掺杂区的表面形成第二氧化层,在 所述第三预设区域形成第三氧化层,所述第三氧化层的厚度大于所述第一氧化层;
去除所述第二预设区域之外的氮化硅,在所述第一预设区域和所述第二预设区域之外的衬底表层形成第二元素掺杂区;
对经上述处理的衬底进行热处理,以使得上述第一元素和第二元素扩散形成P阱和N阱;
其中所述第一元素或第二元素选自硼元素和ⅤA族元素中的一种,且所述第一元素和第二元素不同族。
本发明中,所述第一元素和第二元素可分别独立地选自于硼元素和ⅤA族元素中的一种。例如所述第一元素为硼元素,所述第二元素为选自ⅤA族元素中的一种;或者所述第一元素为选自ⅤA族元素中的一种,所述第二元素为硼元素。
进一步地,所述第一元素为硼元素,所述第二元素为磷元素。
进一步地,在所述第一预设区域和所述第二预设区域之外的衬底表层形成与在所述第四预设区域的所述衬底表层形成的第二元素掺杂区的掺杂浓度不同的第二元素掺杂区。
进一步地,所述初始氧化层的厚度为20-500埃。
进一步地,所述氮化硅层的厚度为500-10000埃。
进一步地,形成所述第一元素掺杂区或第二元素掺杂区的方法为:采用离子注入的方法,注入第一元素或第二元素至相应区域的衬底表层。
进一步地,注入第一元素采用的剂量为3E12-3E13原子/平方厘米,注入第二元素采用的剂量为0.5E12-3E13原子/平方厘米。
进一步地,所述注入第一元素的注入能量为能够使第一元素的原子穿透所述初始氧化层到达所述衬底表层,且不能穿透所述光刻胶。
进一步地,所述注入第二元素的注入能量为能够使第二元素的原子穿透所述初始氧化层到达所述衬底表层,且不能穿透所述光刻胶、第一氧化层、第二氧化层和第三氧化层。
进一步地,所述注入能量为10-1000千电子伏。
进一步地,所述热处理为在温度900-1300摄氏度下处理30-900分钟。
本发明提供一种的集成电路的阱的制造方法,第一氧化层、第二氧化层 和/或第三氧化层对后续的注入掺杂工艺形成掩蔽作用,从而达到对预设区域注入掺杂、预设区域之外的区域不掺杂的自对准注入效果;而且,本发明在获得浓度不同的元素掺杂区的同时,可实现通过对氧化层厚度的控制来精确控制衬底掺杂区的掺杂浓度;除此之外,本发明还可达到比传统方法节省光刻次数的目的,因此比传统方法的成本更低。
附图说明
图1为集成电路的阱和衬底的剖视图。
图2-18为经各步骤处理后的衬底的剖视图。
具体实施方式
以下参照本发明实施例的附图来更充分地描述本发明。然而,本发明可以许多不同形式来体现,不应理解为限于本文陈述的实施例。
在集成电路中的第一N阱、第二N阱、第一P阱、第二P阱的个数不限,且各个阱的位置关系是没有特殊限定的。为方便表述,下文分别以一个第一N阱、第二N阱、第一P阱和第二P阱为例对本发明提供的集成电路的阱的制造方法进行详细说明。
本发明提供的集成电路的阱的制造方法,其工艺流程如下:
<1>、在衬底1表面生长初始氧化层2(厚度为T0),在初始氧化层2表面淀积氮化硅,形成氮化硅层3,结果如图2所示。其中,生长初始氧化层2的过程具体为:在高温设备中通入氧气,使衬底1发生氧化反应生成氧化层。所述高温设备通常可使用为炉管,氧化反应的温度范围可以为900-1100℃。在初始氧化层2表面淀积氮化硅可使用化学气相沉积方法来实现,具体操作与现有技术中的相同。
其中,所述衬底1可为N型衬底或P型衬底,电阻率可为1-200欧姆·厘米,厚度可为200-2000微米;所述初始氧化层2的厚度可为20-500埃,所述氮化硅的厚度可为500-10000埃。
<2>、第一光刻工艺:在上述氮化硅层3表面涂覆光刻胶4,去除第一预设区域100的光刻胶4,在所述第一预设区域100形成光刻胶4窗口,结果如图3所示。
<3>、刻蚀:去除所述第一预设区域100的氮化硅,在所述第一预设区域100形成氮化硅窗口,去除氮化硅一般可采用热磷酸或干法刻蚀实现(以下步骤中相同),结果如图4所示。
<4>、第一注入掺杂:对所述第一预设区域100的衬底1的表层采用离子注入的方法(以下注入掺杂步骤相同)注入第一元素硼元素,结果如图5所示。通常离子注入可采用注入机来实现,具体操作与现有技术中的相同。
所述硼元素的注入剂量为D1,D1=3E12-3E13原子/平方厘米,所述注入剂量与相应区域的掺杂浓度相等;设定的注入能量足以使硼原子穿透所述初始氧化层2到达衬底1的表层(表层是位于衬底1内部并接近衬底1表面的区域,其厚度一般为10微米以下)中;当然,设定的注入能量不足以使硼原子穿透所述光刻胶4,以使光刻胶4作为掩蔽层使注入的硼原子无法到达其覆盖的区域,从而在没有光刻胶4遮蔽的第一预设区域100形成硼元素掺杂区5。注入能量、氧化层及光刻胶厚度的选择可参照公知技术,只要满足上述要求即可,初始氧化层的厚度越大,则设定的注入能量也就越大。例如,当初始氧化层2的厚度T0=20-500埃时,注入能量可为10-1000千电子伏。
<5>、去除衬底1表面上剩余的光刻胶4,结果如图6所示。
<6>、形成第一氧化层6:将经步骤<5>处理的衬底1置于高温设备中,通入氧气,在没有氮化硅层3掩蔽的在所述第一预设区域100的衬底1表面生长形成第一氧化层6,其厚度为T1,且T1=500-10000埃,T1>T0,结果如图7所示。
上述生长第一氧化层6过程中,氧原子能够穿透初始氧化层2与氮化硅窗口区域(即第一预设区域100)的衬底1发生氧化,在初始氧化层2上继续生长形成厚度为T1的第一氧化层6;而在氮化硅覆盖的区域,由于氮化硅的掩蔽作用而不能生成氧化层(因为氧气不能透过氮化硅),即达到局部生长氧化层的目的。
本发明中,可通过调整第一氧化层6的厚度来实现对衬底1表层中硼元素含量的控制。本发明人经研究发现,硼元素在氧化层之中的固溶度比在衬底1之中的固溶度大很多,在生长第一氧化层6的过程中,所述第一预设区域100的衬底1表层中的硼元素的一部分会分凝至所述第一氧化层6中,致使第一预设区域100的衬底1表层中的硼元素的剂量减少,且氧化层厚度越 大,则氧化过程中分凝的硼元素也就越多。假设本步骤生长第一氧化层6导致的衬底1表层中的硼元素的减少的量值为Z1(单位已折算为注入掺杂的剂量单位:原子/平方厘米),Z1<D1,且T1越大,Z1越大。
经本步骤处理后,所述第一预设区域100的衬底1表层中剩余的硼元素剂量为(D1-Z1),单位已折算为注入掺杂的剂量单位:原子/平方厘米。
<7>、去除衬底1表面上剩余的氮化硅,结果如图8所示。
<8>、在所述初始氧化层2和所述第一氧化层6的表面淀积氮化硅,形成氮化硅层3,结果如图9所示。所述氮化硅的厚度为500-10000埃。
<9>、第二光刻工艺:在步骤<8>形成的氮化硅层3表面涂覆光刻胶4,去除第二预设区域200的光刻胶4,在所述第二预设区域200形成光刻胶4窗口,结果如图10所示。
第二预设区域200与第一预设区域100部分重合,即所述第二预设区域200包括与第一预设区域100重合的第三预设区域300,以及与第一预设区域100完全不重合的第四预设区域400。很显然,第三预设区域300既属于第一预设区域100,同时也属于第二预设区域200。
<10>、刻蚀:去除所述第二预设区域200的氮化硅,在所述第二预设区域200形成氮化硅窗口,结果如图11所示。
<11>、第二注入掺杂:对所述第二预设区域200注入第二元素磷元素,结果如图12所示。
所述磷元素的注入剂量为D2,D2=0.5E12-2E13原子/平方厘米;设定的注入能量足以使磷原子穿透所述初始氧化层2到达衬底1的表层中,但不能穿透所述第一氧化层6和光刻胶4,使其对第二注入掺杂工艺形成掩蔽作用。注入能量、氧化层及光刻胶厚度的选择可参照公知技术,只要满足上述要求即可,例如,当第一氧化层6的厚度T1=500-10000埃时,注入能量可为10-1000千电子伏。
因此,在所述第二预设区域200之中的所述第三预设区域300,由于第一氧化层6的掩蔽作用,磷原子不能穿透第一氧化层6到达该区域的衬底1的表层中;而在所述第二预设区域200之中的所述第四预设区域400,由于只存在厚度较小的初始氧化层2,磷原子能够穿透所述初始氧化层2到达衬底1的表层中,从而在没有第一氧化层6遮蔽的第四预设区域400形成磷元 素掺杂区7。
<12>、去除衬底1表面上剩余的光刻胶4,结果如图13所示。
<13>、形成第二氧化层9和第三氧化层8:将经步骤<12>处理的衬底1置于高温设备中,通入氧气,在没有氮化硅层3掩蔽的所述第二预设区域200的衬底1表面生长形成第二氧化层9和第三氧化层8,结果如图14所示。具体地:
在所述第四预设区域400,氧原子穿透初始氧化层2(厚度为T0)与衬底1发生氧化反应生长形成第二氧化层9,其厚度为T2,T2=500-10000埃,且T2>T0。
在所述第三预设区域300,氧原子穿透第一氧化层6(厚度为T1)与衬底1发生氧化反应生长形成第三氧化层8,其厚度为T3,T3=800-15000埃,且T3>T1>T0。
如前文所述,衬底1表层中的硼元素在其上生长氧化层的过程中会发生分凝,因此,经本步骤之后,所述第三预设区域300的衬底1表层中的硼元素的剂量会进一步减少,假设本步骤中生长氧化层导致的第三预设区域300的衬底1表层中的硼元素的减少的量值为Z2(单位已折算为注入掺杂的剂量单位:原子/平方厘米),则Z2<(D1-Z1)。所述第三预设区域300的衬底1表层中剩余的硼元素剂量为(D1-Z1-Z2),单位已折算为注入掺杂的剂量单位:原子/平方厘米。
<14>、去除衬底1表面上剩余的氮化硅,结果如图15所示。
<15>、第三注入掺杂:对所述覆盖了初始氧化层2、第一氧化层6、第二氧化层9、第三氧化层8的衬底1注入第二元素磷元素,结果如图16所示。
所述磷元素的注入剂量为D3,D3=0.5E12-2E13原子/平方厘米;设定的注入能量足以使磷原子穿透所述初始氧化层2到达衬底1的表层中,但不能穿透所述第一氧化层6、第二氧化层9、第三氧化层8,使其对第三注入掺杂工艺形成掩蔽作用。注入能量可为10-1000千电子伏。注入能量及氧化层厚度的选择可参照公知技术,只要满足上述要求即可,具体地,当第一氧化层6的厚度为2500埃、第二氧化层的厚度2000埃、第三氧化层的厚度3200埃时,则设定的磷元素注入能量小于80千电子伏。
在所述第一预设区域100和所述第二预设区域200之外的区域,磷原子 穿透所述初始氧化层2到达衬底1的表层中,形成磷元素掺杂区7,该区域的磷元素注入剂量可以与在第四预设区域400形成的磷元素掺杂区7的注入剂量相同或不同。
本发明中,形成第二氧化层9、第三氧化层8和形成剂量为D2的磷元素掺杂区7的工艺步骤,是通过同一次光刻工艺实现的,降低了光刻的次数,节省了工艺成本。
经本步骤之后,在衬底1的表层中可以形成三种或四种不同的掺杂区,具体为:位于第三预设区域300的注入剂量为(D1-Z1-Z2)的硼元素掺杂区5,位于第一预设区域100之中的第三预设区域300之外的区域的注入剂量为(D1-Z1)的硼元素掺杂区5,位于第四预设区域400的注入剂量为D2的磷元素掺杂区7,位于所述第一预设区域100和所述第二预设区域200之外的区域的注入剂量为D3的磷元素掺杂区7。本领域技术人员可以理解,当上述最后两个区域的注入剂量相同时,可视为同样的掺杂区,此时在衬底1的表层中形成三种掺杂区;当上述最后两个区域的注入剂量不同时,其为不同的掺杂区,此时在衬底1的表层中形成四种掺杂区。
本发明中,上述三次元素注入掺杂的注入剂量D1,D2和D3可以按照预设目标,在工艺上分别进行设置,不存在关联制约关系。
<16>、热处理:将经步骤<15>处理后的衬底1置于高温环境中,使位于掺杂区的硼原子和磷原子在高温环境中发生扩散,形成具有预设深度的P阱和N阱。如图17所示,位于上述各预设区域的硼元素掺杂区5和磷元素掺杂区7分别形成第一P阱、第二P阱、第一N阱、第二N阱。其中,第二P阱的掺杂浓度小于第一P阱,第一N阱和第二N阱的掺杂浓度可以相同或不同。
上述热处理的温度越高、时间越长,则形成的阱的深度越大。通常,上述热处理的工艺条件可以为:将经步骤<15>处理后的衬底1在温度900-1300℃下处理30-900分钟。
本领域技术人员可以理解,也可以在第一注入掺杂步骤(步骤<4>)中注入掺杂磷元素,并在第二注入掺杂步骤(步骤<11>)和第三注入掺杂步骤(步骤<15>)中注入掺杂硼元素,由于磷元素在生长氧化层的过程中不存在分凝的现象,因此可以获得两种或三种不同的掺杂区,如图18所示。由此获得的 第二N阱的掺杂浓度等于第一N阱,第一P阱和第二P阱的掺杂浓度可以相同或不同。
本发明中,第一氧化层6、第二氧化层9和/或第三氧化层8对后续的注入掺杂工艺形成掩蔽作用,从而达到对预设区域注入掺杂、预设区域之外的区域不掺杂的自对准注入效果。另外,本发明利用由掺杂元素在衬底1与氧化层中的固溶度的差异而产生的分凝作用,来获得浓度不同的元素掺杂区,并能通过对氧化层厚度的控制来实现对衬底1掺杂区的掺杂浓素的精确控制。而且本发明可达到比传统方法节省光刻次数的目的,因此比传统方法的成本更低。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

集成电路的阱的制造方法.pdf_第1页
第1页 / 共17页
集成电路的阱的制造方法.pdf_第2页
第2页 / 共17页
集成电路的阱的制造方法.pdf_第3页
第3页 / 共17页
点击查看更多>>
资源描述

《集成电路的阱的制造方法.pdf》由会员分享,可在线阅读,更多相关《集成电路的阱的制造方法.pdf(17页珍藏版)》请在专利查询网上搜索。

本发明提供一种集成电路的阱的制造方法。该方法包括依次在衬底表面生长初始氧化层、淀积氮化硅和涂覆光刻胶;并实施第一次光刻,在第一预设区域形成第一元素掺杂区和第一氧化层;再涂覆光刻胶,去除第二预设区域的光刻胶;第二预设区域包括与第一预设区域重合的第三预设区域,以及与第一预设区域完全不重合的第四预设区域;在第四预设区域形成第二元素掺杂区和第二氧化层,在第三预设区域形成第三氧化层;在第一预设区域和第二预设。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 电学 > 基本电气元件


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1