多插座存储器模块T连接器.pdf

在本文中描述了用于具有被配置成将连接器安装到PCB的纵向主体的连接器的装置、方法、系统、设备和连接器的实施例。在各种实施例中，第一和第二插座可以分别布置在纵向主体的第一侧和第二侧处。在各种实施例中，第一和第二插座可以可移除地从第一方向接收第一存储器模块和从与第一方向相反的第二方向接收第二存储器模块。在各种实施例中，第二侧可以与第一侧相对。在各种实施例中，当插入到第一和第二插座中时，第一和第二存储器模块可以是共面的和/或沿正交于第一和第二方向的第三方向与PCB等距。

权利要求书1.  一种存储器模块连接器，包括：纵向主体，被配置成将连接器安装到印刷电路板（“PCB”）；以及第一插座和第二插座，分别布置在纵向主体的第一侧和第二侧处，以可移除地从第一方向接收第一存储器模块和从与第一方向相反的第二方向接收第二存储器模块，第二侧与第一侧相对，其中，在插入到第一和第二插座中时，第一和第二存储器模块是共面的。2.  权利要求1的存储器模块连接器，其中，在插入到第一和第二插座中时，第一和第二存储器模块沿正交于第一和第二方向的第三方向与PCB等距。3.  权利要求1的存储器模块连接器，其中，在插入到第一和第二插座中时，第一和第二存储器模块中的每一个距PCB小于5.8mm。4.  权利要求1的存储器模块连接器，其中，在插入到第一和第二插座中之后，第一和第二存储器模块中的每一个距PCB近似5.2mm。5.  权利要求1的存储器模块连接器，其中，主体还被配置成将第一和第二分离的专用控制信号从PCB分别中继到第一和第二存储器模块。6.  权利要求1的存储器模块连接器，其中，主体还被配置成将第一和第二分离的专用时钟信号从PCB分别中继到第一和第二存储器模块。7.  权利要求1-6中任一项的存储器模块连接器，其中，主体还被配置成给第一和第二存储器模块提供去往和来自PCB的共享数据通路。8.  权利要求1-6中任一项的存储器模块连接器，其中，主体还被配置成给第一和第二存储器模块提供来自PCB的共享命令信号通路。9.  权利要求1-6中任一项的存储器模块连接器，其中，第一和第二插座被配置成可移除地接收作为小外形双列直插式存储器模块的第一和第二存储器模块。10.  权利要求1-6中任一项的存储器模块连接器，其中，主体还包括顶端和底端，第一和第二插座布置在顶端处，并且顶端比底端宽。11.  权利要求1-6中任一项的存储器模块连接器，其中，第一和第二插座是共面的且在平面上与彼此分离小于100密耳。12.  权利要求1-6中任一项的存储器模块连接器，其中，第一和第二插座在平行于纵向主体的方向上从彼此偏移。13.  一种数据处理系统，包括：印刷电路板（“PCB”）；单个连接器，安装到PCB以用于将第一和第二存储器模块耦合到PCB，该连接器包括被配置成从第一方向接收第一存储器模块的第一插座和被配置成从与第一方向相反的第二方向接收第二存储器模块的第二插座；以及第一和第二存储器模块，分别被从第一方向和第二方向可移除地插入到单个连接器的第一和第二插座中，其中，在插入到第一和第二插座中之后，第一和第二存储器模块是共面的且沿正交于第一和第二方向的第三方向与PCB等距。14.  权利要求13的数据处理系统，其中，在插入到第一和第二插座中时，第一和第二存储器模块中的每一个距PCB小于5.8mm。15.  权利要求13的数据处理系统，其中，在插入到第一和第二插座中之后，第一和第二存储器模块中的每一个距PCB近似5.2mm。16.  权利要求13的数据处理系统，其中，该连接器还被配置成将第一和第二分离的专用控制信号或第一和第二分离的专用时钟信号从PCB分别中继到第一和第二存储器模块。17.  权利要求13-16中任一项的数据处理系统，其中，该连接器还被配置成给第一和第二存储器模块提供去往和来自PCB的共享数据通路或来自PCB的共享命令信号通路。18.  权利要求13-16中任一项的数据处理系统，其中，第一和第二插座被配置成可移除地接收作为小外形双列直插式存储器模块的第一和第二存储器模块。19.  权利要求13-16中任一项的数据处理系统，其中，该连接器还包括顶端和底端，第一和第二插座布置在顶端处，并且顶端比底端宽。20.  权利要求13-16中任一项的数据处理系统，其中，第一和第二插座是共面的且在平面上与彼此分离小于100密耳。21.  权利要求13-16中任一项的数据处理系统，其中，第一和第二插座在正交于第一、第二和第三方向的第四方向上从彼此偏移。22.  权利要求13-16中任一项的数据处理系统，还包括触摸屏显示器。23.  一种用于将存储器模块耦合到连接器的方法，包括：从第一方向将第一存储器模块插入到布置在安装到印刷电路板（“PCB”）的连接器的纵向主体的第一侧处的第一插座中；以及从与第一方向相反的第二方向将第二存储器模块插入到布置在纵向主体的第二侧上的第二插座中；其中，在插入到第一和第二插座中时，第一和第二存储器模块沿正交于第一和第二方向的第三方向与PCB等距。24.  权利要求23的方法，其中，在插入到第一和第二插座中时，第一和第二存储器模块是共面的。25.  权利要求23的方法，还包括将第一和第二分离的专用控制信号从PCB分别中继到第一和第二存储器模块。26.  权利要求23-25中任一项的方法，还包括将第一和第二分离的专用时钟信号从PCB分别中继到第一和第二存储器模块。27.  权利要求23-25中任一项的方法，还包括沿共享数据通路在PCB与第一和第二存储器模块之间交换数据。28.  权利要求23-25中任一项的方法，还包括沿共享命令信号通路从PCB向第一和第二存储器模块提供命令。

说明书多插座存储器模块T-连接器
技术领域
本发明的实施例总体涉及数据处理的技术领域，并且更具体地涉及用于将存储器模块耦合到印刷电路板的多插座连接器。
背景技术
本文提供的背景技术描述出于总体上呈现本公开的上下文的目的。目前署名的发明人在本背景技术部分中描述的程度上的工作以及在提交时可能原本没有资格成为现有技术的描述的方面不明示或暗示地被承认为针对本公开的现有技术。除非本文另有指示，本部分中描述的方法不是本公开中的权利要求的现有技术，且不因包括在本部分中而被承认为现有技术。
随着现代计算机软件日益增加地要求更多计算资源，存在着在计算平台中包括更多存储器的推动力。随着诸如移动电话和计算平板之类的更小和/或更薄的计算平台变得更加普遍，诸如小外形双列直插式存储器模块（“SODIMM”）之类的相对小物理大小的存储器模块正在变得更加流行。
附图说明
通过结合附图的以下详细描述，实施例将易于理解。为了便于该描述，相似的附图标记指定相似的结构元件。通过示例的方式而不是通过限制的方式在附图的各图中图示实施例。
图1和2示意性地图示了其中多个存储器模块耦合到印刷电路板（“PCB”）的示例现有技术系统的两个视图。
图3和4示意性地图示了其中多个存储器模块耦合到PCB的另一示例现有技术系统的两个视图。
图5和6示意性地图示了其中多个存储器模块耦合到PCB的另一示例现有技术系统的两个视图。
图7和8示意性地图示了依照本公开的各种实施例的其中多个存储器模块耦合到PCB的示例系统的两个视图。
图9图示了依照本公开的各种实施例的可使用两个不同存储器模块连接器实现的眼睛示波器模式的示例眼睛高度和宽度。
图10是依照本公开的各种实施例的示例存储器模块连接器的透视图。
图11是依照本公开的各种实施例的另一示例存储器模块连接器的自顶向下视图。
图12描绘了依照本公开的各种实施例的示例方法。
具体实施方式
在下面的详细描述中，对形成该详细描述的一部分的附图进行了参考，其中，相似的附图标记自始至终指定相似的部分，并且在附图中，通过图示示出了可实施的实施例。应当理解，在不脱离本公开的范围的情况下，可以利用其它实施例并且可以作出结构或逻辑改变。因此，下面的详细描述不应在限制意义上采用，并且实施例的范围由所附权利要求及其等同物限定。
可以以最有助于理解要求保护的主题的方式进而将各种操作描述为多个分立的动作或操作。然而，描述的顺序不应理解为暗示这些操作必须依赖于顺序。特别地，这些操作可能不是按呈现的顺序执行的。所描述的操作可以是按与所描述的实施例不同的顺序执行的。在附加实施例中，可以执行各种附加操作和/或可以省略所描述的操作。
出于本公开的目的，短语“A和/或B”意指（A）、（B）或（A和B）。出于本公开的目的，短语“A、B和/或C”意指（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。
该描述可以使用短语“在一实施例中”或“在实施例中”，其均可以指代相同或不同实施例中的一个或多个。此外，如关于本公开的实施例使用的术语“包含”、“包括”、“具有”等是同义的。
如本文所使用，术语“模块”和/或“逻辑”可以指代下述各项、作为下述各项的一部分或包括下述各项：专用集成电路（“ASIC”）、电子电路、执行一个或多个软件或固件程序的处理器（共享、专用或组）和/或存储器（共享、专用或组）、组合逻辑电路、和/或提供所描述的功能的其它合适部件。
多个存储器模块可以以各种方式耦合到诸如计算平台的母板之类的印刷电路板（“PCB”）。在每通道两存储器模块的实现中，存储器模块可以耦合在PCB的每一侧上，或者二者可以耦合到PCB的相同侧，例如以“菊花链”方式。与将存储器模块布置在PCB的相对侧上相比，将这两个存储器模块布置在PCB的相同侧上可以使得用户能够更简单访问。
图1示意性地描绘了示例现有技术系统100，其中具有第一插座104的第一连接器102和具有第二插座108的分离的第二连接器106可以用于分别将第一存储器模块110和第二存储器模块112连接到PCB 114。图2描绘了现有技术系统100的自顶向下视图。第一连接器102可以从第二连接器106跨PCB 114横向偏移距离S。PCB 114的该部分可能是非常电气敏感的，并且因此，距离S可能影响一个或多个通道的电气行为。例如，随着距离S增加，对失效的电信号完整性裕度可能减小，这可能负面地影响通道性能。依照如图1和2中所示的现有技术设置的两个分离连接器的机械限制可能限制距离S可以被减小多少。
除了第一连接器102与第二连接器106之间的偏移之外，第一连接器102可以被大小设计成使得当第一存储器模块110被插入到第一插座104中时，第一存储器模块从PCB 114偏移距离Z。第二连接器106可以被大小设计成使得当第二存储器模块112被插入到第二插座108中时，第二存储器模块112从PCB 114偏移距离Z1。随着距离Z增加，系统100可能变得不太适合于用在诸如智能电话和平板计算机之类的薄计算平台中。同样地，减小距离Z可能使得能够使合并系统100的计算平台更薄。然而，存储器模块的机械限制以及第一连接器102和第二连接器106的配置可能限制距离Z可以被减小多少。例如，第一存储器模块110与PCB 114之间的距离Z可以近似为9.2mm。第二存储器模块112与PCB 114之间的距离Z1可以近似为5.2mm。
图3示意性地描绘了另一示例现有技术系统300，其中具有第一插座304的第一连接器302和具有第二插座308的分离的第二连接器306可以用于分别将第一存储器模块310和第二存储器模块312耦合到PCB 314。图4描绘了现有技术系统300的自顶向下视图。在该示例中，第一连接器302和第二连接器306可以被取向成使得第一存储器模块310被从一个方向插入到第一插座304中并且第二存储器模块312被从相反方向插入到第二插座308中。这使第一连接器302和第二连接器306能够被大小设计成使得当第一存储器模块310和第二存储器模块312分别被插入到第一插座304和第二插座308中时，第一存储器模块310和第二存储器模块312例如以距离Z1与PCB 314等距。在各种实施例中，在图1中Z1可以小于Z，例如5.2mm而不是9.2mm。减小存储器模块与PCB 314之间的该距离可以使得能够使诸如移动电话和平板计算机之类的计算平台更薄。然而，第一连接器302可能仍旧从第二连接器306横向偏移距离S，类似于图1的现有技术示例，其可能呈现出相同的电气问题。
图5示意性地描绘了用于将存储器模块与PCB耦合的另一示例现有技术系统500。不同于之前的示例，现有技术系统500包括具有第一插座504和分离的第二插座508的单个连接器502。单个连接器502可以用于分别将第一存储器模块510和第二存储器模块512耦合到PCB 514。图6描绘了现有技术系统500的自顶向下视图。因为仅存在单个连接器502，所以距离S被减小或消除。然而，第一存储器模块510可能仍旧从PCB 514偏移距离Z，其如以上所指出的那样可能限制计算平台可以被制作得多薄。
图7描绘了依照本公开的各种实施例的用于将存储器模块与PCB耦合的减小距离S和Z二者的示例系统700。这可以既促进较薄计算设备的制造又至少部分地改善由多个分离连接器之间的距离S导致的上述电气问题。系统700可以包括具有第一插座704和第二插座708的单个多插座连接器702。图8描绘了系统700的自顶向下视图。
第一插座704和第二插座708可以被取向成使得第一存储器模块710可以被从第一方向718插入到第一插座704中并且第二存储器模块712可以被从第二相反方向720插入到第二插座708中。这样，当第一存储器模块710和第二存储器模块712分别被插入到第一插座704和第二插座708中并且从侧面观看组件时，它可以类似于“T”。相应地，它可以称为“T-连接器”。在各种实施例中，一旦分别被插入到第一插座704和第二插座708中，第一存储器模块710和第二存储器模块712就可以在正交于第一和第二方向的方向上例如以距离Z1与PCB 714等距。在各种实施例中，距离Z1可以小于5.8mm，例如近似为5.2mm。在各种实施例中，在插入时，第一存储器模块710和第二存储器模块712可以与彼此共面。在其它实施例中，插入时的存储器模块可能并不精确共面和/或可能并不与PCB 714精确等距，尽管一般而言具有较高距离Z的存储器模块可能仍旧比在前述现有技术连接器的情况下更接近于PCB 714。由于单个多插座连接器702，距离S可以被减小或完全消除。例如，在各种实施例中，在插入时，第一存储器模块710和第二存储器模块712可以在平面上从彼此分离小于100密耳。
除减小S和Z之外，多插座连接器702接收存储器模块所依照的方式可以准许在存储器模块的全部两侧上有比诸如图1-2和5-6中所示的现有技术堆叠式配置之类的其它配置更多的气流。在各种实施例中，可以通过将多插座连接器702安装在PCB 714上使得一个或多个存储器模块悬于PCB 714的边缘之上或者使得一个或多个存储器模块悬于PCB 714中的切口之上来进一步改进气流。此外，多插座连接器702接收存储器模块所依照的非堆叠式T形方式可以减小由例如铜迹线和PCB 714的其它部件导致的对存储器模块的寄生效应。相比于每通道两存储器模块的实现，它还可以减小存储器模块的电力轨之间的电感和电阻。还可以存在与可能跨其它每通道两存储器模块的实现中使用的连接器存在的相比更少的跨多插座连接器702的电压降以及良好的一般噪声。
在各种实施例中，当被供应到存储器模块的电力突然改变时，多插座连接器702可以促进与其它类型的连接器相比改进的功率解耦。例如，可以可能的是，将诸如电容器之类的解耦元件布置成与到被插入到其它类型的连接器中的存储器模块相比更接近于被插入到多插座连接器702的插座中的存储器模块。在各种实施例中，解耦元件可以嵌入在多插座连接器702内部。这可以简化PCB 714上的部件的布局，并可以提供针对高频开关噪声的功率递送路径。
在各种实施例中，多插座连接器702可以被配置成从PCB 714分别将第一和第二分离的专用控制信号和/或专用时钟信号中继到第一存储器模块710和第二存储器模块712。然而，在各种实施例中，可以共享诸如数据信号和/或命令信号之类的其它信号。例如，在各种实施例中，多插座连接器702可以被配置成给第一存储器模块710和第二存储器模块712提供去往和来自PCB 714的共享数据通路和/或来自PCB 714的共享命令信号通路。
本文描述的连接器可以被配置成接收各种类型的存储器模块。例如，在图中示出的示例中，连接器可以被配置成可移除地接收小外形双列直插式存储器模块（“SODIMM”）。然而，这不意味着进行限制，并且本文描述的连接器的其它实施例可以可移除地接收任何类型的动态或静态存储器模块，诸如其它类型的DIMM、任何年份的双数据速率同步动态随机存取存储器（“DDR SDRAM”）（例如DDR3、DDR4等）、零电容器RAM（“Z-RAM”）、双晶体管RAM（“TTRAM”）和任何过去、目前或将来的存储器技术。此外，在各种实施例中，存储器模块可以包括各种其它类型的存储器，诸如非易失性随机存取存储器（“NVRAM”，例如闪速存储器）、铁电随机存取存储器（“FeTRAM”）、基于纳米线的NVM、相变存储器（“PCM”）等。
在图9中，针对两个不同的存储器模块连接器（一个来自现有技术并且另一个依照本公开的各种实施例）示出从通道分析生成的来自眼睛示波器模式的示例眼睛高度和宽度。在图表中，X轴表示频率（每秒兆传输或“MT/s”）并且Y轴表示眼睛尺寸（分别为高度和宽度）。来自具有第一连接器（例如102、302）与第二连接器（例如106、306）之间的750密耳的距离S的第一系统（例如100、300）的结果由具有间歇性圆圈的线表示。来自具有0密耳（因为仅存在一个连接器，例如702）的距离S的第二系统（例如700）的结果由具有间歇性加号的线表示。如在这些图表中所见，眼睛高度和宽度二者在距离S从750密耳减小至0的所有频率处增加。由箭头示出的一般趋势可以对应于当S被减小时的较高性能。
图10描绘了依照本公开的各种实施例的类似于图8和9中的多插座连接器702的示例多插座连接器1002，其同样可以被称为T-连接器。多插座连接器1002可以包括被配置成将多插座连接器1002安装到PCB（在图10中未示出）的纵向主体1016。第一插座1004和第二插座1008可以分别布置在多插座连接器1002的纵向主体1016的第一侧1005和第二侧1009处，以可移除地从第一方向1018接收第一存储器模块（在图10中未示出）和从与第一方向相反的第二方向1020接收第二存储器模块（在图10中未示出）。在各种实施例中，第二侧1009可以与第一侧1005相对。在各种实施例中，在插入到第一和第二插座中时，第一和第二存储器模块可以是共面的，并可以在第三方向1022上以一定距离与下层PCB等距。在各种实施例中，第一和第二插座1004、1008可以布置在纵向主体1016的顶端处。在各种实施例中，纵向主体1016的底端可以比顶端宽，这可以增加多插座连接器1002的稳定性。
在各种实施例中，向每一个存储器模块提供专用控制和时钟信号可以增加总体引脚的数目。例如，在连接器被配置成接收两个SODIMM的实施例中，专用控制和时钟信号可以使引脚的总数增加21，例如从204个引脚增加到225个引脚。
图11描绘了依照本公开的各种实施例的类似于图8和9中的多插座连接器702以及图10中的1002的另一示例多插座连接器1102，其同样可以被称为T-连接器。然而，图11中的多插座连接器1102具有处于纵向主体1116的相对侧上的两个插座，分别为1104和1108，它们在可正交于可从其插入存储器模块的两个方向和/或正交于存储器模块与下层PCB（未示出）之间的方向的方向上以距离X从彼此偏移。在各种实施例中，提供这样的偏移可以使得接触引脚能够以交替方式被放置，例如以易于制造。
多插座连接器（例如702、1002、1102）可以被用在各种类型的计算平台中，该计算平台包括但不限于膝上型计算机、上网本、笔记本、超极本、智能电话、计算平板、个人数字助理（“PDA”）、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元（例如游戏控制台）、数码摄像机、便携式音乐播放器、数字录像机等。在各种实现中，多插座连接器可以被用在处理数据的任何其它电子设备中。
图12描绘了依照本公开的各种实施例可实现的示例方法1200。尽管以特定顺序示出了操作，但是这不应当被解释为限制，并且一个或多个操作可以被重排序和/或省略。在块1202处，可以将第一存储器模块（例如710）从第一方向（例如718、1018）插入到布置在安装到PCB（例如714）的连接器（例如702、1002、1102）的纵向主体（例如1016、1116）的第一侧处的第一插座（例如704、1004、1104）中。在块1204处，可以将第二存储器模块（例如712）从第二方向（例如720、1020）插入到布置在安装到PCB（例如714）的连接器（例如702、1002、1102）的纵向主体（例如1016、1116）的第二侧处的第二插座（例如708、1008、1108）中。
在块1206处，可以将第一和第二分离的专用控制信号从PCB（例如714）分别中继到第一和第二存储器模块。在块1208处，可以将第一和第二分离的专用时钟信号从PCB（例如714）分别中继到第一和第二存储器模块。在块1210处，可以沿共享数据通路在PCB（例如714）与第一和第二存储器模块之间交换数据。在块1212处，可以沿共享命令信号通路从PCB（例如714）向存储器模块提供命令。
在本文中描述了用于具有被配置成将连接器安装到PCB的纵向主体的连接器的装置、方法、系统、设备和连接器的实施例。在各种实施例中，第一和第二插座可以分别布置在纵向主体的第一侧和第二侧处。在各种实施例中，第一和第二插座可以可移除地从第一方向接收第一存储器模块和从与第一方向相反的第二方向接收第二存储器模块。在各种实施例中，第二侧可以与第一侧相对。在各种实施例中，在插入到第一和第二插座中时，第一和第二存储器模块可以是共面的和/或沿正交于第一和第二方向的第三方向与PCB等距。
在各种实施例中，在插入到第一和第二插座中时，第一和第二存储器模块中的每一个可以距PCB小于5.8mm。例如，在各种实施例中，在插入到第一和第二插座中之后，第一和第二存储器模块中的每一个可以距PCB近似5.2mm。
在各种实施例中，主体还可以被配置成将第一和第二分离的专用控制信号从PCB分别中继到第一和第二存储器模块。在各种实施例中，主体还可以被配置成将第一和第二分离的专用时钟信号从PCB分别中继到第一和第二存储器模块。
在各种实施例中，主体还可以被配置成给第一和第二存储器模块提供去往和来自PCB的共享数据通路。在各种实施例中，主体还可以被配置成给第一和第二存储器模块提供来自PCB的共享命令信号通路。
在各种实施例中，第一和第二插座可以被配置成可移除地接收作为SODIMM的第一和第二存储器模块。在各种实施例中，主体还可以包括顶端和底端，第一和第二插座布置在顶端处，并且顶端可以比底端宽。在各种实施例中，第一和第二插座可以是共面的且在平面上与彼此分离小于100密耳。在各种实施例中，第一和第二插座可以在平行于纵向主体的方向上从彼此偏移。
尽管出于描述的目的而已经在本文中图示和描述了某些实施例，但是本申请旨在覆盖本文所讨论的实施例的任何改编或变型。因此，显然意图在于，本文所描述的实施例仅受限于权利要求。
在本公开记载了“一”或“第一”元件或其等同物的情况下，这种公开包括一个或多个这种元件，既不要求也不排除两个或更多个这种元件。此外，所标识的元件的序数指示符（例如，第一、第二或第三）被用于在元件之间进行区分，而不指示或暗示要求或受限数目的这种元件，它们也不指示这种元件的特定位置或顺序，除非另有具体声明。