一种半导体器件的制备方法.pdf

本发明涉及一种半导体器件的制备方法，包括提供半导体衬底，在所述半导体衬底中形成有硅通孔凹槽；选用牺牲材料层填充所述硅通孔凹槽；在所述半导体衬底以及所述牺牲材料层上沉积层间金属介电层；图案化所述层间金属介电层，以形成第一开口，露出所述牺牲材料层；去除所述牺牲材料层，以露出所述硅通孔凹槽；在所述硅通孔凹槽以及第一开口中填充导电材料，以同时形成硅通孔结构以及位于硅通孔结构上方的第一金属层。在本发明中通过对工艺过程的改进，从而可以通过一次填充以及平坦化步骤同时形成所述硅通孔结构以及位于所述硅通孔结构上方的第一金属层，通过减少TSV和后端制程（BEOL metal）互连过程中电镀和化学机械研磨的次数来降低生产制造成本。

权利要求书1.  一种半导体器件的制备方法，包括：提供半导体衬底，在所述半导体衬底中形成有硅通孔凹槽；选用牺牲材料层填充所述硅通孔凹槽；在所述半导体衬底以及所述牺牲材料层上沉积层间金属介电层；图案化所述层间金属介电层，以形成第一开口，露出所述牺牲材料层；去除所述牺牲材料层，以露出所述硅通孔凹槽；在所述硅通孔凹槽以及所述第一开口中填充导电材料，以同时形成硅通孔结构以及位于所述硅通孔结构上方的第一金属层。2.  根据权利要求1所述的方法，其特征在于，在填充所述牺牲材料层之前，还包括在所述硅通孔凹槽中形成隔离层的步骤。3.  根据权利要求2所述的方法，其特征在于，通过热氧化所述硅通孔凹槽的侧壁和底部形成所述隔离层。4.  根据权利要求2所述的方法，其特征在于，填充所述牺牲材料层之后，还包括平坦化的步骤，平坦化所述牺牲材料层至所述隔离层。5.  根据权利要求1所述的方法，其特征在于，形成所述硅通孔凹槽的方法为：在所述半导体衬底上形成硬掩膜层；图案化所述硬掩膜层，以形成所述硅通孔凹槽的图案；以所述硬掩膜层为掩膜，蚀刻所述半导体衬底，以形成所述硅通孔凹槽。6.  根据权利要求1所述的方法，其特征在于，在填充所述导电材料之前，还包括在所述第一开口以及所述硅通孔凹槽中形成扩散阻挡层的步骤。7.  根据权利要求1所述的方法，其特征在于，所述牺牲材料层选用无定型碳、底部抗反射层和Ge中的一种；所述层间金属介电层选用掺氟的硅酸盐玻璃。8.  根据权利要求1或7所述的方法，其特征在于，在填充所述导电材料之后，还包括平坦化的步骤，平坦化所述导电材料至所述层间金属介电层。9.  根据权利要求1所述的方法，其特征在于，所述方法还包括以下步骤：在所述第一金属层上形成金属互连结构；在所述金属互连结构上形成金属焊盘。10.  根据权利要求9所述的方法，其特征在于，选用大马士革工艺形成 所述金属互连结构。

说明书一种半导体器件的制备方法
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件的制备方法。
背景技术
在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路（integrated circuit，IC）技术，3D集成电路（integrated circuit，IC）被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的的芯片通过金属线互联，但是上述方式仍然存在很多不足，比如堆叠芯片数量较多，而且芯片之间的连接关系比较复杂，那么就会需要利用多条金属线，最终的布线方式比较混乱，而且也会导致体积增加。
因此，目前在所述3D集成电路（integrated circuit，IC）技术中大都采用硅通孔（Through Silicon Via，TSV），硅通孔是一种穿透硅晶圆或芯片的垂直互连，TSV可堆栈多片芯片，在芯片钻出小洞（制程又可分为先钻孔及后钻孔两种,Via Fist,Via Last），从底部填充入金属，硅晶圆上以蚀刻或雷射方式钻孔（via），再以导电材料如铜、多晶硅、钨等物质填满。从而实现不同硅片之间的互联。
3D IC是将原裸晶尺寸的处理器晶片、可程式化逻辑闸(FPGA)晶片、记忆体晶片、射频晶片(RF)或光电晶片，打薄之后直接叠合，并透过TSV钻孔连接。在3D IC立体叠合技术，硅通孔(TSV)、中介板(Interposer)等关键技术／封装零组件的协助下，在有限面积内进行最大程度的晶片叠加与整合，进一步缩减SoC晶片面积／封装体积并提升晶片沟通效率。
TSV(through silicon via)是实现3D封装的关键技术，TSV技术与传统封装相比，前者可以使多个芯片在Z轴方向实现互联，减少了封装体积， 大大缩短了总的互连长度，数据的传输速度得到了显著增长的同时，系统的功耗却降低了30%左右，提高了系统工作性能。
目前硅通孔中介层（TSV interposer）标准制程如图1所示，先将硅通孔101镶嵌在（embedded TSV）在硅中，然后再利用大马士革工艺进行后段的金属连线，一般都采用较厚的金属铜层102进行互连，形成硅通孔中介层。无论是TSV制造，还是后段连线都需要至少一次电镀和化学机械研磨。这也是TSV生产制造过程主要的成本消耗。
目前在硅通孔中介层（TSV interposer）标准制程中由于需要多次的电镀以及研磨，而且每次都需要形成较厚的金属层，从而使得目前TSV技术主要面对的挑战是制作成本问题，较高的制造成本使TSV的应用受到限制。如何对所述方法进行改进，降低成本成为目前TSV技术中亟需解决的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：
提供半导体衬底，在所述半导体衬底中形成有硅通孔凹槽；
选用牺牲材料层填充所述硅通孔凹槽；
在所述半导体衬底以及所述牺牲材料层上沉积层间金属介电层；
图案化所述层间金属介电层，以形成第一开口，露出所述牺牲材料层；
去除所述牺牲材料层，以露出所述硅通孔凹槽；
在所述硅通孔凹槽以及所述第一开口中填充导电材料，以同时形成硅通孔结构以及位于所述硅通孔结构上方的第一金属层。
作为优选，在填充所述牺牲材料层之前，还包括在所述硅通孔凹槽中形成隔离层的步骤。
作为优选，通过热氧化所述硅通孔凹槽的侧壁和底部形成所述隔离层。
作为优选，填充所述牺牲材料层之后，还包括平坦化的步骤，平坦化所 述牺牲材料层至所述隔离层。
作为优选，形成所述硅通孔凹槽的方法为：
在所述半导体衬底上形成硬掩膜层；
图案化所述硬掩膜层，以形成所述硅通孔凹槽的图案；
以所述硬掩膜层为掩膜，蚀刻所述半导体衬底，以形成所述硅通孔凹槽。
作为优选，在填充所述导电材料之前，还包括在所述第一开口以及所述硅通孔凹槽中形成扩散阻挡层的步骤。
作为优选，所述牺牲材料层选用无定型碳、底部抗反射层和Ge中的一种；
所述层间金属介电层选用掺氟的硅酸盐玻璃。
作为优选，在填充所述导电材料之后，还包括平坦化的步骤，平坦化所述导电材料至所述层间金属介电层。
作为优选，所述方法还包括以下步骤：
在所述第一金属层上形成金属互连结构；
在所述金属互连结构上形成金属焊盘。
作为优选，选用大马士革工艺形成所述金属互连结构。
在本发明中通过对工艺过程的改进，从而可以通过一次填充以及平坦化步骤同时形成所述硅通孔结构以及位于所述硅通孔结构上方的第一金属层，通过减少TSV和后端制程（BEOL metal）互连过程中电镀和化学机械研磨的次数来降低生产制造成本。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为现有技术中所述半导体器件的结构示意图；
图2a-2k为本发明的一具体实施方式中所述半导体器件的制备过程示意图；
图3为本发明一具体地实施方式中所述半导体器件的制备工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述硅通孔结构。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
本发明为了解决目前半导体器件制备过程中存在的问题，提供了一种新的制备方法，下面结合附图2a-2k对所述方法作进一步的说明。
首先，执行步骤201，提供半导体衬底201，在所述半导体衬底201上形成硬掩膜层202。
具体地，参照图2a，在该步骤中，所述半导体衬底201可以为以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）以及绝缘体上锗化硅（SiGeOI）等。在所述衬底中可以形成有其他有源区或有源器件，在此不再赘述。
其中，所述硬掩膜层202选用氧化物硬掩膜层，所述氧化物硬掩膜层可以选用等离子增强氮化硅层PESIN层、等离子增强正硅酸乙酯PETEOS层、SiN层以及正硅酸乙酯TEOS层中的一种或多种的组合。
作为优选，所述硬掩膜叠层202的沉积方法可以选用化学气相沉积 （CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积（CVD）法。
执行步骤202，图案化所述硬掩膜层202以及所述半导体衬底201，以在所述半导体衬底201中形成硅通孔凹槽20。
具体地，图案化所述硬掩膜层202，以形成所述硅通孔凹槽20的形状，在该步骤中湿法蚀刻所述露出的硬掩膜层202，以形成所述硅通孔凹槽20的形状，具体地，以稀释的氢氟酸DHF（其中包含HF、H2O2以及H2O）蚀刻所述氧化物硬掩膜层。其中，所述DHF的浓度并没严格限制，在本发明中优选HF:H2O2:H2O=0.1-1.5:1:5。
然后以所述硬掩膜层202为掩膜蚀刻所述半导体衬底201，以在所述半导体衬底201中形成所述硅通孔凹槽20。所述蚀刻方法可以选用干法蚀刻或者湿法蚀刻，并不局限于某一种方法。
在该步骤中所述硅通孔凹槽20的数目以及深度并不局限于某一数值范围，在该实施例中，所述硅通孔凹槽20的数目为两个，所述两个硅通孔凹槽20彼此之间相互隔离，其深度小于所述半导体衬底201的厚度，可以根据需要进行设置，在此不再赘述。
执行步骤203，去除所述硬掩膜层202，然后在所述半导体衬底201以及所述硅通孔凹槽20中形成隔离层203。
具体地，参照图2c，首先去除所述硬掩膜层202，所述去除方法可以选用干法蚀刻去除所述硬掩膜层202，在所述干法蚀刻中选用SiCoNi制程蚀刻所述硬掩膜层202，所述SiCoNi制程对所述硬掩膜层202具有高度选择性，所述SiCoNi制程中具体参数，本领域技术人员可以根据工艺需要进行选择，并不局限于某一数值。
然后在所述半导体衬底201以及所述硅通孔凹槽20中形成隔离层203，具体地，在本发明的一具体地实施方式中，通过热氧化的方法来形成所述隔离层203，所述隔离层203为SiO2层，其厚度为8-50埃，但并不局限于该厚度。
所述热氧化步骤可以选用常规的快速热氧化方法进行，在本发明的一具体实施方式中选用O2或者含有O2的气氛对所述器件进行热处理，所述热处理温度在800-1500℃，优选为1100-1200℃，处理时间为2-30min，经过 所述处理在所述衬底上形成厚度为2-20埃的氧化物层，作为优选，所述热氧化物层105的厚度为5埃。
执行步骤204，选用牺牲材料层204填充所述硅通孔凹槽20并平坦化至所述隔离层203。
具体地，参照图2d，首先选用牺牲材料层204填充所述硅通孔凹槽20，所述牺牲材料层204选用无定型碳（A-C）、底部抗反射层（BARC）和Ge中的一种。
然后执行平坦化步骤，平坦化牺牲材料层204至所述隔离层203，如图2e所示，可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。
执行步骤205，在所述隔离层203以及所述牺牲材料层204上沉积层间金属介电层205。
具体地，如图2f所示，在所述隔离层203以及所述牺牲材料层204上沉积层间金属介电层205，以覆盖所述牺牲材料层204，其中所述层间金属介电层205选用SiN、掺氟的硅酸盐玻璃（FSG）和抗反射介质层（Darc）形成的叠层。
其中，所述SiN、掺氟的硅酸盐玻璃（FSG）和抗反射介质层（Darc）的厚度并不局限于某一数值范围，其中所述掺氟的硅酸盐玻璃（FSG）的厚度大于所述SiN以及所述抗反射介质层（Darc）的厚度，其中，所述掺氟的硅酸盐玻璃（FSG）的厚度为50-500埃。
执行步骤206，图案化所述层间金属介电层205，以形成第一开口30，露出所述牺牲材料层。
具体地，参照图2g，图案化所述层间金属介电层205，以形成第一开口30，其中，所述第一开口30的开口关键尺寸大于所述硅通孔凹槽20的关键尺寸，其中所述第一开口30用于形成第一金属层，其中所述硅通孔凹槽20用于形成硅通孔，通过所述设置，可以形成T型的互连结构。
作为优选，所述第一开口的数目可以为多个，在每个所述硅通孔凹槽20的上方均形成所述第一开口30，在两个第一开口30之间还可以形成一个第一开口30，所述第一开口30的数目并不局限于某一数值范围，可以根据需要进行设置。
执行步骤207，去除所述牺牲材料层204，以露出所述硅通孔凹槽20中的所述隔离层203。
具体地，参照图2g，选用干法蚀刻去除所述牺牲材料层204，在该步骤中所述干法蚀刻中可以选用CF4、CHF3另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。
执行步骤208，在所述第一开口30以及所述硅通孔凹槽20中形成扩散阻挡层206。
具体地，如图2h所示，当器件的关键尺寸（critical dimension）持续减低至深亚微米范围内时，需要使用多层金属连线结构来减小因寄生电阻和寄生电容引起的RC迟延时间，在本发明中在所述衬底上形成扩散阻挡层（barrier）206，作为优选，所述阻挡层206的形成方法可以为主要选用物理气相沉积法和化学气相沉积法，具体地，可以选用蒸发、电子束蒸发、等离子体喷射沉积以及溅射，在本发明中优选等离子体喷射沉积以及溅射法形成所述阻挡层。所述阻挡层的厚度并不局限于某一数值或者范围内，可以根据需要进行调整。
作为优选，所述扩散阻挡层206材料可以为选自TaN、Ta、TiN、Ti中的一种或多种。
执行步骤209，在所述硅通孔凹槽20以及所述第一开口30中填充导电材料207，以形成硅通孔结构以及位于所述硅通孔结构上方的第一金属层。
具体地，如图2i所示，选用金属材料207，例如选用金属铜填充所述第一开口30中填充导电材料207，在本发明中可以通过物理气相沉积（PVD）法或者电化学镀铜（ECP）的方法填充所述第一开口30中填充导电材料207。
作为优选，在本发明中优选采用物理气相沉积（PVD）法填充所述第一开口30中填充导电材料207，当选用电化学镀铜（ECP）的方法时，铜镀层厚度（um）=电流密度(ASF)×电镀时间(min)×电镀效率×0.0202；一般电镀铜电流效率为90-100%，在本发明中需要填充所述沟槽，因此在电镀时需要使用添加剂，所述添加剂为平坦剂（LEVELER），加速剂（ACCELERATORE）和抑制剂（SUPPRESSOR）。
作为优选，在形成所述金属铜形成后还可以进一步包含退火的步骤，退 火可以在80-160℃下进行2-4小时，以促使同重新结晶，长大晶粒，降低电阻和提高稳定性。
采用电镀工艺进行金属铜填充所述第一开口30中填充导电材料207，以形成硅通孔结构以及位于所述硅通孔结构上方的第一金属层。在本发明中通过对工艺过程的改进，从而可以通过一次填充以及平坦化步骤同时形成所述硅通孔结构以及位于所述硅通孔结构上方的第一金属层，通过减少TSV和后端制程（BEOL metal）互连过程中电镀和化学机械研磨的次数来降低生产制造成本。
执行步骤210，进行化学机械抛光(CMP)工艺，平坦化所述导电材料207至所述层间金属介电层205。
可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。
执行步骤211，在所述第一金属层上形成金属互连结构，在所述金属互连结构上形成金属焊盘。
具体地，参照图2k，在该步骤中选用大马士革工艺形成所述金属互连结构。在本发明的一具体地实施方式中，首先在所述第一金属层上依次沉积第一蚀停止层、第一介电层、蚀刻停止层、介电层、硬掩膜层、氧化物硬掩膜层以及金属硬掩膜；蚀刻所述金属硬掩膜层以及部分所述化物硬掩膜层，形成开口，然后沉积抗反射涂层和光刻胶层，并蚀刻形成通孔开口；去除所述反射涂层和光刻胶层；以所述金属硬掩膜层为掩膜蚀刻所述介电层，同时形成多个接触孔沟槽和通孔；蚀刻所述蚀刻停止层，以露出在所述层间介质材料层、所述另一介电层中形成镶嵌的金属互连结构；采用导电材料（Cu）填充所述沟槽和通孔，并平坦化以形成电连接。
在本发明中通过对工艺过程的改进，从而可以通过一次填充以及平坦化步骤同时形成所述硅通孔结构以及位于所述硅通孔结构上方的第一金属层，通过减少TSV和后端制程（BEOL metal）互连过程中电镀和化学机械研磨的次数来降低生产制造成本。
图3为本发明一具体地实施方式中所述半导体器件的制备工艺流程图，具体包括以下步骤：
步骤201提供半导体衬底，在所述半导体衬底中形成有硅通孔凹槽；
步骤202选用牺牲材料层填充所述硅通孔凹槽；
步骤203在所述半导体衬底以及所述牺牲材料层上沉积层间金属介电层；
步骤204图案化所述层间金属介电层，以形成第一开口，露出所述牺牲材料层；
步骤205去除所述牺牲材料层，以露出所述硅通孔凹槽；
步骤206在所述硅通孔凹槽以及所述第一开口中填充导电材料，以同时形成硅通孔结构以及位于所述硅通孔结构上方的第一金属层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。