一种形成绝缘体上鳍的方法技术领域
本发明涉及半导体制造领域，特别涉及一种形成绝缘体上鳍的方法。
背景技术
随着集成电路工艺的不断发展，器件的沟道长度不断的缩短，出现的
短沟道效应使得器件的电学性能不断恶化。英特尔在22nm技术节点引入
鳍式场效应晶体管(Fin-FET)的立体器件结构，Fin-FET是具有鳍型沟道
结构的晶体管，它利用薄鳍的几个表面作为沟道，从而可以防止传统晶体
管中的短沟道效应，同时可以增大工作电流。
随着Fin-FET的研究应用，如何减小衬底漏电流越来越成为人们研究
的重点。现有技术中通常采用离子注入的方法在靠近层间介质层(STI)的
鳍中形成高的体电阻部分，来减小衬底漏电流，但是，该方法形成的高阻
部分的阻值仍有待提高，而且，离子注入对衬底及鳍的损伤较大，并且会
影响器件性能。此外，还可以通过在绝缘体上硅(SOI)衬底上形成鳍，以
使形成的鳍位于绝缘体上，避免鳍与衬底之间的漏电流；但是，SOI衬底
的成本昂贵，目前还没有大规模使用。
发明内容
本发明提供了一种形成绝缘体上鳍的方法，以解决现有技术中无法简单
有效的降低衬底漏电流的问题。
本发明提供了一种形成绝缘体上鳍的方法，包括：
提供衬底，所述衬底上形成有鳍；
以氧化物部分填充鳍之间的凹槽；
在裸露的鳍上形成侧墙；
进行氧化；
去除侧墙以及鳍顶部的氧化层。
优选的，所述以氧化物部分填充鳍之间的凹槽包括：
以氧化物填充鳍之间的凹槽；
进行平坦化；
进行刻蚀，保留部分氧化物在鳍之间。
优选的，所述氧化为湿法氧化，所述湿法氧化工艺包括：
湿法氧化的载气为氢气和氧气以及氢气和氧气混合后反应生成的水蒸
汽，氢气和氧气的体积比为：3:2-3:1；
氧化温度为850-1200℃。
优选的，所述衬底包括以下任一种：硅衬底、锗衬底、硅锗衬底。
优选的，所述方法还包括：
在裸露的鳍上形成侧墙之后，刻蚀部分所述氧化物，以暴露部分鳍。
优选的，所述方法还包括：
去除侧墙以及鳍顶部的氧化层之后，进行外延。
优选的，所述外延包括以下任一种：锗、硅锗、三五族化合物半导体
材料及其叠层。
优选的，所述氧化包括：
进行氧离子注入；
进行热退火。
一种形成绝缘体上鳍的方法，其特征在于，包括：
提供衬底，所述衬底上形成有鳍；
在鳍上形成侧墙；
进行氧化；
去除侧墙以及鳍顶部的氧化层。
优选的，所述衬底为锗衬底。
优选的，所述氧化为湿法氧化，所述湿法氧化工艺包括：
湿法氧化的载气为氢气和氧气以及氢气和氧气混合后反应生成的水蒸
汽，氢气和氧气的体积比为：3:2-3:1；
氧化温度为850-1200℃。
优选的，所述方法还包括：
去除侧墙以及鳍顶部的氧化层之后，进行外延。
本发明提供了一种形成绝缘体上鳍的方法，该方法包括：用氧化物部分
填充已形成的鳍之间的凹槽，然后在裸露的鳍上形成侧墙以保护侧墙内的
鳍，然后进行氧化，使得未被侧墙保护的鳍在填充的氧化物以及氧化工艺
的作用下，被氧化成绝缘体，最终去除侧墙以及鳍顶部的氧化层，形成绝
缘体上鳍。由于本发明提供的方法采用现有半导体工艺，以简单可行的方
式在普通衬底上制备出绝缘体上鳍，能有效解决现有技术中鳍与衬底之间
的漏电流问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施
例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是
本发明中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些
附图获得其他的附图。
图1A至图1D为现有技术中一种Fin制备过程的截面结构示意图；
图2为现有技术中另一种Fin的截面结构示意图；
图3为根据本发明实施例提供的形成Fin的方法的流程图；
图4A至图4E为根据本发明实施例一提供的形成绝缘体上Fin的过程
的截面结构示意图；
图5A至图5D为根据本发明实施例二提供的形成绝缘体上Fin的过程
的截面结构示意图；
图6A至图6C为根据本发明实施例三提供的形成绝缘体上Fin的过程
的截面结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其
中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功
能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发
明，而不能解释为对本发明的限制。
此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是
为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的
关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域
普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另
外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特
征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特
征之间的实施例，这样第一和第二特征可能不是直接接触。
为了更好地理解本发明，下面首先对现有技术中制备鳍(Fin)及层间
介质层(STI)的过程进行简介，主要包括：首先，进行刻蚀形成Fin，如
图1A所示；填充SiO2介质材料并进行化学机械平坦化(CMP)，如图1B所
示；然后，使用HF腐蚀一定厚度的SiO2介质材料，保留部分SiO2介质材
料在Fin之间，从而形成STI，如图1C所示，接着进行离子注入以在靠近
STI的鳍中形成高的体电阻部分，来减小衬底漏电流，如图1D所示，图中
圆点为待注入的离子，箭头代表离子运动方向。此外，还可以通过在绝缘
体上硅(SOI)衬底上制备鳍的方法以减小衬底漏电流，参考图2所示。
本发明提供的一种形成绝缘体上Fin的方法，在衬底上的鳍之间部分
填充氧化物，接着在暴露在STI外面的鳍上形成侧墙，然后进行氧化，由
于侧墙能保护其内的鳍不被氧化，而被氧化物包裹的鳍部分，在氧化物与
氧化工艺的共同作用下被氧化，形成绝缘部分以阻止鳍与衬底之间的漏电，
以下将结合具体的实施例对该工艺方法进行详细的说明，参考图3至图4
所示。
本发明中，所述衬底100为半导体衬底，比如：Si衬底、Ge衬底、SiGe
衬底。所述氧化可以为湿法氧化、干法氧化、氧离子注入氧化等。需要说
明的是，氧化工艺及氧化工艺在整个工艺流程中的顺序可以根据实际应用
需求及效果进行调整。
实施例一
在本实施例中，所述衬底100为硅衬底，鳍101的材料为硅。一种形
成绝缘体上鳍的方法包括：
步骤S01，提供衬底100，所述衬底100上形成有鳍101，如图4A所
示。
在本实施例中，所述衬底100上的鳍101可以通过双重图形成像技术
获得，具体步骤包括：
在衬底上形成一掩膜层(图未示出)；在该掩膜层之上形成第一次图
形(图未示出)，该第一次图形用于形成第一次侧墙102；进行刻蚀，形
成第一次图形于上述掩膜层中，并去除掩膜层之上所有层；在第一次图形
周围形成第一次侧墙102，并去除第一次图形；以第一次侧墙102为掩膜
进行刻蚀，形成鳍101。如图4A所示，其中，所述在第一次图形周围形成
第一次侧墙102，并去除第一次图形可以包括：沉积另一掩膜层；进行干
法刻蚀，以形成第一次侧墙102；去除第一次图形。
其中，所述掩膜层可以为硬掩膜，例如：通过化学气相沉积法(CVD)
等形成的氮化硅薄膜、氧化硅薄膜及其叠层、无定形碳层等；用于形成第
一次图形的光阻层(图未示出)可以为通过旋涂法形成的光刻胶层及抗反
射层等。
在一个具体实施例中，在衬底上通过增强等离子体化学气相沉积法
(PECVD)沉积二氧化硅薄膜，然后采用光刻工艺、刻蚀工艺等在二氧化
硅薄膜上形成第一次图形，接着，通过PECVD法等沉积氮化硅薄膜，然
后进行干法刻蚀以在第一次图形周围形成第一次侧墙102，接着，以第一
次侧墙102为掩膜进行干法刻蚀，直至达到指定深度后去除第一次侧墙102，
在衬底100上形成鳍101。此外，在实际应用中，还需要对第一次侧墙102
进行修正，以去除多余的连接图形，在此不再详述。
需要说明的是，当然还可以通过一次光刻工艺及刻蚀工艺在衬底100
上形成鳍101，但是该方法不易制备小尺寸鳍，例如，宽度小于20nm的鳍。
步骤S02，以氧化物部分填充鳍101之间的凹槽，如图4B所示。
在本实施例中，所述以氧化物部分填充鳍101之间的凹槽包括：以氧
化物填充鳍之间的凹槽；进行平坦化；进行刻蚀，保留部分氧化物在鳍101
之间。
其中，所述氧化物用于形成层间介质层(ILD)103，例如，SiO2、磷
硅玻璃(PSG)、硼磷硅玻璃(BPSG)等通过化学气相沉积法(CVD)、
旋涂绝缘介质层(SOD)、HARP等工艺实现。此外，还可以是成分为氧
化物的低k介质层，例如，含碳氧化物(Carbon Doped Oxide，CDO)，以降
低电路层之间的寄生电容C对RC延迟的影响。所述平坦化可以通过反刻、
化学机械平坦化(CMP)等方法以形成平整的衬底表面。
在一个具体实施例中，通过SOD填充鳍101之间的凹槽，然后进行
CMP，直至暴露鳍101，接着采用含有氢氟酸的溶液，例如BOE刻蚀鳍101
之间的氧化物，并保留部分氧化物在鳍101之间，以暴露出部分高度的鳍。
步骤S03，在裸露的鳍101上形成侧墙104，如图4C所示。
在本实施例中，所述侧墙104的材料需要和鳍101的材料具有较大的
选择刻蚀比，同时，还要与填充于鳍101之间的氧化物具有较大的选择刻
蚀比，以便于在后续去除侧墙104的过程中不伤害鳍101与形成的STI 103。
在一个具体实施例中，所述在裸露的鳍上形成侧墙104包括：通过
PECVD法在步骤S02获得的衬底上沉积氮化硅薄膜，例如，反应气体为
SiH2Cl2和NH3的流量比为1/5～1/10，且NH3的流量为1L/min至5L/min的
条件下反应形成氮化硅薄膜；然后通过反应离子刻蚀(RIE)去除鳍101
顶部及鳍101之间的氮化硅薄膜，以在鳍101上形成侧墙104。
步骤S04，进行氧化，如图4D所示。
在本实施例中，通过氧化步骤，以在鳍101的底部形成绝缘层。通过
氧化步骤形成的绝缘体上鳍101类似于采用SOI衬底形成的鳍101，通过
形成的绝缘层能有效解决鳍101与衬底100之间的漏电流问题。
具体地，所述氧化为湿法氧化，包括：采用氢气和氧气以及氢气和氧
气混合后反应生成的水蒸汽作为载气，氢气和氧气的体积比为3:2-3:1；氧
化温度为850-1200℃，氧化时间根据具体氧化效果而定，例如，氧化时间
根据Fin的关键尺寸CD决定，CD越大的氧化时间越长，具体的，氧化时
间可根据0.3～0.5nm/min的氧化速率来计算，需要说明的是，为了保证氧化
效果，通常实际设定的氧化时间会大于计算得到的氧化时间，例如，实际
设定的氧化时间比计算得到的氧化实际多10分钟。此外，在实际应用中，
在该氧化步骤之后可以进行自检，例如，对陪片或设计在切割道中的测试
图样进行检测，如果发现鳍与衬底之间的漏电流大于设定的阈值，则根据
实际测得的漏电流值对衬底再次进行氧化。
需要说明的是，该氧化过程中，鳍101不仅仅受湿法氧化工艺的影响，
同时还受到填充于鳍101之间的氧化物的影响，在高温过程中，氧化物中
的氧以离子的形式扩散进鳍101中，在高温下和硅反应生成二氧化硅；同
时，外部气氛中的氧也在补充氧化物中损失的氧元素。为了达到较好的氧
化效果，例如，对于宽度为22nm的鳍，为了保证ILD包裹的鳍部分被完
全氧化，氧化温度为1000℃，氧化时间为90min。
步骤S05，去除侧墙104以及鳍101顶部的氧化层，如图4E所示。
本实施例中，通过湿法刻蚀等去除侧墙104以及鳍101顶部被氧化的
部分。
具体地，通过热磷酸等去除鳍侧壁上的氮化硅薄膜，然后通过氢氟酸
等去除鳍101顶部的氧化层。
在本发明实施例中，在裸露的鳍101周围形成侧墙104以保护侧墙内
的鳍101不受后续步骤的影响，并通过填充于鳍101之间的氧化物及氧化
工艺，使得鳍101底部形成绝缘层，以阻止鳍101与衬底100之间的漏电
流。本发明提供的方法采用现有的半导体工艺，在普通硅衬底上形成类似
于SOI衬底上形成的鳍，有效的解决了现有技术中的鳍与衬底之间漏电流
的问题，提升了器件性能。
实施例二
一种形成绝缘体上鳍的方法，如实施例一所述，所不同的是，在本实
施例中，所述鳍101的材质为锗；通过去除部分和/或全部硅衬底上假鳍105
后，采用外延法获得鳍形锗层；在鳍101上形成侧墙104之后，刻蚀部分
厚度的STI 103以露出部分被STI覆盖的鳍101。
一种形成绝缘体上鳍的方法包括：
步骤S11，提供衬底100，所述衬底100上形成有鳍101。
在本实施例中，所述衬底100为硅衬底，所述衬底100上的鳍101可
以通过外延工艺获得，具体步骤包括：
首先，进行刻蚀，在硅衬底上形成假鳍105；接着，填充SiO2介质材
料并进行化学机械平坦化(CMP)，从而形成STI 103；然后，通过选择刻蚀
去除部分高度的假鳍105，以形成沟槽106，如图5A所示；最终，通过外
延生长在假鳍105之上形成鳍101。
其中，所述外延可以为同质外延或异质外延，在本实施例中，所述外
延为异质外延，外延层为硅锗层。当然，所述外延层还可以为锗层，在此
不作限定。
步骤S12，以氧化物部分填充鳍101之间的凹槽；以及步骤S13：在裸
露的鳍101上形成侧墙104，同实施例一，在此不再详述。需要说明的是，
步骤S12可以省略，直接采用步骤S01中形成的STI 103即可。
步骤S14，刻蚀部分所述氧化物，以暴露部分鳍101。如图5B所示。
在本实施例中，在步骤S13中形成侧墙104之后，刻蚀部分厚度填充
于鳍101之间的二氧化硅，以暴露部分鳍。其中，刻蚀二氧化硅的溶液对
二氧化硅和侧壁104(例如氮化硅)的选择刻蚀比很大，在刻蚀过程中，
不会影响侧壁104。通过该步骤可以精确调整被侧壁104保护的鳍的高度，
例如，当形成STI 103后，发现暴露在外的鳍的高度比预定的鳍的高度要
小，可以通过该步骤进行精确调整，后续氧化过程会将暴露的部分鳍进行
氧化，形成绝缘体。
步骤S15，进行氧化，如图5C所示。
在本实施例中，可以通过湿法氧化或者离子注入等方法在鳍101的底
部形成氧化层。
在一个具体实施例中，通过离子注入法形成氧化层，例如，离子注入
采用两次注入法，分别在鳍101的两面以相同的注入工艺进行。其中，所
述离子注入的注入杂质为氧，相应工艺条件为：注入剂量为1E14cm-2，注
入能量为5KeV，注入角度为垂直于鳍方向30°。然后进行热退火，以使
注入的杂质与锗完全反应，形成氧化物，其中，所述热退火的温度大于850℃，
氧化时间参考湿法氧化时间。当然，所述氧化也可以是湿法氧化，在经过
高温氧化、退火步骤后，在鳍101的底部形成氧化层。
需要说明的是，由于本实施例中不需要注入的鳍的外侧形成了侧墙104，
可以有效保护非暴露的鳍不受离子注入的影响。并且，由于可以通过刻蚀
STI调节裸露的鳍的高度，能精确控制离子注入的区域，减少现有技术中
的离子注入区域的不可控因素。
步骤S16，去除侧墙104以及鳍101顶部的氧化层，如图5D所示。同
实施例一，在此不再详述。
实施例三
一种形成绝缘体上鳍101的方法，如实施例一所述，所不同的是，在
本实施例中，所述衬底100为锗；在形成鳍101后直接在鳍101的周围形
成侧墙104而不用在鳍101之间填充氧化物；在所述去除侧墙104以及鳍
101顶部的氧化层后进行外延。
步骤S21，提供衬底100，所述衬底100上形成有鳍101。
在本实施例中，所述衬底100为锗衬底，由于锗材料和硅材料有一个
不同特点：硅材料会在表面形成一层致密的氧化层，该氧化层会保护其下
的硅不再被氧化，锗材料较容易获得氧化深度较深的氧化层。锗衬底上形
成鳍101的过程同实施例一，不再详述。
需要说明的是，在以第一次侧墙102为掩膜刻蚀衬底形成鳍后，不去
除第一次侧墙102(参考实施例一种形成鳍过程中的第一次侧墙102，如图
4A所示)，在后续的氧化过程中，该第一次侧墙102保护鳍101的顶部不
被氧化。
步骤S22，在鳍101上形成侧墙104，如图6A所示。其中，在进行干
法刻蚀过程中，需要控制刻蚀时间，以保证形成侧墙104之后，鳍101顶
部的第一次侧墙102不被完全去除。
步骤S23，进行氧化，如图6B所示。
在本实施例中，由于采用的锗衬底，较容易在衬底100表面获得较厚
的氧化锗层，并以该氧化锗层作为STI 103。例如，采用湿法氧化或离子注
入配合热退火工艺在衬底100表面形成较厚的氧化锗层，并以该层作为STI
103。其中，湿法氧化的载气、载气比例、氧化温度参考实施例一，在此不
再详述。当然，不同材料在不同载气气氛中的氧化速率会不同，相应的氧
化时间要进行调整，具体的氧化时间根据锗在氧化过程中的实际氧化速率
而定，计算氧化时间的方法同实施例一。
步骤S24，去除侧墙104以及鳍101顶部的氧化层。
本实施例中，由于鳍101顶部的第一次侧墙102受干法刻蚀的影响，
在氧化过程中不一定能完全保护鳍的顶部不被氧化，为了保证器件的性能，
刻蚀部分高度鳍101。
步骤S25，进行外延生长，参考图6C所示。
在本实施例中，为了调节载流子迁移率或者保护鳍101不裸露在空气
中，可以进行外延生长，例如：通过金属有机物化学气相沉积(MOCVD)
或分子束外延(MBE)在鳍101上外延生长三五族化合物半导体材料、硅
材料等。
在本发明实施例中，由于该方法通过在鳍101之间的凹槽中，部分填
充氧化物，然后在裸露的鳍上形成侧墙104以保护鳍101，接着通过氧化
工艺使得鳍101底部形成一氧化层，以解决鳍101与衬底100之间漏电的
问题。该方法采用现有技术中常用的半导体工艺及衬底，以简洁的方式制
备出绝缘体上鳍101，有效的鳍101与衬底100之间漏电的问题。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任
何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利
用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修
饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案
的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同
变化及修饰，均仍属于本发明技术方案保护的范围内。