深沟槽绝缘栅极双极晶体管 技术领
本发明涉及功率半导体器件结构和用于制造高压晶体管的工艺。
背景技术
高压场效应晶体管(HVFET)以及高压功率半导体器件的其他变种是半导体领域公知的。许多HVFET使用了这样的器件结构：该结构包括轻度掺杂的、延伸的漏极区域，当器件处于“关断”状态时，该区域支撑或阻断所施加的高压(例如几百伏特)。由于高电阻的外延层，工作于高电压(例如500-700V或更高)的普通MOSFET功率器件的“导通”状态漏极-源极电阻(RDS(ON))通常很大，在高漏极电流的情况下尤其如此。例如，在传统的功率MOSFET中，轻度掺杂的延伸的漏极区域(也称为漂移区)通常涉及晶体管总的导通状态电阻的95％。
为了对抗传导损耗问题，已经提出了各种替换性的设计结构。例如，在垂直薄硅(VTS)MOSFET中，通过在薄的硅层中采用分级掺杂分布来降低传导损耗，所述薄的硅层被位置相邻的厚氧化物中嵌入的场板(fieldplate)耗尽。但是，VTS结构的一个问题是由于大的场板(耦合到源极端子)对硅柱(耦合到漏极端子)的重叠造成较大的输出电容(Coss)。这种较大的输出电容限制了器件的高频开关性能。传统的VTS MOSFET结构的另一个缺点是需要经过漂移区域沿垂直方向的线性分级的掺杂分布，这常常难以控制并且制造成本很高。
在称为CoolMOSTM概念的另一种途径中，通过交替的N-和P-降低表面场(RESURF)层来减小传导损耗。在CoolMOSTM器件中，只通过多数(majority)载流子来提供电导性，即，没有双极电流(少数载流子)的贡献。由于CoolMOSTM高压功率MOSFET设计不包括大的沟槽场板结构，所以它还因较低的Coss而有利。不过，在某些应用中，CoolMOSTM设计仍然会有高到不可接受的传导性损耗。
绝缘栅极双极晶体管(即IGBT)是少数载流子功率半导体器件，它通过在单一的器件结构中由FET控制输入和双极功率开关晶体管相结合而实现了较低的传导损耗。但IGBT设计的主要缺点是，由于外延漂移区域中堆积的少数载流子造成的特征“尾电流”，开关频率通常被限制在60kHz或更低。换言之，在更高频率(100kHz或更高)下由较差的开关性能造成的开关损耗仍然是个问题。针对改善IGBT设计的开关速度而进行的尝试包括使用超薄晶片(～75μm或更小)的非穿通结构。但是超薄晶片工艺带来了显著的成本增加，并增加了制造工艺的复杂性。
【附图说明】
根据下文的详细说明以及附图会更完整地理解本发明，但是不应认为本发明局限于所示的具体实施例，它们仅仅是用于说明和理解。
图1图示了深沟槽绝缘栅极双极晶体管(IGBT)结构的示例性侧面剖视图。
图2图示了另一种深沟槽绝缘栅极双极晶体管(IGBT)结构的示例性侧面剖视图。
图3A图示了制造处理中，在P+衬底上形成N-掺杂的外延层的初始步骤之后，深沟槽IGBT结构的示例性侧面剖视图。
图3B图示了在垂直深沟槽刻蚀之后，图3A的示例性器件结构。
图3C图示了在形成填充深垂直沟槽的电介质区域之后，图3B的示例性器件结构。
图3D图示了在对硅衬底的顶面进行掩膜、然后进行第一电介质刻蚀之后，图3C的示例性器件结构。
图3E图示了在形成栅极沟槽的第二电介质刻蚀之后，图3D的示例性器件结构。
图3F图示了在栅极沟槽中形成沟槽栅极之后，图3E的示例性器件结构。
图3G图示了在形成源极(集电极)和主体区域之后，图3F的示例性器件结构。
图4是对于示例性深沟槽IGBT器件结构(例如图1所示地结构)，外延层掺杂分布随归一化距离的曲线图。
【具体实施方式】
下面的说明中阐述了具体细节(例如材料类型、尺寸、结构特征、工艺步骤等)以提供对于本发明的完整理解。但是，本领域技术人员理解，实施本发明并不一定需要这些具体细节。应当明白，附图中的要素是代表性的，并且为了清楚起见并未按比例绘制。
图1图示了深沟槽IGBT 10的一种示例性侧面剖视图，IGBT 10具有的结构包括P+掺杂的硅衬底11上形成的、N-型硅的多个隔离开的延伸漏极区域13。在图1的示例中，由重度掺杂的N+缓冲层12将延伸漏极区域13从P+衬底11分开。在一种实施例中，延伸漏极区域13是外延层的一部分，所述外延层从N+缓冲层12延伸到硅晶片的顶面。衬底11受到重度掺杂，以使其对于经过漏电极的电流造成的电阻尽可能小，所述漏电极在完工的器件中位于衬底11底部。
深沟槽IGBT 10还包括P-主体区域14。在每个P-主体区域14上方的晶片外延层的顶面处，一对N+掺杂的源极区域15a和15b在横向上由P-型区域16分开。由图可见，每个P-主体区域14布置在延伸漏极区域13中相应的一者正上方并在垂直方向上将该延伸漏极区域与N+源极区域15a、15b以及P-型区域16分开。图1的器件结构还包括沟槽栅极结构，该沟槽栅极结构具有栅极17(例如由多晶硅组成)和栅极绝缘层28，栅极绝缘层28使栅极17与相邻的侧壁P-主体区域14绝缘。栅极绝缘层28可以包括热生长的二氧化硅或其他合适的电介质绝缘材料。在制造完工的器件中，向栅极17施加合适的电压电位造成沿P-主体区域14的垂直侧壁部分形成导电沟道，使得电流可以经过半导体材料垂直流动，即从P+衬底11向上经过缓冲层12和延伸漏极区域13，经过垂直地形成的传导沟道，到达布置了源极区域15的、硅晶片的顶面。
在另一种实施例中，不是在半导体柱的横向宽度方向上将P+区域16布置在N+源极区域15a、15b之间(如图1所示)，而是可以在每个柱的横向长度(即从附图的纸面进出)上将N+源极区域15和P+区域交替地形成在各个柱的顶部。换言之，根据取截面的位置，像图1所示那样给出的剖视图将具有在柱17的整个横向宽度上延伸的N+源极区域15或P+区域16。在这样的实施例中，每个N+源极区域15在(沿柱的横向长度的)两侧由P+区域16接合。类似地，每个P+区域16在(沿柱的横向长度的)两侧由N+源极区域15接合。
本领域技术人员可以理解，P+衬底11还用作垂直PNP双极结晶体管的P+发射极层。用基本术语来表示的话，深沟槽IGBT 10包括由上述沟槽栅极MOSFET结构控制的半导体器件，所述半导体器件具有由交替的PNPN导电类型(P+衬底11，N+缓冲层12和N-延伸漏极层13，P-主体区域14，N+源极区域15)构成的四个层。本领域技术人员还可以理解，将N+缓冲层12包括在内有利地在高压阻断期间防止了漂移区域13中形成的关断状态耗尽层到达P+发射极(衬底)层11。
在图1的示例性器件结构中，延伸漏极区域13、P-主体14、源极区域15a、15b和P+区域16共同构成了硅材料的平台(mesa)或柱(在本申请中这两个术语是同义的)。下文将结合图3A-图3F说明，这些柱是通过选择性地除去各个柱或平台的相反侧的半导体材料区域，而由垂直沟槽限定的。每个柱的高度和宽度，以及相邻的垂直沟槽之间的间距，可以由器件的击穿电压要求来确定。在各种实施例中，这些柱具有约30μm至120μm厚的范围内的垂直高度(厚度)。例如，在大约1mm×1mm尺寸的管芯上形成的深沟槽IGBT可以具有约60-65μm的垂直厚度，在总的垂直厚度中，N-延伸漏极区域13包括约50μm，而N+缓冲层12包括约10-15μm。作为另一个示例，约2mm-4mm的管芯上形成的晶体管结构在每一侧可以具有约30μm厚的柱结构。在某些实施例中，每个柱的横向宽度可以在能够可靠制造的范围内尽可能地窄(例如约0.4μm至0.8μm宽)，以实现非常高的击穿电压(例如600-800V)。
在再一种替换实施例中，可以从器件结构中略去N+缓冲层。但是注意，消除N+缓冲层12意味着N-延伸漏极区域13的垂直厚度(柱高度)可能需要被大大增加(例如100-120μm)，以支持所需的阻断电压。
相邻的一对柱(包括N-延伸漏极区域13)被示出为在横向上由深沟槽电介质区域19分开。电介质区域19可以包括二氧化硅、氮化硅或其他合适的电介质材料。在形成深沟槽之后，可以用各种公知的方法形成电介质区域19，这些方法包括热生长和化学气相沉积。在图1的示例中，每个电介质区域19从栅极17正下方向下延伸到N+缓冲层12。换言之，在所示的实施例中，电介质区域19大体上垂直地经过漂移区域13的整个垂直厚度延伸。
在图2所示的示例性实施例中，电介质区域19垂直地经过N+缓冲区域12延伸到P+衬底11中。
在一种实施例中，将相邻的漂移区域13的侧壁分开的每个电介质区域19的横向宽度大约为2μm。在一种具体实施例中，每个漂移区域和每个电介质区域的横向宽度等于2μm，得到1∶1的宽度比。可以用从0.2至6.0范围内的(漂移区域对电介质区域的)宽度比来制造替换实施例。
本领域技术人员可以理解，在正向(导通状态)传导过程中，通过将少数载流子(空穴)从双极器件的P+发射极层11注入到漂移区域13中，N-漂移区域13的电阻被大大降低。当使深沟槽IGBT在导通和关断之间开关时，这些注入的少数载流子通常需要时间来进入和离开(复合)漂移区域13。在图1和图2所示的示例性器件结构中，少数载流子的复合(也称为“寿命限制(lifetime killing)”)是通过沿着大侧壁区域产生的众多界面阱来完成的，所述侧壁区域是由N-漂移区域13与电介质(例如氧化物)区域19的界面形成的。例如，当器件从导通状态(正向传导)向关断状态(阻断电压)切换时，沿N-漂移区域13的侧壁区域的界面阱有效地帮助迅速从漂移区域13清除少数载流子，从而改善了器件的高速开关性能。
应当明白，由于深沟槽IGBT器件结构不包括电介质区域19内的导电场板——即，沟槽完全由氧化物或其他某些合适的电介质填充——所以N-漂移区域13的掺杂分布可以是大体上恒定的。
图3A-图3G分别是图示了在示例性制造处理中处于不同阶段的示例性深沟槽IGBT结构的侧面剖视图。由这些附图所示的制造处理不仅可以用来形成图1的器件，而且可以用来形成图2所示的深沟槽IGBT器件。首先，图3A图示了制造处理中，在P+硅衬底11上方形成N-掺杂的层12、13的初始步骤之后，深沟槽IGBT结构的示例性侧面剖视图。在一种实施例中，N+缓冲层12具有10-15μm厚范围内的垂直厚度。N+层11受到重度掺杂，以使其对向漏极(发射极)电极经过的电流的电阻尽可能小，所述漏极(发射极)电极在完工的器件中位于衬底的底部。N+缓冲层12的重度掺杂还防止了在反向偏压阻断过程中对P+衬底11的穿通。层12的掺杂可以随着层的形成而同时执行。N-外延层13的掺杂也可以随着层的形成而同时执行。
图4是对于示例性深沟槽IGBT器件结构(例如图1所示的结构)，外延层掺杂分布对于归一化距离的曲线图。由图可见，N-型外延层的掺杂分布浓度大体上是平的，具有约1×1015cm-3的较低浓度。在约54μm的垂直深度处(N+缓冲层开始于该处)，掺杂分布浓度陡峭地增大(阶跃增大)到约2×1017cm-3的浓度。
在形成了层12和13之后，对半导体晶片的顶面进行合适的掩膜，然后将深垂直沟槽22刻蚀到N-外延层13中。图3B图示了制造处理中在垂直沟槽刻蚀之后，深沟槽IGBT的示例性侧面剖视图，所述垂直沟槽刻蚀形成了由深沟槽22分隔开的、N-掺杂的半导体材料的硅柱或平台。每个柱的高度和宽度，以及相邻的垂直沟槽22之间的间距，可以由器件的击穿电压需求来确定。如前所述，这些分隔开的外延材料13的柱最终形成成品深沟槽IGBT器件结构的N-型外延漏极或漂移区域。
应当明白，在各种实施例中，每个柱可以在(进出纸面的)正交方向上延伸很大的横向距离。在某些实施例中，由每个柱形成的N-型漂移区域的横向宽度可以在能够可靠地制造的程度内尽可能地窄，以实现很高的击穿电压(例如600-800V)。
此外，还应当明白，尽管图1的示例图示的截面图具有半导体材料的三个柱，该半导体材料包括三个分隔开的N-漂移区域，但是应当明白，在制造完工的器件中，相同的器件结构可以在整个半导体管芯的两个横向方向上被重复或复制多次。其他实施例可以视情况包括更多的或更少的半导体区域。例如，某些替换实施例可以包括掺杂分布从顶部向底部变化的漂移区域。其他实施例可以在形成分隔开的柱的半导体材料(例如N-漂移区域)的横向宽度上包括多个陡峭的(即阶跃式)变化。例如，漂移区域13可以在硅晶片的顶面附近被制造得更宽，并在离N+缓冲层12最近处被制造得更宽。
图3C图示了在用电介质材料(例如氧化物)填充沟槽22从而形成电介质区域19之后，图3B的示例性器件结构。电介质材料覆盖了每个外延层柱的侧壁，并完全填充每个沟槽22。电介质层优选地包括二氧化硅，但也可以使用氮化硅或其他合适的电介质材料。电介质区域19可以用各种公知的方法形成，包括热生长和化学气相沉积。在形成了区域19之后，可以用传统技术(例如化学机械抛光)对硅衬底的顶面进行平面化。
图3D图示了在对硅衬底的顶面进行掩膜之后，图3C的示例性器件结构。在这种示例中，掩膜层25包括光刻胶的层，该层具有以氧化物区域19的上方为中心的经显影的开口24。注意，外延区域13的每个柱正上方的掩膜层21那部分延伸(即重叠)到超过柱的侧壁部分的边缘一段短的距离。这具有留下侧壁氧化物的薄层覆盖氧化物区域19的第一和第二侧壁部分的效果。即，每个开口24的最接近每个N-外延柱13的边缘与侧壁不一致；而是有意地使开口24偏离，从而使每个开口24的最近边缘与相应的柱侧壁离开小的距离。在一种实施例中，重叠距离大约为0.2μm至0.5μm。
通过除去开口24正下方的范围中的区域19的电介质材料，由第一电介质刻蚀形成栅极沟槽26。在一种实施例中，第一电介质刻蚀是大体上各向异性的等离子体刻蚀。第一电介质刻蚀被向下执行到所需的深度(即目标深度)，在一种实施例中该深度约为3μm深。例如可以将C4F8/CO/Ar/O2气体的混合物用于等离子体刻蚀。注意，第一刻蚀的各向异性的性质在栅极沟槽中产生了大体上垂直的侧壁轮廓，该轮廓不延伸或穿透到各个柱13的侧壁。换言之，掩膜层25的重叠距离使得经过开口24的各向异性刻蚀不会攻击N-外延柱13的侧壁；相反，包括氧化物区域19的一部分电介质材料在第一电介质刻蚀之后仍然覆盖柱13的侧壁范围。
图3E图示了在除去栅极沟槽中覆盖N-外延柱13的侧壁的氧化物之后，图3D的示例性器件结构。可以经过掩膜层25的开口24执行第二电介质刻蚀，以完全除去N-外延柱的侧壁上剩余的氧化物。在一种实施例中，第二电介质刻蚀是湿法刻蚀(例如使用经缓冲的HF)，其具有大体上各向同性的性质。结果，一对栅极沟槽开口27使沿柱或平台的侧壁的外延硅材料暴露出来。
在所示的实施例中，第二电介质刻蚀具有高的选择性，这意味着它以比刻蚀硅快得多的速率刻蚀电介质材料。利用这样的处理，每个侧壁的硅表面不被破坏，从而能够在侧壁表面上随后生长高质量的栅极氧化物。另外，由于第二电介质刻蚀的大体上各向同性的性质，栅极沟槽在垂直和横向的方向上以相似的速率受到刻蚀。但是，由于第二电介质刻蚀被用来除去硅平台侧壁上剩余的几十微米的二氧化硅，所以对于沟槽栅极开口27的长细比的总体影响相对较小。在一种实施例中，每个栅极沟槽开口27的横向宽度约为1.5μm宽，最终深度约为3.5μm。
图3F图示了在除去掩膜层25、形成高质量的薄的(例如)栅极氧化物层28并随后对栅极沟槽进行填充之后，图3E的示例性器件结构，所述栅极氧化物层28覆盖了N-外延柱13的暴露侧壁部分。在一种实施例中，栅极氧化物层28是热生长的，具有100至1000A范围的厚度。在形成栅极氧化物28之前除去掩膜层25。每个栅极沟槽的剩余部分被填充有掺杂多晶硅或其他合适的材料，其在完工的深沟槽IGBT器件结构中形成栅极部件17。在一种实施例中，每个栅极部件17具有约1.5μm的横向宽度和约3.5μm的深度。
本领域技术人员可以理解，掩膜层的重叠距离应当足够大，使得即使在最差的掩膜失准误差场合的情况下，所获得的掩膜层25相对于每个N-外延柱13的重叠情况仍然会防止等离子体刻蚀沿相反的柱侧壁中任一者攻击硅材料。类似地，掩膜层25的重叠距离应当不会大到使得在最差的掩膜失准误差情况下不能通过合理的第二电介质刻蚀除去任一侧壁19上剩余的氧化物。
图3G图示了在每个N-漂移区域13的顶部附近形成N+源极(集电极)区域15a和15b以及P-主体区域14之后，图3F的示例性器件结构。源极区域15和P-主体区域14各自可以用普通的沉积、扩散和/或注入工艺技术形成。在形成N+源极区域15之后，可以通过用传统制造方法形成源极(集电极)、漏极(发射极)和MOSFET栅电极来完成晶体管器件，这些电极电连接到器件的各个区域/材料(为了清楚起见，图中未示出)。
尽管已经结合具体器件类型对上述实施例进行了说明，但是本领域技术人员可以理解，在本发明的范围内可以有各种变更和替换形式。例如，尽管已经说明了各种深沟槽IGBT，但是所示的方法、布局和结构同样可以应用到其他结构和器件类型，包括肖特基、二极管、MOS和双极结构。因此，说明书和附图应当认为是示例性的而不是限制性的。