基板及芯片封装结构 【技术领域】
本发明是关于一种基板及芯片封装结构，并且特别地，本发明是关于一种在导线层上设置有无布线区使芯片的保险丝设置区位于其内的基板及芯片封装结构。
背景技术
随着半导体相关技术的快速发展，含有高效能芯片的各种电子产品已经成为现代人生活中不可或缺的辅助工具。此外，随着芯片的功能或速度增加，其内含的电路越形复杂，而其外接的引脚(lead)或导线(wire)的数量也随之增加。然而，由于多数电子产品本身或其零元件的体积或尺寸有轻薄化或微型化的趋势，芯片体积也随之缩小，因此其外接的引脚或导线也必须更细，并且更紧密地排列。目前，为了确保芯片与引脚或导线的正常导通，并保护芯片以防止其因为碰撞或拉扯等外力造成损伤，常通过封装的方式来达到前述目的。
封装技术包含对称脚位封装(DIP)、小型化封装(TSOP)、球栅阵列封装(BGA)、倒装片封装(Flip Chip)等各种封装方式。其主要皆是利用导线架或基板等承载件来固定、保护芯片，并且作为连接芯片与外部电路(例如：印刷电路板)的桥梁。
其中，一些封装技术所形成的封装架构，因其芯片与基板的电性连接方式以及基板线路层的配置，而形成芯片有源面面对基板，且基板面对芯片有源面的该表面配置有线路层的架构。例如：双层金属基板的窗型球栅阵列(window BGA)封装结构。
请参阅图1，图1是绘示先前技术中的窗型球栅阵列芯片封装结构1的示意图。如图1所示，芯片封装结构1包含芯片10、基板12以及封装胶体14，其中芯片10可通过黏晶材料16贴附固定于基板12上，并且芯片10的有源面面对基板12。封装胶体14包覆芯片10以及基板12。基板12的上表面及下表面均设置有导线122，其中，上下表面的导线122是以贯穿基板12的通孔形成电连接。于实务中，导线122可通过焊点(未绘示于图中)进一步电连接芯片10。基板12可包含防焊层124分别设置于基板12的上表面以及下表面以覆盖导线122。此外，基板12的下表面进一步设置锡球126电连接导线122，锡球126于实务中可电连接一外部电路，使芯片10能与外部电路沟通。芯片10的有源面上具有保险丝设置区100面对基板12，此外，保险丝设置区100中设置有保险丝(fuse)102。在晶片测试阶段时，可适应特定电性需求而以激光处理打断特定保险丝102。
如上所述，基板12中的导线122一般是利用铜所构成的。铜具有低电阻及高扩散率的性质，其导电性虽高却有着铜离子容易扩散至他处而造成漏电或短路的缺点。在高温高湿及外加电压的可靠度试验时，导线122中的铜离子易受到电压排挤而产生迁移现象。而如上述习知的窗型球栅阵列芯片封装结构1，其保险丝设置区100是局部对应基板12上表面的导电层，使得部分保险丝102对应导线122，且为适应轻薄化的需求，其芯片10与基板12间的绝缘层，包含防焊层124及介于芯片10以及基板12间的黏晶材料16或封装胶体14，其厚度亦愈趋薄化，已不足以阻隔铜离子迁移至芯片10。由于芯片10的保险丝设置区100中的保险丝102于晶片测试时可能为适应特定电性需求而以激光束处理使其表面形成缺陷，亦即打穿特定一些保险丝102使其形成断路，而迁移至芯片10的铜离子可能游离至断路的保险丝102，进而使芯片10产生短路故障，导致可靠度试验失败。
【发明内容】
本发明的一目的在于提供一种基板，其具有较大的有效距离以降低导线上的金属离子迁移至芯片的保险丝的机率，以解决上述问题。
根据本发明提供一种基板，用以承载一芯片，其中，该芯片具有一有源面，并且，在该芯片的有源面上形成一保险丝设置区。
本发明的基板包含一第一表面以及一导线层，其中，基板的导线层设置于基板的第一表面上，并且导线层上形成至少一无布线区。当基板承载芯片时，基板的导线层可电连接该芯片，此时基板的第一表面可面对芯片的有源面，并且芯片的保险丝设置区垂直投影于基板的第一表面上所形成的一投影区是位于基板的导线层的无布线区地范围内。
于本发明中，由于芯片的保险丝设置区所垂直投影出的投影区与基板的导线层并不重叠，亦即，保险丝设置区与导线层间相隔的安全距离加大，因此，自导线层所迁移出的金属离子进入保险丝设置区的缺陷使芯片失效的机率将会大幅降低。
本发明的另一目的在于提供一种芯片封装结构，其具有较大的有效距离以降低导线上的金属离子迁移至芯片的保险丝的机率。
根据本发明提供一种芯片封装结构，包含基板以及芯片。该基板进一步包含第一表面以及导线层，其中，基板的导线层设置于基板的第一表面上，并且导线层上形成至少一无布线区。芯片是承载于基板上并电连接至基板的导线层，并且其具有有源面面对基板的第一表面。此外，芯片的有源面上可形成一保险丝设置区，其垂直投影于基板的第一表面上所形成的投影区是位于基板的导线层的无布线区的范围内。
于本发明中，由于芯片的保险丝设置区所垂直投影出的投影区与基板的导线层并不重叠，亦即，保险丝设置区与导线层间相隔的安全距离加大，因此，自导线层所迁移出的金属离子进入保险丝设置区的缺陷使芯片失效的机率将会大幅降低。
相较于现有技术，根据本发明的基板以及芯片封装结构，通过导线层内至少一无布线区的设置，使设置于芯片上的保险丝设置区垂直投影于导线层时所形成的投影区，能够位于无布线区的范围内。因此，投影区内的保险丝投影影像与无布线区的边界间的距离大于一安全距离，藉以降低导线上的金属离子迁移至保险丝的机率。
【附图说明】
关于本发明的优点与精神可以通过以下配合附图对本发明较佳实施例的详述得到进一步的了解，其中：
图1是先前技术中的窗型球栅阵列芯片封装结构的示意图。
图2是根据本发明的一具体实施例的基板的示意图。
图3是根据图2的保险丝设置区垂直投影于基板的示意图。
图4是根据本发明的一具体实施例的芯片封装结构的示意图。
【具体实施方式】
请参阅图2，图2是根据本发明的一具体实施例的基板2的示意图。如图2所示，本具体实施例的基板2包含第一表面200、导线层22以及防焊层24。
如图2所示，本具体实施例的基板2是用以承载芯片4。芯片4与基板2可通过一种黏晶材料6将芯片4贴附于基板2藉以达到固定芯片4于基板2上的目的。芯片4具有一有源面40，并且，在芯片4的有源面40上形成一保险丝设置区400，进一步，在保险丝设置区400内可包含至少一保险丝4000。
于本具体实施例中，基板2的第一表面200于基板2承载芯片4时是面对芯片4的有源面40。基板2的第一表面200上形成有一导线层22，并且导线层22亦可形成于相对于第一表面200的第二表面202上，第一表面200上与第二表面202上的导线层22可通过贯穿基板2的通孔形成电连接。于实务中，导线层22可以，但不受限于，铜金属所制成。导线层22中可进一步包含至少一导线(未标示于图中)以作为信号传输路径。
设置于第一表面200上的导线层22形成至少一无布线区220，无布线区220可加大导线层22中的导线与保险丝设置区400内的保险丝4000间的距离。此一加大的距离，可以降低导线的金属离子迁移到保险丝4000的机率，进而降低芯片4发生短路故障的机率。
防焊层24可设置于基板2的第一表面200以及第二表面202上以覆盖导线层22，藉以提供导线以绝缘效果或保护效果。于实务中，防焊层24的成分为环氧树酯、丙烯酸树酯或是其它高分子混合物，视实际需求而决定防焊层24的成分。
导线层22可于基板2承载芯片4时电连接芯片4。于实务中，导线层22可包含接点/焊垫，并通过凸块接合或打线工序使基板与芯片电性连接。因此，芯片能通过基板的导线层与外部电路，例如，印刷电路板，进行信号传输。
请一并参阅图2及图3，图3是根据图2的保险丝设置区400垂直投影于基板2的第一表面200的示意图。如图3所示，于本具体实施例中，当基板2承载芯片4时，芯片4上的保险丝设置区400垂直投影于第一表面200上所形成的投影区4002(图3中虚线所围的区域)会位于导线层22的无布线区220的范围内。请注意，于实务中投影区4002可为虚拟的构件而代表保险丝设置区400垂直投影于第一表面200上的影像，而不限于实体构件。
此外，于本具体实施例中，保险丝设置区400内的保险丝4000垂直投影于第一表面200而于投影区4002内所形成保险丝投影影像4004，与无布线区220的边界间的距离大于安全距离S。于实务中，安全距离S可为，但不受限于，100微米，端看使用者或设计者需求而定。通过安全距离S的设计，可以降低导线的金属离子迁移到保险丝4000的机率，进而降低芯片4发生短路故障的机率。
请参阅图4，图4是根据本发明的一具体实施例的芯片封装结构8的示意图。如图4所示，本具体实施例的芯片封装结构8是一窗型球栅阵列芯片封装结构，其包含基板80、芯片82、锡球84以及封装胶体86。封装胶体86至少形成于芯片82与基板80之间以保护芯片82与基板80的电性接点，并可提供芯片82以及基板80以绝缘作用。基板80可进一步包含第一表面800、导线层802以及防焊层804。芯片82承载于基板80上，其包含有源面820面对基板80的第一表面800，并且芯片82的有源面820上可形成保险丝设置区8200。进一步地，保险丝设置区8200内可包含至少一保险丝8202。
于本具体实施例中，芯片82可通过黏晶材料88贴附固定于基板80上。封装胶体86可形成于芯片82与基板80之间，藉此达到保护芯片82与基板80的电性接点的目的。
于本具体实施例中，第一表面800面对芯片82的有源面820。第一表面800上形成导线层802，并且导线层802可电连接芯片82。本具体实施例中，相对于第一表面800的第二表面806上也可同时形成导线层，并且第一表面800与第二表面806上的导线层802通过贯穿基板80的通孔形成电连接，再通过打线工序使芯片82与导线层802电连接。请注意，于实务中，芯片82也可通过凸块与导线层802电连接，并不限于如图4所示的打线结构。此外，导线层802可以，但不受限于铜所构成。
位于第一表面800上的导线层802上可形成至少一无布线区8020。无布线区8020可加大导线层802与保险丝8202之间的距离。此一加大的距离，可以降低导线层802的金属离子迁移到至少一保险丝8202的机率，进而降低芯片82发生短路故障的机率。
防焊层804分别设置在基板80的第一表面800上及第二表面806上。防焊层804可覆盖导线层802，并且，第二表面806上的防焊层804具有多个开口区(未标示于图中)以供导线层802与芯片82的电性连接以及锡球84的设置。于实务中，芯片封装结构8可利用锡球84与印刷电路板(未绘示于图中)接合，使得印刷电路板能通过基板80与芯片82互相传输信号。请注意，于实务中导线层802接合印刷电路板的方式可根据使用者或设计者需求而定，并不限于本具体实施例所揭露的锡球84。
防焊层804的成分于实务中可为，但不受限于环氧树酯、丙烯酸树酯或其它高分子混合物，视需求决定防焊层804的成分。防焊层804一方面可以保护导线层802以避免导线层802中的线路短路及污染，另一方面可避免覆盖有防焊层804的导线被焊接，进而达到防焊以及绝缘的效果。
于实际应用中，芯片82的保险丝设置区8200垂直投影于基板80的第一表面800上所形成的一投影区(未绘示于图中)是位于导线层802的无布线区8020的范围内。请注意，于实务中投影区可为虚拟的构件而代表保险丝设置区8200垂直投影于第一表面800上的影像，而不限于实体构件。
进一步地，保险丝设置区8200内的保险丝8202垂直投影于基板80的第一表面800而在投影区内形成的至少一保险丝投影影像(未绘示于图中)，此至少一保险丝投影影像与无布线区8020的边界间的距离大于一安全距离L。安全距离L于实务中可为，但不受限于，100微米，端看使用者或设计者需求而定。藉此安全距离L的设计，可以降低导线的金属离子迁移至保险丝8202的机率，进而降低芯片82发生短路故障的机率。
相较于现有技术，根据本发明的基板以及芯片封装结构，通过导线层内无布线区的设置，使设置于芯片的保险丝设置区垂直投影于导线层时所形成的投影区位于无布线区的范围内。因此，导线与保险丝设置区间的安全距离加大以降低导线中的金属离子迁移至保险丝设置区并进入保险丝设置区上的缺陷的机率，进而降低芯片发生短路故障的机率。
通过以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。因此，本发明所申请的专利范围的范畴应该根据上述的说明作最宽广的解释，以致使其涵盖所有可能的改变以及具相等性的安排。