电阻式存储器器件及其形成方法.pdf

提供了一种可以高集成度集成的电阻式存储器器件及其形成方法。在实施例中，使用大马士革技术由铜形成位线，并且在形成铜位线时，可以在铜位线周围形成铜接线柱。

1.  一种电阻式存储器器件，包括：
衬底上的电阻式存储器元件；
所述电阻式存储器元件上的位线；以及
所述电阻式存储器元件之上和外部的上接线柱，所述上接线柱包含与所述位线相同的材料并且具有高度高于所述位线下表面的下表面。

2.  如权利要求1所述的电阻式存储器器件，其中所述位线和所述上接线柱每个均包括铜。

3.  如权利要求2所述的电阻式存储器器件，进一步包括所述衬底和所述上接线柱之间的下接线柱，所述下接线柱与所述上接线柱连接，所述下接线柱具有高度高于所述位线下表面的上表面，并且所述下接线柱由不同于所述上接线柱的材料形成。

4.  如权利要求3所述的电阻式存储器器件，其中所述下接线柱包括钨。

5.  如权利要求3所述的电阻式存储器器件，进一步包括所述上接线柱上的导线，所述导线与所述上接线柱电连接并且用作字线。

6.  如权利要求5所述的电阻式存储器器件，其中用作字线的所述导线包含铜。

7.  如权利要求2所述的电阻式存储器器件，进一步包括：
所述衬底和所述上接线柱之间的下接线柱，所述下接线柱与所述上接线柱连接，所述下接线柱具有高度高于所述位线下表面的上表面，并且所述下接线柱由不同于所述上接线柱的材料形成；
所述下接线柱和所述衬底之间的接触栓塞，所述接触栓塞与所述衬底的下字线和所述下接线柱电连接，并且具有比所述下接线柱下表面的直径小的直径；以及
所述上接线柱上的、并且与所述上接线柱电连接的上字线。

8.  如权利要求2所述的电阻式存储器器件，进一步包括：
所述衬底和所述上接线柱之间的单元下接线柱，所述单元下接线柱与所述上接线柱连接，所述单元下接线柱具有高度高于所述位线下表面的上表面，并且所述单元下接线柱由不同于所述上接线柱的材料形成；
所述电阻式存储器元件之上和外部的外围下接线柱，所述外围下接线柱由不同于所述上接线柱的材料形成；以及
所述外围下接线柱的一部分侧表面上和所述外围下接线柱的上表面上的导线，所述导线由与所述位线相同的材料形成。

9.  如权利要求2所述的电阻式存储器器件，其中所述上接线柱的上表面与所述位线的上表面基本上共平面。

10.  一种电阻式存储器器件，包括：
衬底上的电阻式存储器元件；
所述电阻式存储器元件上的位线，所述位线包含铜；
所述电阻式存储器元件外表面上的单元上接线柱，所述单元上接线柱具有高度高于所述位线下表面的下表面，并且所述单元上接线柱包含铜；以及
单元下接线柱，与所述单元上接线柱的下表面连接并且包含不同于所述单元上接线柱的材料。

11.  如权利要求10所述的电阻式存储器器件，其中所述单元下接线柱包括钨。

12.  如权利要求10所述的电阻式存储器器件，进一步包括所述单元下接线柱和所述衬底之间的单元接触栓塞，所述单元接触栓塞与所述单元下接线柱和所述衬底连接，并且所述单元接触栓塞具有直径宽于所述单元下接线柱下表面直径的上表面。

13.  如权利要求12所述的电阻式存储器器件，进一步包括所述单元上接线柱上的导线，所述导线与所述单元上接线柱电连接，所述导线包含铜并且用作字线。

14.  如权利要求10所述的电阻式存储器器件，进一步包括：
所述电阻式存储器元件之上和外部的外围下接线柱，所述外围下接线柱由不同于所述单元上接线柱的材料形成，并且所述外围下接线柱具有高度与所述单元下接线柱上表面和下表面高度基本上相同的的上表面和下表面；以及
所述外围下接线柱的一部分侧表面上和所述外围下接线柱的上表面上的导线，所述导线包含铜。

15.  一种电阻式存储器器件，包括：
衬底的单元阵列区上的电阻式存储器元件；
所述电阻式存储器元件上的位线，所述位线包含铜；
所述电阻式存储器元件之上和外部的单元上接线柱，所述单元上接线柱具有高度高于所述位线下表面的下表面，并且所述单元上接线柱包含铜；
与所述单元上接线柱的下表面连接的单元下接线柱，所述单元下接线柱包括不同于所述单元上接线柱的材料；以及
所述衬底和所述单元下接线柱之间的单元接触栓塞，所述单元接触栓塞与所述衬底和所述单元下接线柱电连接，并且所述单元接触栓塞具有直径宽于所述单元下接线柱下表面直径的上表面。

16.  如权利要求15所述的电阻式存储器器件，进一步包括：
所述衬底的外围电路区上的外围接触栓塞；
与所述外围接触栓塞电连接的外围下接线柱；
第一导线，位于所述外围下接线柱的一部分侧表面上和所述外围下接线柱的上表面上，所述第一导线由与所述位线相同的材料形成；
与所述单元上接线柱电连接的字线；以及
与所述第一导线电连接的第二导线，所述第二导线由与所述字线相同的材料形成。

17.  如权利要求16所述的电阻式存储器器件，其中所述第二导线和所述字线每个均包括铜。

18.  一种形成电阻式存储器器件的方法，包括：
提供衬底，所述衬底包括电阻式存储器元件和单元接触栓塞；
在所述电阻式存储器元件和所述单元接触栓塞上形成第一绝缘层，并且所述第一绝缘层具有使所述单元接触栓塞暴露的单元接触孔；
在所述单元接触孔中形成单元下接线柱；
在所述单元下接线柱和所述第一绝缘层上形成第二绝缘层；
通过对所述第二绝缘层和所述第一绝缘层进行构图，来形成第一开口和第二开口，所述第一开口使所述电阻式存储器元件暴露，并且所述第二开口使所述单元下接线柱暴露；以及
在所述第一开口中形成位线，并且在所述第二开口中形成单元上接线柱，所述位线与所述电阻式存储器元件连接，并且所述单元上接线柱与所述单元下接线柱连接，并且所述单元上接线柱具有高度高于所述位线下表面的下表面。

19.  如权利要求18所述的方法，其中所述在所述第一开口中形成位线以及在所述第二开口中形成单元上接线柱的步骤包括：用铜填充所述第一开口和所述第二开口。

20.  如权利要求19所述的方法，其中所述在所述单元接触孔中形成单元下接线柱的步骤包括：用钨填充所述单元接触孔。

21.  如权利要求19所述的方法，其中在所述衬底的单元阵列区上形成所述电阻式存储器元件、所述单元接触栓塞、所述单元下接线柱和所述单元上接线柱，并且在所述衬底的外围电路区上进一步提供外围接触栓塞，所述方法进一步包括：在形成所述单元下接线柱时，在所述衬底的所述外围电路区上形成与所述外围接触栓塞连接的外围下接线柱。

22.  如权利要求21所述的方法，进一步包括：
在通过对所述第二绝缘层和所述第一绝缘层进行构图来形成所述第一开口和所述第二开口时，形成第三开口，所述第一开口使所述电阻式存储器元件暴露，所述第二开口使所述单元下接线柱暴露，并且所述第三开口使所述外围下接线柱的一部分侧表面和上表面暴露；以及
在通过用铜填充所述第一开口和所述第二开口以在所述衬底的所述单元阵列区上形成所述位线和所述单元上接线柱时，通过用铜填充所述外围电路区上的所述第三开口来形成第一导线。

23.  如权利要求19所述的方法，进一步包括：
在所述位线、所述上接线柱和所述第二绝缘层上形成第三绝缘层，所述第三绝缘层具有使所述单元上接线柱暴露的第一通孔；以及
通过在所述第一通孔中和所述第三绝缘层上形成传导材料，来形成与所述单元上接线柱电连接的字线。

24.  如权利要求23所述的方法，其中形成所述字线的步骤包括：在所述第一通孔中和所述第三绝缘层上形成铜层。

25.  如权利要求23所述的方法，其中在所述衬底的单元阵列区上形成所述电阻式存储器元件、所述单元接触栓塞、所述单元下接线柱、所述单元上接线柱和所述字线，并且在所述衬底的外围电路区上进一步提供外围接触栓塞，所述方法进一步包括：
在形成所述单元下接线柱时，在所述衬底的外围电路区上形成与所述外围接触栓塞连接的外围下接线柱；
在通过对所述第二绝缘层和所述第一绝缘层进行构图来形成所述第一开口和所述第二开口时，在所述衬底的所述外围电路区上形成第三开口，所述第一开口使所述电阻式存储器元件暴露，所述第二开口使所述单元下接线柱暴露，并且所述第三开口使所述外围下接线柱的一部分侧表面和上表面暴露；
在通过用铜填充所述第一开口和所述第二开口来在所述衬底的所述单元阵列区上形成所述位线和所述单元上接线柱时，通过用铜填充所述外围电路区上的所述第三开口来形成第一导线；以及
在形成所述字线时，在所述衬底的所述外围电路区上形成与所述第一导线连接的第二导线，
其中所述第三绝缘层具有第二通孔，该第二通孔使所述外围电路区上的所述第一导线暴露。

26.  一种存储器阵列，包括：
衬底上的多个存储器单元；
与沿相同行布置的存储器单元连接的字线；以及
与沿相同列布置的存储器单元连接的位线，
其中所述位线包括铜，
所述字线包括所述位线下面的下字线和所述位线上面的上字线，
所述下字线通过接触与所述上字线连接，以及
所述接触包括与所述下字线连接的接触栓塞；以及
与所述接触栓塞和所述上字线连接的、并且包含铜的接线柱。

27.  一种电阻式存储器器件，包括：
衬底上的电阻式存储器元件；
与所述电阻式存储器元件的一端连接的第一铜导线；以及
在所述第一铜导线上并且与所述电阻式存储器元件的另一端连接的第二铜导线。

28.  如权利要求27所述的电阻式存储器器件，其中所述第一铜导线用作位线并且所述第二铜导线用作字线。

电阻式存储器器件及其形成方法
相关申请的交叉引用
该美国正式专利申请在35U.S.C.§119下要求在2008年3月11日提交的韩国专利申请No.10-2008-0022447的优先权，其整体内容通过引用在此处并入。
技术领域
本发明的实施例涉及电阻式存储器器件及其形成方法，并且更具体地，涉及可以高集成度集成的相变存储器器件及其形成方法。
背景技术
相变存储器器件是使用例如硫族化物的相变材料的导电率(或电阻率)的差异来存储和读取信息的存储器器件。由于这些相变存储器器件的特性，诸如随机存取和非易失性，因此被看重为下一代存储器。
然而，如同其他的存储器器件，由于相变存储器器件要求较高级别的集成度，因此需要一种能够满足该要求的新的相变存储器器件及其形成方法。
发明内容
本发明的实施例提供了具有高集成度的电阻式存储器器件及其形成方法。
本发明的实施例还提供了具有高集成度的相变存储器器件及其形成方法。
在本发明的一些实施例中，电阻式存储器器件包括在衬底上提供的电阻式存储器元件。在该电阻式存储器元件上提供位线。在该电阻式存储器元件之上和外部提供上接线柱。该上接线柱包含与位线相同的材料并且该上接线柱下表面的高度高于位线的下表面。
在本发明的其他实施例中，电阻式存储器器件包括在衬底上提供的电阻式存储器元件。在该电阻式存储器元件上提供包括铜的位线。在该电阻式存储器元件之上和外部提供单元上接线柱。该单元上接线柱包括铜并且其下表面的高度高于铜位线的下表面。提供了一种单元下接线柱，其与单元上接线柱的下表面连接并且包括不同于单元上接线柱的材料。
仍在本发明的其他实施例中，电阻式存储器器件包括在衬底的单元阵列区上提供的电阻式存储器元件。在该电阻式存储器元件上提供包括铜的位线。在该电阻式存储器元件之上和外部提供单元上接线柱。单元上接线柱包括铜并且其下表面的高度高于铜位线的下表面。提供了一种单元下接线柱，其与单元上接线柱的下表面连接并且包括不同于单元上接线柱的材料。在衬底和单元下接线柱之间提供单元接触栓塞，该单元接触栓塞与衬底和单元下接线柱电连接，并且该单元接触栓塞上表面具有比单元下接线柱(stud)的下表面的直径更宽的直径。
还在本发明的其他实施例中，所提供的形成电阻式存储器器件的方法包括具有电阻式存储器元件和单元接触栓塞的衬底。在电阻式存储器元件和单元接触栓塞上形成具有使单元接触栓塞暴露的单元接触孔的第一绝缘层。在单元接触孔中形成单元下接线柱。在单元下接线柱和第一绝缘层上形成第二绝缘层。通过对第二绝缘层和第一绝缘层构图形成使电阻式存储器元件暴露的第一开口和使单元下接线柱暴露的第二开口。在第一开口中形成位线并且在第二开口中形成单元上接线柱，位线与电阻式存储器元件连接，并且单元上接线柱与单元下接线柱连接且该单元上接线柱下表面的高度高于位线的下表面。
又在本发明的其他实施例中，存储器阵列包括在衬底上提供的多个存储器单元。字线与沿相同行布置的存储器单元连接。位线与沿相同列布置的存储器单元连接。位线包括铜，字线包括在位线下面提供的下字线和在位线上面提供的上字线，下字线通过接触与上字线连接，并且该接触包括与下字线连接的接触栓塞，以及与接触栓塞和上字线连接的、并且包含铜的接线柱。
在本发明的进一步的实施例中，电阻式存储器器件包括在衬底上形成的电阻式存储器元件。第一铜导线与电阻式存储器元件的一端连接。在第一铜导线上提供与电阻式存储器元件的另一端连接的第二铜导线。

附图简述
附图被包括用于提供对本发明的进一步的理解，并且被并入说明书且构成说明书的一部分。附图说明了本发明的示例性实施例，并且与描述一起用于解释本发明的原理。在附图中：
图1是说明在其上形成根据本发明的实施例的电阻式存储器器件的衬底的一些单元阵列区的俯视图；
图2是根据本发明的实施例的电阻式存储器器件的一些单元阵列区的等效电路图；
图3～8是用于解释形成根据本发明的实施例的相变存储器器件的方法的剖视图；
图9是说明根据本发明的实施例的相变存储器器件的剖视图；以及
图10～17示出了包括根据本发明的实施例的相变存储器器件的装置。
具体实施方式
本发明的实施例涉及电阻式存储器器件及其形成方法。电阻式存储器器件是使用电阻式存储器元件的一类存储器器件，该电阻式存储器元件根据施加的信号可以表示可辨别的至少两个电阻状态，例如高电阻状态和低电阻状态。电阻式存储器元件可以包括例如，钙钛矿存储器元件、相变存储器元件、磁阻存储器元件、传导金属氧化物(CMO)存储器元件、固体电解质存储器元件、电阻聚合物存储器元件、电阻多晶硅存储器元件等。
钙钛矿存储器元件可以包括例如，巨磁阻(CMR)材料、高温超导(HTSC)材料等。固体电解质存储器元件具有可以在固体电解质中移动的金属离子，并且因此固体电解质存储器元件可以包括能够形成传导桥接的材料。
现将使用电阻式存储器器件来描述本发明的示例实施例，该电阻式存储器器件采用相变存储器元件。因此，将理解，下文将提及的描述可应用于采用上文描述的多种类型的存储器元件的电阻式存储器器件。
本发明的实施例提供了一种相变存储器器件及其形成方法。根据本发明的实施例的相变存储器器件包括相变存储器元件。根据本发明的实施例的相变存储器元件可以包括相变材料。例如，将理解，相变存储器元件可指相变材料或者相变材料层和与相变材料层的两个表面连接的两个电极。相变材料可以是这样的材料，该材料的结晶态取决于热量而在显现不同电阻状态的多个结晶态之间反向改变。诸如电流、电压的电信号、光信号、辐射等可用于改变相变材料的结晶状态。例如，当电流在与相变材料两端连接的电极之间流动时，通过电阻加热将热量提供给相变材料。此时，相变材料的结晶态可以依赖于提供的热量强度和提供的时间而改变。例如，相变材料可以具有带有高电阻的无定形态(或复位状态)和带有低电阻的结晶态(或设置状态)。相变材料可以包括例如，硫族化物。当根据本发明的实施例的相变材料由“XY”表示时，“X”可以包括从由碲(Te)、硒(Se)、硫(S)和钋(Po)组成的组中选出的至少一个，并且“Y”可以包括从由锑(Sb)、砷(As)、锗(Ge)、锡(Sn)、磷(P)、氧(O)、铟(In)、铋(Bi)、银(Ag)、金(Au)、钯(Pd)、钛(Ti)、硼(B)、氮(N)和硅(Si)组成的组中选出的至少一个。
根据本发明的实施例的相变材料的示例可以包括硫族化物，诸如Ge-Sb-Te(GST)、Ge-Bi-Te(GBT)、As-Sb-Te、As-Ge-Sb-Te、Sn-Sb-Te、In-Sn-Sb-Te、Ag-In-Sb-Te、周期表的族5A中的元素-Sb-Te、周期表的族6A中的元素-Sb-Te、周期表的族5A中的元素-Sb-Se、周期表的族6A中的元素-Sb-Se、以及其中杂质被掺杂在前面提及的硫族化物中的硫族化物。掺杂在硫族化物中的杂质可以包括例如，氮、氧、硅或其组合。
本发明的实施例提供了一种形成多种导线的方法，所述多种导线诸如在单元阵列区中的位线和字线，和在外围电路区中的局部导线，以及一种在相变存储器器件中的传导结构之间的互连方法。
随着集成度的增加，水平方向上的元件之间的距离、诸如位线和局部导线的多种导线之间的距离、和导线的线宽减小，但是在垂直方向上堆叠在衬底上的层的高度增加。垂直方向上的高度增加引起了诸如接触孔、通孔等多种开口中的宽高比(aspect)的增加，所述开口用于下和上传导区与导线之间、传导区之间或者导线之间的电连接。随着邻近导线之间的距离的减小，难于使用蚀刻形成导线，并且由于线宽的减小，导线的电阻增加。而且，随着开口的宽高比的增加，难于用传导材料填充开口，并且开口中填充的传导材料的电阻也增加。
因此，本发明的实施例提供了一种使用大马士革技术和铜来至少形成例如位线的导线的方法。
根据本发明的另一实施例，当使用大马士革技术形成铜位线时，用于传导区之间、传导区和导线之间或者导线之间的电连接的一部分接触结构由在铜位线邻近位置处的铜形成。例如，在形成用于位线的条型开口，形成用于一部分接触结构的孔型开口时，用铜填充用于位线的条型开口以形成铜位线，并且用铜填充用于一部分接触结构的开口以形成铜接线柱(stud)。
根据本发明的又一实施例，在形成铜位线和铜接线柱之前，金属接线柱可由钨等形成以便于进一步减小将在其中形成铜接线柱的开口的宽高比。
与本说明书的元件结合使用的诸如“下表面”和“上表面”的术语是关系术语，分别指出了“相对接近衬底的主表面的表面”和“相对远离衬底的主表面的表面”。而且，将理解，在本说明书中，元件表面的高度可以与衬底的主表面相比较。例如，将理解，当提到一个元件的下表面“低于”另一元件的下表面时，该描述可以指出，相比于该另一元件的下表面，该一个元件的下表面被安置为与衬底的主表面更加接近。
本说明书中使用的术语“传导材料”包括：但不限于，金属、传导金属氮化物、传导金属氧化物、传导氮氧化物、硅化物、金属合金或者其组合。金属的示例包括铜(Cu)、铝(Al)、钨钛(TiW)、钽(Ta)、钼(Mo)、钨(W)等。传导金属氮化物包括：但不限于，例如，氮化钛(TiN)、氮化钽(TaN)、氮化钼(MoN)、氮化铌(NbN)、氮化硅钛(TiSiN)、氮化铝钛(TiAlN)、氮化硼钛(TiBN)、氮化硅锆(ZrSiN)、氮化硅钨(WSiN)、氮化硼钨(WBN)、氮化铝锆(ZrAlN)、氮化硅钼(MoSiN)、氮化铝钼(MoAlN)、氮化硅钽(TaSiN)、氮化铝钽(TaAlN)等。传导氮氧化物的示例包括：但不限于，氮氧化钛(TiON)、氮氧化铝钛(TiAlON)、氮氧化钨(WON)、氮氧化钽(TaON)等。传导金属氧化物的示例包括：但不限于，传导新颖金属氧化物、诸如氧化铱(IrO)、氧化钌(RuO)等。
现将参考附图更加全面地描述本发明，附图中示出了本发明的示例性实施例。然而，本发明可以具体化为许多不同的形式并且不应被解释为限于此处阐述的实施例；相反地，这些实施例被提供为使本公开内容是全面的和完整的，并且将全面地向本领域的技术人员传达本发明的概念。在附图中，附图中相同的附图标记表示相同的元件，并且因此将省略其描述。
在本说明书中，“衬底”或“半导体衬底”或“半导体层”可以指示具有硅表面的基于半导体的结构。而且，“衬底”或“半导体衬底”或“半导体层”可以指示传导区、绝缘区、和/或其上形成器件的基于半导体的结构。该基于半导体的结构可以指示，例如，硅层、绝缘体上硅(SOI)层、锗硅(SiGe)层、锗(Ge)层、砷化镓(GaAs)层、掺杂或未掺杂的硅层、由半导体结构支撑的硅外延层、或者任何半导体结构。
将理解，当元件或层被称为位于另一元件或层“上”或者在另一元件或层“上形成”时，其可以直接位于该另一元件或层上或者直接在该另一元件或层上形成，或者可以存在或形成介于中间的元件或层。而且，将理解，尽管此处可能使用术语“第一”、“第二”、“第三”等在本说明书通篇中描述多种元件，诸如接线柱、导线、接触栓塞、绝缘层、传导材料、接触孔、通孔、开口等，但是这些元件不应受这些术语的限制。这些术语仅用于使一个元件区别于另一区。
图1是说明配备有根据本发明的实施例的电阻式存储器器件的衬底100的一部分单元阵列区的俯视图。参考图1，衬底100包括具有在第一方向，例如行方向上延伸的条形图案的元件区ACT。通过将杂质注入到该元件区ACT，可以形成字线WL。浅槽隔离区STI被安置在不同于元件区ACT的区。
具有在列方向上延伸的条形图案的位线BL被布置为与字线WL交叉。存储器单元可以安置在位线BL和字线WL的交叉部分处。在本发明的实施例中，存储器单元可以包括例如，电阻式存储器元件Mp，诸如相变存储器元件。电阻式存储器元件Mp的一端与位线BL连接并且另一端与字线WL连接。选择元件可以安置在字线WL和电阻式存储器元件Mp的另一端之间。根据本发明的实施例，电阻式存储器元件Mp可以包括相变材料。该相变材料可以是这样的材料，该材料的结晶态能够根据施加给它的信号，例如，电信号、光信号或辐射，诸如电压或电流而反向改变。例如，电阻式存储器元件Mp可以包括诸如硫族化物的相变材料。
字线WL和位线BL的布置可以有多种改变。例如，字线WL可被安置为比位线BL更接近衬底100。相反地，位线BL可被安置为比字线WL更接近衬底100。
为了减小字线WL的电阻，字线WL可以通过接触结构WLC与具有低电阻的导线电连接。例如，考虑到用于减小字线WL的电阻的具有低电阻的导线相比于字线WL距离衬底100更远，因此该导线可被称为上字线UWL。考虑到该上字线，字线WL可被称为下字线。而且，将理解，字线WL可以指示上字线UWL以及下字线LWL。接触结构WLC可以被安置在在第一方向上相互邻近的电阻式存储器元件Mp之间。可以每预定数目的存储器单元(多个)形成接触结构WLC，例如，每八个邻近存储器单元。即，可以在第一方向上相互邻近的接触结构WLC之间布置八个存储器单元。而且，可以每未规定数目的存储器单元形成接触结构。即，不同数目的存储器单元，例如，十六个、三十二个存储器单元可以被布置在第一方向上相互邻近的接触结构WLC之间。
图2是根据本发明的实施例的电阻式存储器器件的一部分单元阵列区的等效电路图。参考图2，例如相变存储器元件的存储器元件Mp的一端可以与位线BL连接，并且另一端可以与字线WL连接。用于选择存储器元件Mp的选择元件D可以包括：但不限于，二极管、MOS晶体管和MOS二极管。在图2中二极管D被说明为选择元件的一个示例。
现将参考图3～8描述根据本发明的实施例形成相变存储器器件的方法。图3～8说明了存储器单元阵列区和外围电路区的剖视图。在存储器单元阵列区的情况中，一同示出了行方向上的剖视图(即字线延伸方向上的剖视图)和列方向上的剖视图(即位线延伸方向上的剖视图)。在图3～9中，左图是存储器单元阵列区的行方向上的剖视图，中图是存储器单元阵列区的列方向上的剖视图，并且右图是外围电路区的剖视图。
参考图3，在衬底中形成由器件隔离区110限定的元件区120A和120B，并且随后将杂质注入到单元阵列区的元件区120A以形成下字线LWL。下字线LWL可以具有例如，在行方向上延伸的条形图案。而且，下字线LWL可以通过使用多种不同的方法形成。例如，通过在衬底100上形成形状为多个平行的条形图案的外延半导体图案并且将杂质离子注入到该外延半导体图案中，可以形成下字线LWL。通过蚀刻一部分衬底100以形成沟槽并且用绝缘材料填充该沟槽，可以形成器件隔离区110。通过使用传统工艺，在外围电路区的元件区120B上形成包括源极/漏极S/D和栅极G的驱动器晶体管130。在描述本发明的实施例时，当在单元阵列区和外围电路区中同时形成具有相同或相似结构或功能的多种开口(诸如接触孔、通孔和条形图案孔)时，单元阵列区和外围电路区中的这些开口可以通过在单元阵列区中形成的元件前面加上术语“单元”和在外围电路区中形成的元件前面加上术语“外围”加以区分。同样地，填充多种开口以及在单元阵列区和外围电路区中形成的接触结构可以通过使用术语“单元”和“外围”加以区分。
在形成下字线LWL和驱动器晶体管130之后，在衬底100上形成第一层间绝缘层140。第一层间绝缘层140被构图以形成使下字线LWL暴露的下接触孔140c。在下接触孔140c中形成诸如二极管的选择元件150。通过在下接触孔140c中形成锗、硅、或锗硅的半导体层并且随后将杂质离子注入到该半导体层中，可以形成二极管150。通过使用选择性外延生长(SEG)技术、固相外延技术等，可以形成下接触孔140c中的半导体层。SEG是一种将暴露的下字线LWL用作种籽层来生长半导体外延层的方法。与此不同，固相外延技术是一种在下接触孔140c中形成无定形半导体层或者多晶半导体层并且随后使其结晶化的方法。
在将用于形成二极管的杂质注入到下接触孔140c中的半导体层中之前，可以移除在下接触孔140c中形成的一部分半导体层。这样，凹进的二极管150的上表面的高度低于第一层间绝缘层140的上表面。
用诸如钨的传导材料填充下接触孔140c的剩余部分以在下接触孔140c的上部分处形成传导栓塞160。在形成传导栓塞160之前，考虑到与二极管150的接触电阻特性，可以在二极管150上形成硅化物层。例如，该硅化物层可以是硅化钴、硅化镍、硅化钨或硅化钛。
在第一层间绝缘层140和传导栓塞160上形成第二层间绝缘层170。第二层间绝缘层170被构图以形成使传导栓塞160暴露的上接触孔170c。将用于电极的传导材料填充在上接触孔170c中以形成第一电极180。在填充用于电极的传导材料之前，可以在上接触孔170c的侧壁上形成绝缘隔层。该绝缘隔层减少了在其中形成第一电极180的上接触孔170c的直径，由此后面将形成的第一电极180和相变材料之间的接触区域减小。
在单元阵列区中，第二层间绝缘层170和第一层间绝缘层140被构图以形成使下字线LWL暴露的单元接触孔175c。同时，在外围电路区中，形成使驱动器晶体管130的栅极G、源极/漏极S/D暴露的外围接触孔175p1、175p2和175p3以及在元件区120B上形成的杂质扩散区。在单元接触孔175c中顺序填充传导材料层，例如氮化钛层和钨层以形成单元接触栓塞190c。同时，在外围接触孔175p1、175p2和175p3中形成外围接触栓塞190p1、190p2和190p3。
接下来，参考图4，在第一电极180上对应地形成相变材料层200和第二电极210。此处，相变材料层200可被形成为，使得相同列或行中的至少两个存储器单元共享相变材料层200。即，相变材料层200可被形成为在列方向或行方向上延伸的条形图案。图中示出了具有在列方向上延伸的条形图案的相变材料层200。与此不同，相变材料层200可被形成为，使得相变材料层分散在邻近存储器单元个体中。即，相变材料层200可被形成为岛类型。
形成绝缘层并且随后使其平面化，使得暴露出第二电极210，以形成具有平坦上表面的第三层间绝缘层220。第三层间绝缘层220覆盖相变材料层200的侧壁和第二电极210的侧壁。在外围电路区中，在第二层间绝缘层170上形成第三层间绝缘层220。在第三层间绝缘层220和第二电极210上形成蚀刻停止层230。蚀刻停止层230是用于确保后继光刻工艺的工艺裕度的层。
接下来，参考图5，在蚀刻停止层230上形成第四层间绝缘层240。第四层间绝缘层240、蚀刻停止层230和第三层间绝缘层220被构图以形成分别使第四层间绝缘层240、蚀刻停止层230和第三层间绝缘层220暴露的单元接触孔240c和外围接触孔240p1～240p3。在这些接触孔240c、240p1～240p3中顺序填充传导材料层，例如氮化钛层和钨层以形成单元下接线柱250c和与对应的接触栓塞连接的外围下接线柱250p1～250p3。
接下来，参考图6，在第四层间绝缘层240和下接线柱250c、250p1～250p3上形成第五层间绝缘层260。在单元阵列区中，第五层间绝缘层260被构图以形成形状为孔并且使单元下接线柱250c暴露的单元接触开口260c1；并且同时第五层间绝缘层260、第四层间绝缘层240和蚀刻停止层230被构图以形成形状为条的、并且用于位线的单元条形开口260c2，单元条形开口260c2使第二电极210暴露。同时，在外围电路区中，第五层间绝缘层260被构图以形成形状为孔的、并且使外围下接线柱250p1暴露的外围接触开口260p1；并且第五层间绝缘层260、第四层间绝缘层240和蚀刻停止层230被构图以形成形状为条的、并且用于第一导线的外围条形开口260p2，外围条形开口260p2使外围下接线柱250p2和250p3的一部分侧壁和上表面暴露。
接下来，参考图7，在单元接触开口260c1、单元条形开口260c2、外围接触开口260p1和外围条形开口260p2中填充传导材料，优选地是铜层，以形成单元上接线柱270c1、位线270c2、外围上接线柱270p1和第一导线170p2。单元上接线柱270c1与单元下接线柱250c电连接。位线270c2与第二电极210电连接。外围上接线柱270p1与外围下接线柱250p1电连接，并且第一导线270p2与外围下接线柱270p2和270p3电连接。此处，第一导线270p2可以不具有导线结构，但是可以具有使外围下接线柱270p2和270p3相互电连接的接触焊盘结构。
第一导线270p2可以接触外围下接线柱270p2和270p3的一部分侧壁和上表面。第一导线270p2的一部分下表面可以低于外围下接线柱270p2和270p3的上表面。例如，第一导线270p2的下表面可以接触第三层间绝缘层220的上表面。因此，第一导线270p2的下表面可以具有不平坦的轮廓。
参考图8，在位线270c2、单元上接线柱270c1、第一导线270p2、外围上接线柱270p1和第五层间绝缘层260上形成第六层间绝缘层280。第六层间绝缘层280被构图以形成使单元上接线柱270c1暴露的单元通孔280c和限定单元阵列区中的上字线的条形单元开口。用传导材料层，例如铜层填充单元通孔、条形单元开口、外围通孔和条形外围开口，以形成与单元阵列区中的单元上接线柱270c1电连接的上字线290c。同时，在外围区中，用铜层填充外围通孔和外围开口以形成与外围上接线柱270p1电连接的第二导线290p。
根据上文描述的本发明的实施例，使用铜的大马士革技术应用于形成相变存储器器件的方法。根据上文描述的方法，在形成与相变存储器元件电连接的铜位线时，可以与铜位线同时形成与单元接触栓塞连接的铜接线柱。在形成铜接线柱之前，可以形成与单元接触栓塞连接的钨接线柱。
根据上文描述的本发明的实施例，电连接下字线LWL和上字线290c的接触结构可以包括例如，具有顺序堆叠的氮化钛层和钨层的单元接触栓塞190c和包含铜的单元上接线柱270c1。而且，可以在单元接触栓塞190c和单元上接线柱290c1之间提供具有顺序堆叠的氮化物层和钨层的单元下接线柱250c。单元接触栓塞190c的上表面的直径可以大于单元下接线柱250c的下表面的直径。
图9是说明根据本发明的实施例的相变存储器器件的剖视图，并且示出了存储器单元阵列区和外围电路区的剖面。为了更清楚地理解根据本发明的实施例的相变存储器器件，行方向上的存储器单元阵列区的剖面(在字线的延伸方向截取)和列方向上的存储器单元阵列区的剖面(在位线的延伸方向截取)均被示出。图9的左图是行方向上的剖视图，中图是列方向上的剖视图，并且图9的右图是外围电路区中的剖视图。
参考图9，在存储器单元阵列区的半导体衬底100上提供多个字线，即下字线LWL。可以通过例如，利用n型杂质掺杂半导体层而形成下字线LWL。例如，下字线LWL可以在行方向上延伸。下字线LWL可以包括金属层、传导金属氮化物层、传导金属氧化物层、传导氮氧化物层、硅化物层、金属合金层或其组合。绝缘层，诸如器件隔离层110，可以使相互邻近的下字线LWL电绝缘。在外围电路区中，可以在器件隔离层110限定的有源区120B上提供用于驱动存储器单元阵列区的驱动器元件，例如驱动器晶体管。
在存储器单元阵列区的衬底100上提供与下字线LWL交叉的多个位线BL。在外围电路区中，提供对应于位线BL的第一导线M1。第一导线M1可以与驱动器晶体管130的栅极G、源极/漏极区S/D电连接。位线BL和第一导线可以包括铜。根据本发明的实施例，由于可以使用大马士革技术由铜形成位线BL和第一导线M1，因此可能减小位线BL和第一导线M1的电阻。
相变材料层200安置在下字线LWL和位线BL之间。在相变材料层200和下字线LWL之间提供第一电极180和选择元件150，并且在相变材料层200和位线BL之间提供第二电极210。换言之，第一电极180和第二电极210与相变材料层200连接。第一电极180可以用作例如，用于加热相变材料层200的加热器。第一电极180例如通过诸如二极管的选择元件150与下字线LWL电连接。第二电极210与位线BL电连接。
选择元件150可以包括堆叠在衬底100上的n型半导体层和p型半导体层。p型半导体层可以与第一电极180邻近，并且n型半导体层可以与下字线LWL邻近。
在单元阵列区中，可以提供单元接触结构255c，该单元接触结构255c与位线BL邻近，与下字线LWL电连接，并且包括单元接触栓塞190c和单元下接线柱250c。在单元接触结构255c上提供由与位线BL的材料相同的材料形成的单元上接线柱270c1。单元上接线柱270c1的上表面可以具有基本上与位线BL的上表面相同的高度。单元接触结构255c的上表面，更具体地，单元下接线柱250c的上表面可以高于位线BL的下表面。因此，单元上接线柱270c1的下表面可以高于位线BL的下表面。例如，单元上接线柱270c1的宽度可以窄于位线BL的宽度。例如，当使用大马士革技术由铜形成单元上接线柱270c1和位线BL时，用于单元上接线柱270c1的单元接触孔的宽高比可以减小以增强铜填充特性。而且，单元上接线柱270c1可以与位线BL同时形成。即，由于形成位线BL时，单元上接线柱270c1可以与位线BL一起形成，因此可以减少接触电阻。
单元接触栓塞190c、单元下接线柱250c和单元上接线柱270c1可以构成如图1中示出的连接下字线LWL和上字线UWL的字线接触结构WLC。
同时，在外围电路区中，可以提供对应于单元接触结构255c的外围接触结构255p1～255p3。外围接触结构255p1～255p3还可以包括外围接触栓塞190p1～190p3和外围下接线柱250p1～250p3。外围接触结构255p1～255p3可以与驱动器晶体管130的栅极G、源极/漏极区S/D或者杂质扩散区125电连接。
与单元接触结构255c相同，可以在外围接触结构255p1上，更具体地，在外围下接线柱250p1上提供外围上接线柱270p1。第一导线M1可以接触外围接触结构255p2和255p3的外围下接线柱250p2和250p3的一部分侧壁和上表面。因此，第一导线M1同外围接触结构255p2和255p3之间的耦合可以被加强。而且，第一导线M1和与第一导线M1连接的外围接触结构255p2和255p3之间的接触电阻特性可以被增强。
根据本发明的实施例，单元接触栓塞190c和/或单元下接线柱250c可由不同于单元上接线柱270c1的材料形成。同样地，外围接触栓塞190p1～190p3和/或外围下接线柱250p1～250p3可由不同于外围上接线柱270p1的材料形成。
在本发明的实施例中，接触栓塞和对应于该接触栓塞的下接线柱可以由相同的材料形成。而且，下接线柱和对应于下接线柱的上接线柱可以由不同材料形成。例如，上接线柱可以包括铜但是下接线柱可以不包括铜。例如，下接线柱可以包括钨。
在本发明的实施例中，单元接触栓塞190c的上表面的直径可以大于单元下接线柱250c的下表面的直径。即，单元接触结构255c的侧壁可以具有台阶。同样地，外围接触栓塞190p1～190p3的直径可以大于外围下接线柱250c1～250c3的直径。即，外围接触结构255p1～255p3的侧壁可以具有台阶。
用于减小下字线LWL的电阻的上字线UWL可以例如，与单元阵列区的字线接触结构WLC连接，更具体地，与单元上接线柱270c1连接。同时，在外围电路区中，可以提供对应于上字线UWL的第二导线M2。第二导线M2可以例如，与外围上接线柱270p1连接。可替换地，第二导线M2可以与第一导线M1连接。根据本发明的实施例，由于可以使用大马士革技术由铜形成上字线UWL和第二导线M2，因此可以减小上字线UWL和第二导线M2的电阻。
在单元阵列区中，在上字线UWL上提供全局位线GBL，并且在外围电路区中，在第二导线M2上提供对应于全局位线GBL的第三导线M3。全局位线GBL和第三导线M3可以包括铜。由于可以使用大马士革技术由铜形成全局位线GBL和第三导线M3，因此可以减小全局位线GBL和第三导线M3的电阻。第三导线M3可以与第二导线M2电连接。
可以在全局位线GBL和第三导线M3上提供钝化层330。
根据本发明的另一实施例，为了获得较高的集成度，相变存储器器件可以在基底上以多层形成。
前面提及的电阻式存储器器件可以具体化为多种形式或者可以用作多种装置的一个元件。例如，前面提及的电阻式存储器器件可以被应用于实现多种类型的存储器卡、USB存储器、固态驱动器等。
图10说明了包括根据本发明的实施例的电阻式存储器器件的装置。如图中示出的，本实施例的装置包括存储器510和存储器控制器520。存储器510可以包括根据上文描述的本发明的实施例的电阻式存储器器件。存储器控制器520可以供给用于控制存储器510的操作的输入信号。例如，存储器控制器520可以供给命令语言和地址信号。存储器控制器520可以基于接收到的控制信号来控制存储器510。
图11说明了包括根据本发明的实施例的电阻式存储器器件的装置。如图中示出的，本实施例的装置包括与接口515连接的存储器510。存储器510可以包括根据前面提及的本发明的实施例的存储器器件。接口515可以提供例如，外部输入信号。例如，接口515可以提供命令语言和地址信号。接口515可以基于从外部生成和接收到的控制信号来控制存储器510。
图12说明了包括根据本发明的实施例的电阻式存储器器件的装置。如图中示出的，本发明的装置与图10的装置相似，不同之处在于，由存储器卡530具体化了存储器510和存储器控制器520。例如，存储器卡530可以是满足诸如数字相机、个人计算机等的电子器具的兼容性标准的存储器卡。存储器控制器520可以基于存储器卡从不同器件，例如从外部器件接收到的控制信号来控制存储器510。
图13说明了包括根据本发明的实施例的电阻式存储器器件的移动设备6000。移动设备6000可以是MP3，视频播放器，视频、音频播放器等。如图中示出的，移动设备6000包括存储器510和存储器控制器520。存储器510包括根据前面提及的本发明的实施例的电阻式存储器器件。移动设备6000可以包括编码器和解码器EDC 610，呈现组件620和接口630。诸如视频和音频的数据可以经由存储器控制器520在存储器510与编码器和解码器EDC 610之间交换。如虚线指出的，数据可以直接在存储器510与编码器和解码器EDC 610之间交换。
EDC 610可以对存储在存储器510中的数据编码。例如，EDC 610可以将音频数据编码为MP3文件并且将编码的MP3文件存储在存储器510中。可替换地，EDC 610可以对MPEG视频数据(例如，MPEG3、MPEG4等)编码并且将编码的视频数据存储在存储器510中。而且，EDC 610可以包括根据不同数据格式对不同类型的数据编码的多个编码器。例如，EDC 610可以包括用于音频数据的MP3编码器和用于视频数据的MPEG编码器。EDC 610可以对来自存储器510的输出数据解码。例如，EDC 610可以将从存储器510输出的音频数据解码为MP3文件。可替换地，EDC 610可以将从存储器510输出的视频数据解码为MPEG文件。而且，EDC 610可以包括根据不同数据格式对不同类型的数据解码的多个解码器。例如，EDC 610可以包括用于音频数据的MP3解码器和用于视频数据的MPEG解码器。而且，EDC 610可以仅包括解码器。例如，先前编码的数据可以被递送到EDC 610，被解码并且随后被递送到存储器控制器520和/或存储器510。
EDC 610经由接口630接收用于编码的数据或者先前编码的数据。接口630可以符合公知的标准(例如，USB、火线等)。接口630可以包括一个或多个接口。例如，接口630可以包括火线接口、USB接口等。从存储器510提供的数据可以经由接口630输出。
呈现组件620呈现存储器510和/或EDC 610解码的数据，由此用户可以感知该解码的数据。例如，呈现组件620可以包括显示视频数据等的显示屏和用于输出音频数据的扬声器插孔。
图14说明了包括根据本发明的实施例的电阻式存储器器件的装置。如图中示出的，存储器510可以与主机系统7000连接。存储器510包括根据前面提及的本发明的实施例的电阻式存储器器件。主机系统7000可以是诸如个人计算机、数字相机等的处理系统。存储器510可以是可分离的贮存介质形式，例如，存储器卡、USB存储器或者固态驱动器SSD。主机系统7000可以提供用于控制存储器510的操作的输入信号。例如，主机系统7000可以提供命令语言和地址信号。
图15说明了包括根据本发明的实施例的电阻式存储器器件的装置。在该实施例中，主机系统7000与存储器卡530连接。主机系统7000向存储器卡530供给控制信号，由此存储器控制器520控制存储器510的操作。
图16说明了包括根据本发明的实施例的电阻式存储器器件的装置。如图中示出的，根据本实施例的装置，存储器510可以与计算机系统8000中的中央处理单元CPU 810连接。例如，计算机系统8000可以是个人计算机、个人数字助理等。存储器510可以经由总线与CPU810连接。
图17说明了包括根据本发明的实施例的电阻式存储器器件的装置。如图中示出的，根据本实施例的装置9000可以包括控制器910，诸如键盘、显示器等的输入/输出部件920，存储器930和接口940。在本实施例中，构成该装置的各个组件可以经由总线950相互连接。
控制器910可以包括至少一个微处理器、数字处理器、微控制器或处理器。存储器930可以存储由数据和/或控制器910执行的命令。接口940可以用于发射来自例如通信网络的不同系统的数据，或者针对通信网络发射数据。装置9000可以是诸如PDA、便携式计算机、web无线终端(web tablet)、无线电话、移动电话、数字音乐播放器、存储器卡的移动系统或者可以发射和/或接收信息的不同系统。
图10～17示出了包括根据本发明的实施例的相变存储器器件的装置。
根据本发明的实施例，使用大马士革技术，可以采用下接线柱和上接线柱的双接线柱结构形成具有较好的电阻特性的铜接线柱、铜位线、铜局部导线、和/或铜字线。
根据本发明的实施例，铜接线柱可以与铜位线或铜导线同时形成以减小接触电阻。
根据本发明的实施例，可以采用双接线柱结构减少在其中形成铜接线柱的开口的宽高比，导致了铜填充特性的增强。
上文公开的内容应被视为说明性的，而非限制性的，并且附属权利要求应涵盖落入本发明的真实精神和范围内的所有这样的修改、增强和其他实施例。因此，在法律允许的最大范畴内，本发明的范围由附属权利要求及其等效的最广泛的可允许的解释所确定，不应受前面的详细描述的约束或限制。