回音处理装置与其相关方法 【技术领域】
本发明是关于一种通讯系统， 尤指一种具有回音消除的通讯系统。背景技术 在通讯系统中， 发射器所发射的发射信号会有一部分耦合到接收器所接收到的接 收信号上， 此现象称为信号回音 (echo) 现象。信号回音现象会信号影响到该接收器的接收 效能。 此外， 回音信号的能量大小和形状是与该传输通道有关， 亦即每一传输通道都会具有 一相对应的回音响应 (Echo response)。 一般上， 已知解决的做法是在该接收器上加上回音 消除器 (Echo canceller， EC)。理想上， 该回音消除器会产生一个大小和该回音信号相同， 但方向相反的回音消除信号。 如此一来， 信号二者可相互抵消， 进而使得该接收器接收到较 干净的接收信号。
传统上是以数字滤波器来实作该回音消除器， 。且利用抽头数越多的数字滤波器 越能有效地消除该回音信号。然而， 每一抽头数 (tap) 包括有延迟单元、 乘法器以及加法
器， 其中， 乘法器须占用较大的电路面积。换言之， 抽头数越多的滤波器意味着硬件成本越 高。因此， 如何设计较低的硬件成本的回音消除器或 / 及可更有效地消除该回音信号已成 为业界亟需解决的问题。 发明内容
因此， 本发明提供了一种回音处理装置以消除回音信号的处理装置与其相关方 法。
依据本发明的实施例， 提供了一种回音处理装置， 用以产生回音消除信号以消除 回音信号， 该回音信号包括有第一响应以及第二响应， 包括有 ： 第一信号处理电路， 用来产 生第一回音消除信号， 该第一回音消除信号用以实质上对应于该第一响应 ； 第二信号处理 电路， 用来产生第二回音消除信号， 该第二回音消除信号用以实质上对应于该第二响应， 其 中， 该第一响应与该第二响应位于不同时间 ； 以及加总电路， 用以加总该第一回音消除信号 与该第二回音消除信号以产生该回音消除信号。
依据本发明的实施例， 其还提供一种产生回音消除信号的方法， 该回音消除信号 用以消除回音信号， 该回音信号包括有第一响应以及第二响应， 包括 ： 产生第一回音消除信 号， 该第一回音消除信号用以实质上对应于该第一响应 ； 产生第二回音消除信号， 该第二回 音消除信号用以实质上对应于该第二响应， 其中， 该第一响应与该第二响应位于不同时间 ； 以及加总该第一回音消除信号与该第二回音消除信号以产生该回音消除信号。
依据本发明的实施例， 其还提供一种回音处理装置， 用以产生回音消除信号以消 除回音信号， 该回音信号包括有第一响应以及第二响应， 该装置包含 ： 第一信号处理电路， 用来产生第一回音消除信号 ； 第二信号处理电路， 用来产生第二回音消除信号 ； 延迟电路， 耦接该第一与该第二信号处理电路之间， 用来依据控制信号来调整该延迟电路的延迟时 间， 其中， 调整该延迟时间以使得该第一回音消除信号实质上对应于该第一响应以及该第二回音消除信号实质上对应于该第二响应 ； 以及加总电路， 耦接该第一与该第二信号处理 电路， 用以加总该第一回音消除信号与该第二回音消除信号以产生该回音消除信号。
由于本发明利用该回音信号的脉冲响应的分群现象来设计该回音信号处理装置， 以使得该回音信号处理装置得以利用较少数量的抽头数来消除该回音信号。 附图说明
图 1 所示是回音信号的脉冲响应 (Impulse response) 示意图。 图 2 所示是依据本发明回音信号处理装置的一实施例示意图。 图 3 所示是图 2 的信号处理电路 200a 的一实施例示意图。 图 4 所示是图 2 的 200 的延迟电路的一实施例示意图。 [ 主要元件标号说明 ] 100a、 100b、 100g 200 200a、 200b、 200g 202 204 206 300a、 300b、 300f 400 400a 400b 500 500a、 500b 3002、 3004、 3006、 3008 3010 响应 回音消除电路 信号处理电路 传送器 接收器 传输通道 延迟电路 延迟控制电路 延迟设定模块 运算模块 加总电路 加法器 纯延迟单元 多工器
具体实施方式
发明人观察到该回音信号的脉冲响应具有如图 1 所示的特性。如果要使用一个 已知回音消除器， 将这样长的回音响应 ( 如图 1) 的消除， 则抽头数 (tapnumber) 通常须要 很大。从图 1 可以得知， 该回音响应会呈现一群一群的现象， 亦即多个响应 100a ～ 100g， 而群跟群之间的响应 (response)( 亦即振幅 ) 都很小。故， 本发明将群跟群之间的响应 (response) 故意忽略不计。回音响应会有分群的现象主要是因为阻抗不匹配的关系所产 生。以双绞线的传输为例， 通常在串线、 在线跟线的连接之间， 就会有阻抗不匹配的现象产 生。但是， 因为串线的长度和数目在系统上会有规范， 所以分群的数目和大小便可以掌握。
图 2 所示是依据本发明回音消除电路 200 的一实施例示意图。图 2 还包含了传送 器 202、 接收器 204、 传输通道 206、 及回音消除电路 200。 传送器 202 通过传输信道 206 发送 传送信号 X[n] 至接收器 204。回音消除电路 200 依据该传送信号 X[n] 以产生的回音估测 信号 Y[n]。接收器 204 用来接收来自传输信道 206 的接收信号 E[n] 以及该回音估测信号 Y[n] 以产生已处理信号 R[n]。回音消除电路 200 包含有多个信号处理电路 200a ～ 200g、 多个延迟电路 300a ～ 300f、 延迟控制电路 400 以及加总电路 500。信号处理电路 200a 用 来依据传送信号 X[n] 以产生第一回音估测信号 Y1[n]， 并延迟该传送信号 X[n] 以产生第一 延迟信号 X1[n]。延迟电路 300a 用来对第一延迟信号 X1[n] 延迟特定延迟时间 T1 以产生第 二延迟信号 X2[n]。信号处理电路 200b 用来依据第二延迟信号 X2[n] 以产生第二回音估测 信号 Y2[n]。信号以此类推， 因此后续的信号处理电路和延迟电路的操作不另赘述。加总电 路 500 耦接于多个处理电路 200a ～ 200g， 用以依据多个回音估测信号 Y1[n] ～ Yg[n] 来产 生回音估测信号 Y[n]。加总电路 500 是由多个加法器组成。延迟控制电路 400 用以控制该 多个延迟电路 300a ～ 300f 的多个特定延迟时间 T1 ～ Tf。
延迟控制电路 400 包含有延迟设定模块 400a。延迟设定模块 400a 用来分别控制 多个延迟电路 300a ～ 300f 具有多个候选延迟时间 Tx1 ～ Txf。接着， 延迟设定模块 400a 动 态地调整每一个延迟电路的候选延迟时间。延迟控制电路 400 尚包含有运算模块 400b 耦 接于多个信号处理电路 200a ～ 200g 用来依据多个信号处理电路 200a ～ 200g 于多个延迟 电路 300a ～ 300f 分别动态地使用多个候选延迟时间 Tx1 ～ Txf 下所对应的参数设定， 计算 出分别对应多个候选延迟时间 Tx1 ～ Txf 的多个运算结果。最后， 延迟设定模块 400a 还依 据该多个运算结果来决定出相对应于多个 Tx1 ～ Txf 的多个特定延迟时间 T1 ～ Tf。
图 3 所示是图 2 的信号处理电路 200a 信号的一实施例示意图。为了方便起见， 该 信号处理电路是以作为说明， 且在本实施例中信号处理电路 200a 是以数字滤波器 ( 例如 ： 有限频率响应 (Finite Impulse Response， FIR) 滤波器 ) 来实作其它信号处理电路 200b ～ 200g 的运作与信号处理电路 200a 相似。信号处理电路 200a 包含有多个延迟单元 D_0 ～ D_N-2、 多个乘法器 C_0 ～ C_N-1 以及多个加法器 A_0 ～ A_N-2， 其中 N 的大小代表该数字滤 波器的抽头 (Tap) 数。运算模块 400b 会设定多个参数 Ca， 0 ～ Ca， n-1 分别提供给多个乘法器 C_0 ～ C_N-1。
依据本发明的实施例， 从图 1 和图 2 可以得知， 多个信号处理电路 200a ～ 200g 分 别用来处理相对应的多个响应 100a ～ 100g( 以产生相对应的多个回音估测信号 Y1[n] ～ Yg[n])。换句话说， 多个回音估测信号 Y1[n] ～ Yg[n] 用来分别消除相对应的多个响应100a ～ 100g。信号为了精确地消除响应 100a ～ 100g， 多个延迟电路 300a ～ 300f 各自的 多个特定延迟时间 T1 ～ Tf 就必须被精确地计算出来。
首先， 运算模块 400b 对多个信号处理电路 200a ～ 200g 中每一个信号处理电路进 行训练 (training) 机制来运算出每一个信号处理电路的参数。 以信号处理电路 200a 为例， 运算模块 400b 会对信号处理电路 200a 进行该训练机制以决定出多个参数 Ca， 0 ～ Ca， n-1。而 信号处理电路 200a 利用多个参数 Ca， 0 ～ Ca， n-1 就可以产生对响应 100a 的消除量。以此类 推， 当多个延迟电路 300a ～ 300f 分别具有多个候选延迟时间 Tx1 ～ Txf 时， 每一个信号处 理电路内的多个参数就可以被决定出来。接着， 延迟设定模块 400a 动态地调整多个信号处 理电路 200a ～ 200g 之间的每一个延迟电路的延迟时间， 例如， 延迟时间设定模块 400a 动 态地改变延迟电路 300a 的候选延迟时间 Tx1， 来使得多个信号处理电路 200a ～ 200g 的总 消除量为最大。最后， 当多个延迟电路 300a ～ 300f 分别的延迟时间为多个特定延迟时间 时， 亦即 T1 ～ Tf， 则运算模块会找出多个信号处理电路 200a ～ 200g 的总消除量为最大。 如 此一来， 相较于传统的做法， 本发明的音信号处理装置 200 就可以以较少的总抽头数来达 到与传统回音消除器具有相同的回音消除效果 ； 或者当本发明的音信号处理装置 200 和传 统的回音消除器具有相同抽头数时， 本发明的音信号处理装置 200 可以消除更长的回音响 应。 另一方面， 本发明并不限制延迟时间设定模块 400a 如何调整多个信号处理电路 200a ～ 200g 之间的每一个延迟电路的延迟时间。 当延迟设定模块 400a 设定不同的延迟时 间时， 运算模块 400b 会运算出每一个信号处理电路对回音信号 E[n] 的消除量的大小。接 着， 运算模块 400b 就可以运算出多个信号处理电路 200a ～ 200g 对回音信号 E[n] 的总消 除量。如此一来， 当多个延迟电路 300a ～ 300f 的延迟时间分别为多个特定延迟时间 T1 ～ Tf 时， 回音信号处理装置 200 就可消除最多的回音信号 E[n]。
一实施例中， 在每一次对多个延迟电路 300a ～ 300f 分别设定多个延迟时间时， 运
算模块 400b 会将经由训练机制决定出来的所有的参数的绝对值进行加总， 亦即 另一实施例中， 多个信号处理电路 200a ～ 200g 对回音信号 E[n] 的总消除量的大小是 由多个信号处理电路 200a ～ 200g 中的所有的参数的平方值的加总结果来决定， 亦即 其中 m 代表多个信号处理电路 200a ～ 200g 的个数， n 代表每一个信号处理电 路内抽头的个数， k ＝ 0 ～ N-1， 以及 i ＝ 1 ～ g， Ck， i 则是第 i 个信号处理电路内的第 k 个 抽头的系数。因此， 经由反复地动态调整多个延迟电路 300a ～ 300f 的多个延迟时间以及 对多个信号处理电路 200a ～ 200g 进行的该训练机制， 运算模块 400b 就会得到一组最大的 加总结果。
此外， 本发明调整多个延迟电路 300a ～ 300f 的多个延迟时间可由其它的方式来 进行， 例如利用微处理器、 固件、 软件的方式。
图 4 所示是图 2 的信号 200 的一延迟电路的一实施例示意图， 是以延迟电路 300a 作为说明。在本实施例中是以纯延迟线 (pure delay line) 来实作， 本领域技术人员在阅 读完对延迟电路 300a 的说明后应当可以了解其它延迟电路 300b ～ 300f 的运作。延迟电 路 300a 包含有纯延迟线 ( 包括有多个串接的纯延迟单元 (delay unit)3002 ～ 3008) 以及多工器 3010 来实作， 其中延迟时间设定模块 400a 依据所决定出的特定延迟时间 T1 来产生 延迟控制信号 Sda 至延迟电路 300a。简单来说， 特定延迟时间 T1 会决定延迟控制信号 Sda 以从多个延迟单元输出信号 X1d[n]、 X2d[n]、 X3d[n] 中选出所需的延迟传送信号 X2[n]。
以上所述仅为本发明的较佳实施例， 凡依本发明权利要求范围所做的均等变化与 修饰， 皆应属本发明的涵盖范围。