电压电流控制装置及方法 【技术领域】
本发明涉及一种输出电压电流调整系统，特别涉及一种电压电流控制装置及方法。
背景技术
集成电路电力供应的调整是利用上边场效晶体管(high‑side FET)与下边场效晶体管(low‑side FET)作为电压电流的控制电路设计。电流是由上边场效晶体管(high‑side FET)的源极与下边场效晶体管(low‑side FET)的漏极所相连的结点流动至负载。此负载与电感器串接，且有电容器与此负载并接。当周期开始时上边场效晶体管(high‑side FET)为导通，下边场效晶体管(low‑side FET)为截止，电流经由导通的上边场效晶体管(high‑side FET)流动至电感器、电容器与负载。此电流将使电容器所储存的电荷量上升。而当负载所横跨的电压到达目标水平时，将使得上边场效晶体管(high‑side FET)切换为截止，下边场效晶体管(low‑side FET)切换为导通，此时电流将经由电容器放电。因此藉由上边场效晶体管(high‑side FET)与下边场效晶体管(low‑side FET)导通与截止的交互切换，以使输出电压不随电感电流的上升或下降而有所变动。
如图1所示，一现有的切换控制器100包含一栅极控制集成电路(IC)101、一上边场效晶体管102与一下边场效晶体管104。此上边场效晶体管102的漏极D
HS电性连接于输入电压源V
IN，且此上边场效晶体管(high‑side FET)102的源极S
HS是与此下边场效晶体管(low‑side FET)104的漏极D
LS电性连接。此下边场效晶体管(low‑side FET)104的源极S
LS连接于接地端。而此上边场效晶体管(high‑side FET)102的栅极G
HS与此下边场效晶体管(low‑side FET)104的栅极G
LS分别与此栅极控制集成电路(IC)301的上边输出HS与下边输出LS做电性连接。当足够的电压作用于晶体管栅极上时，将产生相对应的电流于漏极与源极之间。经由电压电流的控制操作，使此上边场效晶体管(high‑side FET)102的栅极G
HS与此下边场效晶体管(high‑side FET)104的栅极G
LS将交互导通与截止。而此栅极控制集成电路(IC)101具有一输入脚位IN，其是用以接收一输入讯号并且驱动此栅极控制集成电路(IC)101的输出为上边输出HS或下边输出LS。此外，一电感器106连接于此上边场效晶体管(high‑side FET)102的源极S
HS与此下边场效晶体管(low‑side FET)104的漏极D
LS所相连的结点处。而一负载108是串接于此电感器106与接地端之间，且此负载108将横跨一输出电压V
O。
当此上边场效晶体管(high‑side FET)102与此下边场效晶体管(low‑side FET)104即将做导通与截止的切换时，晶体管的栅极G
HS与G
LS将保持原导通或截止一段时间。而藉由分压网络112对输出电压V
O做取样以得到一反馈电压V
FB。此反馈电压V
FB经由一比较器114与一目标电压V
tar相比较，其中此目标电压V
tar是由一目标电压产生器116所产生。当此反馈电压V
FB相等于此目标电压V
tar时，此比较器114将产生触发讯号以使上边场效晶体管(high‑side FET)102与此下边场效晶体管(low‑side FET)104分别做导通与截止的切换。此外，有一电容器110与此负载108并接。此电容器将延迟横跨于此负载108的输出电压相对于通过此负载108的电流。如此便将造成输出电压的不稳定。
如上所述，此现有的切换控制器100利用输出电压V
O的涟波去调整输出电流。不过此涟波对于某些电路应用是相当不适当的。因此将藉由一ESR去控制输出电压的上升与下降。为达到此目的，此ESR需足够大以使得此电容器110的作用如同电阻器。而横跨于此负载108的输出电压V
O的相位相对领先通过于此负载108的电流I
L，如图2A所示，每个周期的开始此上边场效晶体管(high‑side FET)102为导通，此下边场效晶体管(low‑side FET)104为截止，在一固定时间T
ON结束后，此上边场效晶体管(high‑side FET)102切换为截止，此下边场效晶体管(low‑side FET)104切换为导通，这状态将持续到此输出电压V
O下降至小于此目标电压V
tar为止。而当此ESR过于小时，将使电容器110作用无法如同电阻器，将造成输出电压V
O相位落后于电感电流I
L。如图2B所示，此输出电压V
O之所以不稳定是由于此反馈电压V
FB的相位过于落后电感电流I
L的相位，以至于此比较器110无法实时触发新周期以使此输出电压V
O实时提升。而此上边场效晶体管(high‑side FET)102与此下边场效晶体管(low‑side FET)104交互切换导通，将使电感电流I
L由上升逐渐至下降但此输出电压V
O将不会随之变动，然而此结果将使栅极电压V
HSG与V
LSG在每一周期切换不只一次，以至于输出将变的很不稳定。
为解决输出电压V
O的相位落后问题，对于与此电容器串接的ESR须足够大，以使输出电压V
O的相位超前电感电流I
L进而使操作稳定。举例来说，使用陶瓷电容器须与20毫欧的ESR相匹配，但使用钽材质电容器则须与200‑600毫欧的ESR相匹配。然而，匹配的计算对于设计者来说相当困难。由于栅极控制集成电路(IC)101与场效晶体管102、104是由第一制造者所制造封装，而负载108与电容器110是由第二制造者所制造。因此，此ESR通常经由第一制造者所控制，此外，与此ESR搭配的电容器110的制造会受制造的方法、材料与温度等因素影响。
尚有另外的解决方法是藉由电流追随器去控制场效晶体管102与104的触发。此方法将使输出电压得以保持相位领前于所追随的电流，但电流追随器的制造过于复杂且须增加额外硬件成本，此外，此电感106的电感量具有特定范围的限制方能使电流追随器得以正常操作，而对于电感量的计算有诸多考虑的因子，因此并不经常实行。
【发明内容】
本发明的主要目的是提供一种电压电流控制装及方法，其经由比较器对所撷取的四种输入讯号做比较，以达到控制上场效晶体管与下场效晶体管交互导通与截止的切换，进而使输出电压达到稳定。
本发明的另一目的是提供一种电压电流控制装及方法，其藉由致能讯号以达到同时关闭上边场效晶体管与下边场效晶体管的功效。进而使通过负载的电流为零以储存电能减少电能消耗。
本发明的再一目的是提供一种电压电流控制装及方法，其能够于没有等效串连电阻的情况下，达到稳定输出电压的功效，适合应用于各种阶层的集成电路的电源设计。
本发明的又一目的是提供一种电压电流控制装及方法，其不须依赖电流追随器，且不须在空间有限的集成电路中预先固定电感的摆放位置。以能够有效节省硬件空间。
为达到上述目的，本发明在周期开始时，上边场效晶体管为导通，下边场效晶体管为截止。经过一定时间后，上边场效晶体管(FET)将切换为截止，下边场效晶体管(FET)则将切换为导通。此刻将感测第一输入讯号、第二输入讯号、第三输入讯号及第四输入讯号。当第二输入讯号等于第三输入讯号与第四输入讯号相加减去第一输入讯号时，将更新所储存的第一输入讯号，并重新开始周期，如此周期循环将使输出电压趋于稳定。
底下藉由具体实施例配合所附的图式详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
【附图说明】
图1是现有的切换控制器的电路示意图；
图2A与图2B分别是现有的切换控制器操作时序图；
图3是本发明的切换控制装置的电路方块图；
图4是本发明的电压电流控制方法的流程图；
图5是本发明的电压电流控制时序图；
图6是本发明的装置的操作范例时序图。
【具体实施方式】
本发明提出一种电压电流控制装置与方法是利用萃取此控制装置中的电感电流并转换为反馈电压V
FB以达到控制的目的。此电感电流具有直流电流I
dc与交流电流I
ac两种电流成份。因此，此电感电流I
L可表示为I
L(t)＝I
ac(t)+I
dc(t)。而此反馈电压V
FB可藉由此电感电流I
L、一漏极源极导通电阻R
ds‑on与一增益因子G所表示：
V
FB+((I
ac(t)+I
dc(t))*R
ds‑on*G
从微量来看，前周期的电感电流的直流量表示为I
dc(t‑Δt)，其将经由样本保持电路所取得。而电感电流的交流量平均值为零，因此，ΔI(t)＝I(t)‑I
dc(t‑Δt)将表示为ΔI(t)＝I
dc(t)‑I
dc(t‑Δt)。而(V
FB+(I
ac(t)+I
dc(t))*R
ds‑on*Gain)的数值将与一目标电压V
tar相比较。
此电压电流控制装置包含一上边场效晶体管(high‑side FET)、一下边场效晶体管(low‑side FET)、一栅极控制集成电路(IC)、一样本保持电路(sample and hold circuit)及一比较器。此下边场效晶体管(FET)与此上边场效晶体管(FET)皆具有一源极、一栅极及一漏极，且此下边场效晶体管的此源极是连接于接地端，此上边场效晶体管的此源极是与此下边场效晶体管的此漏极做电性连接，且此上边场效晶体管的漏极是连接于一输入电压源。此栅极控制集成电路(IC)的上边输出是与此上边场效晶体管的栅极做电性连接，此栅极控制集成电路(IC)的下边输出是与此下边场效晶体管的栅极做电性连接。此样本保持电路(sample and hold circuit)，当此下边场效晶体管(FET)为导通时，在周期的部份期间用以采样或储存通过一负载的电流。
当一第二输入讯号相等于一第三输入讯号与一第四输入讯号做相加后减去前周期所储存的一第一输入讯号，比较器将触发新周期开始。
V
tar＝I
LR
ds‑on+V
FB‑I
S/HR
ds‑on 另一说法为将两个输入至此比较器的组合讯号CS1与CS2做比较，其中CS1＝I
S/HR
ds‑on+V
tar，CS2＝I
LR
ds‑on+V
FB，当CS1＝CS2条件成立时，此比较器将触发新周期开始。
而此比较器(comparator)的输出是与此栅极控制集成电路(IC)的输入相连接，且此比较器输入是用以接收此第一输入讯号、此第二输入讯号、此第三输入讯号与此第四输入讯号的组合讯号。其中此第二输入讯号为此目标电压，此第三输入讯号与通过此负载的电流成正比，而此第四输入讯号为横跨于该负载的输出电压。当此第一输入讯号与此第二输入讯号总合等于此第三输入讯号与此第四输入讯号总合时，此比较器将产生一触发讯号以触发新周期开始，新周期开始即表示此上边场效晶体管(high‑side FET)为导通，此下边场效晶体管(low‑side FET)为截止。
而此电压电流控制方法在周期开始时，在一固定时间T
ON的期间，此上边场效晶体管(high‑side FET)为导通，此下边场效晶体管(low‑side FET)为截止。随着此固定时间(fixed time)T
ON的结束，该上边场效晶体管(FET)将切换为截止，该下边场效晶体管(low‑side FET)将切换为导通。此刻将感测此第一输入讯号、此第二输入讯号、此第三输入讯号及该此第四输入讯号。其中，此第一输入讯号与样本保持期间的电流成正比，此第二输入讯号为横跨该负载的目标电压，此第三输入讯号与通过该负载的电流成正比，此第四输入讯号为将横跨于该负载的电压经分压后所得的反馈电压。当此第二输入讯号等于此第三输入讯号与此第四输入讯号相加减去前周期所储存的此第一输入讯号，将更新所储存的此第一输入讯号，并重新开始周期。
如图3所示，为本发明的切换控制装置的电路方块图。300的架构方块图，其包含一栅极控制集成电路(IC)301，一上边场效晶体管(high‑side FET)302与一下边场效晶体管(low‑side FET)304。此上边场效晶体管(high‑sideFET)302的一漏极D
HS是电性连接于一输入电压源V
IN，且此上边场效晶体管(high‑side FET)302的一源级S
HS与此下边场效晶体管(low‑side FET)304的一漏极D
LS电性连接。此下边场效晶体管(low‑side FET)304的一源级S
LS电性连接于接地端。而此上边场效晶体管(high‑side FET)302的一栅极G
HS与此下边场效晶体管(low‑side FET)304的一栅极G
LS分别与此栅极控制集成电路(IC)301的一上边输出HS与下边输出LS做电性连接。当足够电压作用于晶体管栅极时，将产生相对应的电流于漏极与源级之间。经由电压电流的控制操作，此上边场效晶体管(high‑side FET)302的栅极G
HS为导通状态，且此下边场效晶体管(high‑side FET)304的栅极G
LS则为截止状态，反之亦然。此栅极控制集成电路(IC)301具有一输入脚位IN，其用以接收一输入讯号并驱动此栅极控制集成电路(IC)301的上边输出HS或下边输出LS。
一电感器306连接于此上边场效晶体管(high‑side FET)302的源极S
HS与此下边场效晶体管(low‑side FET)304的漏极D
LS的结点处。一负载308串联于此电感器306与接地端之间。且在此负载308上将会横跨一输出电压V
O。而一电容器310并接于此负载308与接地端之间。
一电流传感器(current sensor)319连接于此下边场效晶体管(low‑side FET)304与一样本保持电路(sample and hold circuit)318之间。此电流传感器(current sensor)319用以产生一第一输入讯号。此第一输入讯号(I
S/HR
ds‑on)中的电流I
S/H的生成长为当一下边电阻为导通与一上边电阻为截止时，在一先前周期的样本保持期间内所产生的一成比例电流。其中此电流I
S/H为此电感的电感电流或此下边场效晶体管(low‑side FET)304导通时，漏极与源极间的电流。此样本保持电路(sample and hold circuit)318藉由此负载结点的电流在部份周期的时间点，以产生一成比例样本电流或储存此第一输入讯号中此成比例电流部份，当下边场效晶体管(low‑side FET)304导通时，此样本保持电路(sample and hold circuit)318在周期接近结束的狭小时间窗口期间内，撷取此下边场效晶体管(low‑side FET)304的漏极与源极间的电流，以作为更新此第一输入讯号的更新数值。
一目标电压产生器(target voltage generator)316与此第一讯号合成器(first signal combiner)315相连接。此目标电压产生器(target voltage generator)316用以产生一第二输入讯号V
tar。
一电流传感器(current sensor)311与此电感器306做电性连接，其用以感测电感器306的电感电流I
L，并传送一第三输入讯号至一第二讯号合成器(signal combiner)313与此样本保持电路(sample and hold circuit)318。此第三输入讯号与此负载上的电流成正比。
一分压电路或一电压传感器(voltage sensor)312与负载308相连接，并用以取样输出电压V
O以产生一第四输入讯号，而此第四输入讯号为一反馈电压V
FB。
一比较器(comparator)314的输出端与此栅极控制集成电路(IC)301的输入端IN相连接。此第一讯号合成器(first signal combiner)315连接此比较器(comparator)314，并将第一输入讯号与第二输入讯号相加后的讯号传送至此比较器(comparator)314。而此第二讯号合成器(signal combiner)313与此比较器(comparator)314相连接，并将第三输入讯号与第四输入讯号相加后再减去第一输入讯号后的讯号传送至此比较器(comparator)314。因此，此比较器(comparator)314经由此第一讯号合成器(first signal combiner)315与此第二讯号合成器(signal combiner)313将第一输入讯号、第二输入讯号、第三输入讯号与第四输入讯号接收进来。当第一输入讯号与第二输入讯号的总合相等于第三输入讯号与第四输入讯号的总合时，此比较器(comparator)314将于输出端产生一触发讯号。此触发讯号用以触发，以开始一新周期以使得上边场效晶体管(high‑side FET)302为导通而此下边场效晶体管(low‑side FET)304为截止。
此电压电流控制装置300具有一负载感测电路(load sensing circuit)320用以感测负载308的电流。而此负载感测电路(load sensing circuit)320与此栅极控制集成电路(IC)301之致能输入端EI做电性连接，并将产生一致能讯号；当电流I
L(DC)通过负载308，且低于所预设的负载电流门坎时，此致能讯号将使此栅极控制集成电路(IC)301停止输出运作，以达到同时截止此上边场效晶体管(high‑side FET)302与此下边场效晶体管(low‑side FET)304的功效，以储存电能。
总结来说，此比较器(comparator)314将比较以下四种讯号：
第一输入讯号(I
S/HR
ds‑on)，其中的电流I
S/H的生成长为当一下边电阻为导通与一上边电阻为截止时，在一先前周期的样本保持期间内所产生的一成比例电流。其中此电流I
S/H为此电感的电感电流或此下边场效晶体管(low‑side FET)304导通时，漏极与源极间的电流。
第二输入讯号V
tar，其经由此目标电压产生器(target voltage generator)316所产生。
第三输入讯号与通过负载308上的电流成正比。
第四输入讯号为反馈电压V
FB，其经由输出电压V
O分压所得。
一个很重要的样本I
S/H，其于周期的末端产生，当此下边场效晶体管(low‑side FET)304导通且此上边场效晶体管(high‑side FET)302截止时，在周期时间内将有狭小的样本保持期间，以作为比较的时间窗口。
举例来说，此样本保持期间的周期范围为一奈秒或几十奈秒，这将取决于电压电流控制装置300的电路组件设计。此样本保持电路(sample and hold circuit)318其于周期中的一s/h期间启动，且此比较器(comparator)314将计算与比较V
tar+I
S/HR
ds‑on＝I
sensR
ds‑on+V
FB的方程式是否成立。而此s/h期间的时间长度必需足够能正确的将I
S/HR
ds‑on所生成的电压做更新、储存至一电容器或是一相似的储能组件或转换为一记忆形态。当此s/h期间完成后，在新周期开始之前将会有一段静止时间。
图4为本发明的电压电流控制方法的流程图。一控制方法流程400相对应于第三图所示的电压电流控制装置。在周期开始时，在一固定时间T
ON内，此栅极控制集成电路(IC)301将使得此上边场效晶体管(high‑side FET)302导通且此下边场效晶体管(low‑side FET)304截止，这相对于402的步骤。在此固定时间T
ON结束后，此下边场效晶体管(low‑side FET)304将导通，此上边场效晶体管(high‑side FET)302则截止，相对于404的步骤。其后如406的步骤，将传送第一输入讯号、第二输入讯号、第三输入讯号、第四输入讯号的信息以供计算比较，并且等待触发讯号触发以产生新周期如408的步骤。而如第三图描述可知第一输入讯号I
S/HR
ds‑on与样本保持期间内的一电流成正比，第二输入讯号V
tar为目标电压产生器(target voltage generator)316所产生，第三输入讯号I
LR
ds‑on与通过负载308上的电流成正比，第四输入讯号为反馈电压V
FB，其经由输出电压V
O分压所得。
如410的步骤，将四个输入讯号做比较。而如412的步骤，比较的判断条件为第二输入讯号等于第三输入讯号与第四输入讯号做相加后减去前周期所储存的第一输入讯号数值，此方程式如以下所示之
V
tar＝I
LR
ds‑on+V
FB‑I
S/HR
ds‑on 当上述方程式条件成立时，如414的步骤，将更新所储存的此第一输入讯号的数值，并且如414的步骤，结束旧周期开始新周期。而另一方面，当上述方程式条件不成立时，则此控制方法流程400将回到408的步骤以等待下个触发讯号的来临。
图5与图6为相对于第三图与图4的时序图。如图5所示，其中第一图形表示上边场效晶体管(high‑side FET)302的栅极电压V
HSG周期时间。图2表示此样本保持电路(sample and hold circuit)318触发讯号周期时间。图3表示电感电流I
L周期时间。其中当此上边场效晶体管(high‑side FET)302导通时，此电感电流I
L将上升；反之当此上边场效晶体管(high‑side FET)302截止时，此电感电流I
L则将下降。图4表示讯号I
LR
ds‑on与讯号I
S/HR
ds‑on周期的时间。从以上所述的图2与图4可看出当此样本保持电路(sample and hold circuit)318将于周期末端做动触发，而此时此上边场效晶体管(high‑side FET)302为截止，并且电感电流随之下降。对于大部份周期而言，第一输入讯号I
S/HR
ds‑on将维持前周期结束时的数值。只有在狭小的触发窗口如图2所示，使此样本保持电路(sample and hold circuit)318取I
LR
ds‑on的数值作为下个新周期的样本。
图5表示反馈电压V
FB与组合讯号V
FB+(I
L‑I
S/H)R
ds‑on周期时间。当组合讯号V
FB+(I
L‑I
S/H)R
ds‑on相等于目标电压V
tar时，反馈电压V
FB将更为的稳定。
如图6所示为此负载电流快速下降时的周期时序图。其中最顶端图形表示上边场效晶体管(high‑side FET)302的栅极电压V
HSG周期时间。中间图形表示电感电流I
L周期时间。最底端图形表示组合讯号V
FB+(I
L‑I
S/H)R
ds‑on和反馈电压V
FB周期时间。当电流保持稳定时，在此上边场效晶体管(high‑side FET)302导通的时间周期内将使得电压保持固定。而当电流快速下降时，由于负载308电流随之快速下降，如此将使此上边场效晶体管(high‑side FET)302的截止期间增加。在此增长的截止期间，电流的下降意味的落后其先前的平均数值。此时反馈电压V
FB将会有微量的上升，但经过几个上边场效晶体管(high‑side FET)302导通的周期后，此反馈电压V
FB将逐渐趋于稳定。当在一次已经确定的稳定电流产生时，上边场效晶体管(high‑side FET)302与其下边场效晶体管(low‑side FET)304交换导通与截止的周期及电感电流I
L将如同先前一样，并且产生新的稳定DC数值。
以下将对上述内容做更详细解释。在此上边场效晶体管(high‑side FET)302为截止时，相对于此下边场效晶体管(low‑side FET)304则为导通。当此下边场效晶体管(low‑side FET)304导通增长将得到相对低的输出电压V
O。而电感器306将被视为一虚拟的固定电流源，此电感器306的电感电流平均值等于通过负载308的电流。然而刚开始时，通过负载308的电流将为下降，而电感器306则仍然保持初始的电感电流。因此，过剩的电感电流将经由此电容器310排放至接地端，如此将使输出电压V
O上升。由于输出电压V
O上升造成反馈电压V
FB随之上升。而在经过一阵循环之后电感电流I
L逐渐减少，直到新周期将有新电流通过负载308以持续保持输出电压V
O。
而在此实施例中，通过负载308的电流为此栅极控制集成电路(IC)301之致成输入的讯号来源。当通过负载308的电流，低于所预设的负载电流门坎时，此致能讯号将使此栅极控制集成电路(IC)301停止输出运作，以达到同时关闭上边场效晶体管(high‑side FET)302与此下边场效晶体管(low‑side FET)304的功效。在如此短暂期间的操作模式下，将同时使得上边场效晶体管(high‑side FET)302与此下边场效晶体管(low‑side FET)304的栅极皆无法驱动，进而使通过负载308的电流为零，以达到储存电能之作用。通常通过负载308的电流为零时，DC电流I
dc为零。然而由于此栅极控制集成电路(IC)301的操作将使得AC电流I
ac不为零。因此，即使在没有电流通过负载308的情况下，此栅极控制集成电路(IC)301将仍然漏取电能。而经由栅极控制集成电路(IC)301的致能输入将使上边场效晶体管(high‑side FET)302与此下边场效晶体管(low‑side FET)304得以同时截止，并使无电流通过负载308，以减少电能消耗。
经由上述实施例，本发明将不须依赖电流追随器，且不须在空间有限的集成电路中预先固定电感的摆放位置。再者，本发明的具体实施例能够在没有等效串连电阻(equivalent series resistance，ESR)的情况下，将普遍应用于各种阶层的集成电路的电源设计。
以上所述的实施例仅为说明本创作的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本创作之内容并据以实施，当不能以之限定本创作的专利范围，即大凡依本创作所揭示的精神所作之均等变化或修饰，仍应涵盖在本创作的专利范围内。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。