同步信号检测装置 【发明领域】
本发明涉及诸如数字CATV(有线电视)、通信卫星(CS)数字广播之类数字广播传输中检测同步信号用的同步信号检测装置。
背景技术
在包括数字CATV、CS数字广播在内的数字信号传输中，同步信号、纠错码等在信号发送前被加入发送侧的信号中。在这些信号中，对于在接收机一侧的信号恢复来说同步信号(以下成为Sync信号)是基本必需的。
图7示出的格式表示美国先进电视(ATV)系统所采用残余边带(VSB)传输中的传输序列和信号数据位置。图8示出了作为现有技术的电路，它检测诸如VSB传输之类的数字信号传输中的这种Sync信号(在这里为段Sync信号)。图7中相邻Sync信号的间隔相当于832个符号。
在图8中，以VSB传输格式发送的数字信号被馈送入输入端100。输入的数字信号“a”中的Sync信号经过模式检验部分2，在那里检验Sync信号的模式是否与同步信号基准模式匹配。换句话说，该模式检验部分2借助预先确定的基准模式(相当于4个符号)检验包含在段Sync信号(相当于4个符号)中的信号模式，并且当它们相互一致时由模式检验部分2输出高电平信号“b”。来自模式检验部分2的输出信号被馈送入一致性检测计数器3、非一致性检测计数器4和Sync计数器6。
一致性检测计数器3记录下与模式检验部分2中基准模式一致的信号模式的数量。换句话说，当来自Sync计数器6的时序信号“c”被输入一致性检测计数器3时，如果来自模式检验部分2的输出信号“b”处于高电平，则它逐个计数。当计数值达到“3”时，即使输出电平仍然处于高电平，计数器3也不再计数并且保持“3”的数值。当输出信号“c”被送入计数器3时，如果来自模式检验部分2的输出信号“b”处于低电平，则计数器3清零。
当来自Sync计数器6的时序信号“c”被输入非一致性检测计数器3时，如果来自模式检验部分2的输出信号“b”处于低电平，则它逐个计数。当计数值达到“3”时，即使输出电平仍然处于低电平，计数器3也不再计数并且保持“3”的数值。当输出信号“c”被送入计数器4时，如果来自模式检验部分2的输出信号“b”处于高电平，则计数器4清零。
Sync检测判定部分5根据来自计数器3和4地输出信号确定Sync信号。即，仅仅当来自计数器4的输出信号“e”变为零而来自计数器3的输出信号“d”仍然保持为“3”时输出表示Sync检测状态的高电平信号“f”。另一方面，当来自计数器4的输出信号“e”变为“3”而来自计数器3的输出信号“d”为零时输出表示Sync未检测状态的低电平信号“f”。
通过重新设定计数器3和4的计数设定值和Sync检测判定部分5的设定值可以改变输入的Sync信号所需的个数。
Sync计数器6输出信号“c”，它利用来自模式检验部分2的输出信号“b”和来自Sync检测判定部分5的输出信号“f”控制计数器3和4的计数操作时序。即，无论何时Sync计数器6接受到输出信号“b”时开始计数，当输出信号“f”处于指示Sync非检测状态的低电平时，计数器6在经过一个相当于一个段(等于832个符号)的周期之后每次输出4个符号为周期的时序信号“c”。
当输出信号“f”处于指示Sync检测状态的高电平时，仅仅当输出信号“f”变为高电平时Sync计数器6才开始计数，并且在经过一个相当于一个段(等于832个符号)的周期之后每次输出4个符号为周期的高电平时序信号“c”。当输出信号“f”处于低电平时，只要段周期仍然处于激活状态，即使输出信号“b”在一段周期结束前给出，Sync计数器6也不会输出时序信号“c”。
以下借助图9和10的时序图描述Sync检测电路的操作。
图9示出了起始阶段，数字信号刚刚通过输入端100输入。图8所示输入输入端100的数值信号“a”[等于图9中的输入信号]首先送至模式检验部分2。模式检验部分2检测存在图7所示段Sync信号模式的部分，并且当段Sync信号的模式与基准模式一致时向一致性检测计数器3、非一致性检测计数器4和Sync计数器6输出表示模式一致以及对应4个符号的高电平信号“b”[图9中的(b)]。
上述计数器3和4响应输出信号“b”和时序信号“c”进行计数，随后向Sync检测判定部分5输出最终的信号“d”和“e”[图9中的(d)和(e)]。
在图9中，当计数器3接受到时序信号“c”时，来自模式检验部分2的输出信号“b”处于高电平，计数器3逐个计数；但是当计数值达到“3”时，计数器不再计数并且保持数值“3”[参见图9中的(d)]。
另一方面，当计数器4接受到来自Sync计数器6的输出信号“c”时，如果输出信号“b”保持高电平，则计数器4清零[参见图9中的(e)]。
Sync检测判定部分5利用计数器3和4给出的计数值确定Sync信号的检测。即，只有当时序“ta”时来自计数器4的输出信号“e”变为零而输出信号“d”为3时，图8所示的部分5才输出表示Sync检测状态的高电平信号“f”[参见图9中的(f)]。
当Sync检测判定部分5输出表示检测到Sync信号的状态的高电平信号“f”时，图7所示的数据区域被正确定位。包含该数据区域的数据随后在数据处理电路(图8中未画出)中经过各种处理。
在图9中，当输出信号“f”从低电平(Sync.非检测状态)变化为高电平(Sync.检测状态)时，在经过一个从时刻“ta”[参见图9中的(f)]开始的段周期(等于832个符号)之后Sync计数器6向计数器3和4每次输出4个符号周期的高电平时序信号“c”。
图10示出的是通过输入端100输入数字信号的情形[参见图8]，虽然由于切换接收机(时刻：“t0”)，但是另一个数字信号接管了该信号。在这种情况下，由于交换，Sync检测状态暂时变为Sync非检测状态。判定部分5随后再次显示Sync检测状态。
换句话说，在信号交换之前(图10的“t0”之前)，判定部分5输出表示“Sync检测状态”的高电平信号[参见图10中的(f)]。从信号“f”变为表示Sync检测状态的高电平时刻开始，在经过一个段周期(等于832个符号)之后，Sync计数器6向计数器3和4每次输出4个符号周期的高电平时序信号“c”[参见图10中的(c)]。在这种条件下，计数器3和4的计数值分别为“3”和“0”[参见图10中的(d)和(e)]。
根据该状态，另一输入信号在时刻“t0”接管当前的输入信号。这两个输入的相位很少相互一致，而是通常不一致，因此来自模式检验部分2的信号“b”的输出周期变得长于或短于一个段周期(=832个符号)[参见图10中的(b)]。来自部分2的输出信号“b”在Sync计数器6输出时序信号“c”时处于低电平。一致性检测计数器3由此清零[参见图10中的(d)]。另一方面，非一致性检测计数器4在每次接受时序信号“c”时逐个计数。当计数值达到“3”时，计数器不再计数并且保持数值为“3”[参见图10中的(e)]。
Sync检测判定部分5仅仅在(时刻=t2)来自计数器4的输出信号“e”变为“3”而来自计数器3的输出信号“d”变为“0”时才输出表示Sync非检测状态的低电平[参见图10中的(f)]。
当信号“f”从高电平变为低电平时(即从Sync检测状态变为Sync非检测状态)，Sync计数器6从模式检验部分2输入的输入信号“b”的每个上升点开始，经过一个段周期(=832个符号)之后每次向计数器3和4顺序输出4个符号为周期的高电平时序信号“c”。例如，由于从判定部分5输出的输出信号“f”处于低电平，所以时刻=t3的时序信号“c”产生于输出信号“b”的一个段周期(=832个符号)之后[参见图10中的(b)h而(c)]，输出信号“b”在时刻=t2’从模式检验部分2产生。
在Sync非检测状态下，当计数器3和4接受到Sync计数器6输出的时序信号(c)时，如果输出信号“b”处于高电平(时刻=t3)并且非一致性检测计数器4清零，则一致性计数器3逐个计数。此后，计数器3在时刻=t4和t5时逐个计数[参见图10中的(d)]。当计数器3的计数值达到“3”而计数器4的输出信号“e”为零(时刻=t5)时，判定部分5再次输出表示Sync检测状态的高电平信号“f”。
如图10所示，当通过输入端100输入的数字信号通过切换一个接收机被切换(虽然正在发送)至另一输入数字信号时，段Sync信号必需给出两次(在时刻=t0’和t1’)直到通过信号切换Sync检测状态暂时切换到Sync非检测状态。而且，在Sync非检测状态恢复到Sync检测状态之前段Sync信号必需给出四次(时刻=t2’,t3,t4和t5)。换句话说，段Sync信号在切换信号与恢复到Sync检测状态之间必需给出六次。
对于因噪声或数据缺少引起的Sync信号缺少产生的误功能和偶然进入数据区域的与Sync信号相同的模式引起的误功能，这种布局给予Sync信号检测系统以保护功能。这种布局可以防止误功能。
以下借助图11和12的时序图描述上述状态。图11示出的状态是当电路是Sync检测状态时(=一致性检测计数器3指示“3”并且非一致性检测计数器4指示“0”而Sync检测判定部分5输出表示Sync检测状态的高电平信号“f”)诸如噪声之类的外部干扰使得包含在输入信号“a”内的Sync信号模式变形。
此时(=tb1)，模式检验部分2不输出表示模式一致的高电平信号脉冲，并且使输出保持为低电平。在这种情况下，当Sync计数器输出时序信号“c”时，一致性计数器3清零并且非一致性计数器4表示“1”。
但是，诸如噪声之类的干扰会突然发生并且并不延续。因此假定所有在时刻=tb2之后给出的Sync信号具有普通的模式，则模式检验部分2将输出表示Sync检测状态的高电平脉冲信号“b”，一致性计数器3逐个计数而非一致性计数器4清零。
由于在计数器提供输出信号“d”(=0)并且计数器4提供输出信号“e”(=3)的情况下Sync检测判定部分5输出表示Sync非检测状态的低电平信号，所以如图11所示，当Sync信号因为干扰而暂时变形时判定部分5不会立即变为表示Sync非检测状态的低电平。部分5仍然维持表示Sync检测状态的高电平，由此防止了误功能。
图12示出了下列情形；如图10所示，信号被切换至另一信号，并且计数器3表示“0”而计数器4表示“3”(时刻=tc0)。部分5准备输出表示Sync非检测状态的低电平信号。随后在时刻=tc1时在数据区域内突然出现与Sync信号相同的模式。
此时(=tc1)，模式检验部分2输出表示模式一致性的高电平信号“b”，并且Sync计数器6在经过一个段周期(=832个符号)之后于时刻=tc2输出时序信号“c”以响应信号“b”。在tc1与tc2之间，部分2将信号“b”施加在计数器6上；但是计数器如上所述忽略这些信号“b”。
当Sync计数器6在时刻=tc2输出时序信号“c”时，来自模式检验部分2的输出信号“b”处于低电平。虽然一致性检测计数器3表示“0”而非一致性检测计数器4表示“3”，但是Sync检测判定部分5保持输出表示Sync非检测状态的低电平信号“f”。
换句话说，当与Sync信号相同的模式突然出现在数据区域内时，判定部分5不会指示Sync检测状态而是仍然保持表示Sync非检测状态的低电平，由此防止了误功能。
普通的Sync信号检测电路实际上防止了由于噪声和数据缺乏以及在数据区域内偶然出现与Sync模式相同的模式引起的Sync信号缺乏产生的误功能，但是即使如上所述简单地切换输入信号，这种误功能的防止也是无条件的。因此如图10所示，Sync信号必需从信号切换中给出6次直到再次表示Sync检测状态，这延迟了Sync信号的检测。
【发明内容】
本发明解决了上述问题并且提供一种改进的Sync信号检测电路，它保持了普通电路的防止功能，并且在输入信号切换至另一信号时快速检测Sync信号。
为了解决上述问题，本发明的Sync信号检测装置包括下列单元：
(a)模式检验装置，用来借助基准模式检验Sync信号的模式；
(b)一致性检测计数装置，用来计数模式一致性的数值并且输出作为输出信号的计数值；
(c)非一致性计数装置，用来计数模式非一致性的数值并且输出作为输出信号的计数值；
(d)Sync检测判定装置，用来根据来自一致性检测装置和非一致性检测装置的输出信号确定是否检测到Sync信号并且输出有关Sync检测状态或Sync非检测状态的信息作为输出信号；
(e)Sync计数装置，用来计数与响应来自Sync检测判定装置和模式检验装置的输出信号的Sync信号周期对应的符号值并在计数值达到预定值时输出时序信号，而且Sync信号检测装置进一步包括：
(f)Sync检测初始化装置，用来接受表示输入信号被切换的切换信号并且强迫一致性检测计数装置清零并且将非一致性检测计数装置设定为预定的数值。
按照本发明，当切换信号时，比普通装置能够更快地检测到Sync信号，与此同时保持了下列功能：当Sync信号由于噪声或数据缺乏或在数据区域内偶尔突然出现与Sync模式一样的模式而丢失时防止误功能。
如本发明权利要求1所述的Sync信号检测电路包括：
(a)模式检验装置；
(b)一致性检测计数装置；
(c)非一致性计数装置；
(d)Sync检测判定装置；以及
(e)Sync计数装置。
Sync信号检测电路进一步包括Sync检测初始化装置，它具有如下功能：当切换输入数据信号时，强迫一致性检测计数装置清零并且将非一致性检测计数装置设定为预定的数值以响应切换信号从而使得Sync检测判定装置输出表示Sync非检测状态的信号。这种结构使得Sync信号检测电路比普通装置更快检测到Sync信号而与此同时保持了防止检测Sync信号误功能的防止功能。
如本发明权利要求2所述的Sync信号检测电路包括：
(a)模式检验装置；
(b)第一一致性检测计数装置；
(c)非一致性计数装置；
(d)Sync检测判定装置；以及
(e)第一Sync计数装置，用来输出第一时序信号。
Sync信号检测电路进一步包括下列单元：
(f)优先权输出装置包括：
(f-1)第二Sync计数装置，用来接受来自模式检验装置、Sync检测判定装置和非一致性检测计数装置的输出信号，计数与响应这些信号的Sync信号周期对应的符号值，并且当计数值达到预定值时输出第二时序信号；
(f-2)第二一致性检测计数装置，用来计数基准模式与Sync信号模式一致的模式一致性情况的数值以响应来自模式检验装置和第二Sync计数装置的输出信号，并输出计数值信息作为输出信号；以及
(f-3)或门，用来选通第一一致性检测计数装置的输出信号和第二一致性检测计数装置的输出信号。
按照这种结构，当切换输入数据系统的信号时，电路开始检验Sync信号模式以响应切换信号。当检验的模式与基准模式一致的次数超过一次时，给予表示Sync检测状态的Sync检测信号以优先权并且由电路提供。这种结构使得电路可以比普通电路更快地检测到Sync信号而保持防止功能，即当由于噪声或数据缺乏引起数据丢失时或者当在数据区域内偶尔突然出现与Sync信号相同的模式时防止误功能。而且这种电路可以自动响应信号切换而无需给出表示信号被切换的信号。
附图的简要说明
图1为本发明第一实施例所用Sync信号检测电路的框图。
图2为图1所示Sync信号检测电路检测操作的时序图。
图3为本发明第二实施例所用Sync信号检测电路的框图。
图4为图2所示Sync信号检测电路检测操作的时序图。
图5为防止图3所示Sync信号检测电路误功能的时序图。
图6为防止图3所示Sync信号检测电路误功能的时序图。
图7示出了ATV系统中所用的VSB传送格式。
图8为普通Sync信号检测电路的框图。
图9为图8所示Sync信号检测电路的操作时序图。
图10为图8所示Sync信号检测电路检测操作的时序图。
图11为防止图8所示Sync信号检测电路误功能的时序图。
图12为防止图8所示Sync信号检测电路误功能的时序图。
实施发明的较佳方式
图1为本发明第一实施例所用的Sync信号检测电路的框图，图中与图8所示相应的部分用相同的标号。
在图1中，按照VSB发送格式的数字信号“a”被送入输入端100。包含在该数字信号“a”中的Sync信号在模式检验部分中借助基准模式检验它是否与Sync信号模式一致。如果基准模式与Sync信号同步，则模式检验部分2输出高电平信号“b”，并且向一致性检测计数器3、非一致性检测计数器4和Sync计数器6提供信号“b”。
Sync检测判定部分5根据包含计数器3和4计数值的输出信号(d和e)判断是否检测到Sync。
描述上述操作的框图与图8所示的相同，其详细的操作和功能已有描述，此处不再赘述。
实施例1
本发明的第一实施例(图1)与普通电路相比具有附加的结构，即切换信号“g”经过输入端102输入到Sync检测初始化部分10。换句话说，当输入信号由接收机切换开关(未画出)切换为另一信号时，表示这种信号切换的信号“g”被送至输入端102并随后提供给Sync检测初始化部分10。
当接受这种切换信号“g”时，初始化部分10的结构使得一致性检测计数器3强迫清零而非一致性计数器4设定为“3”。
图2所示的时序图示出了图1所示的Sync信号检测电路是如何检测Sync信号的。
在图2中，在信号切换之前(时刻=t0之前)，Sync检测判定部分5输出表示Sync检测状态的高电平信号“f”。Sync计数器6由此在经过一个段周期(=832个符号)之后继续每次向一致性检测计数器3和非一致性检测计数器4输出周期为4个符号的高电平时序信号。此时，计数器3指示为“3”而计数器4指示为“0”。[参见图2(d)中的(d)和(e)]。
在这种情况下，当另一信号通过接收机切换接管上述信号时(时刻=t0)，低电平切换信号“g”被送至第二输入端102以响应该信号切换[参见图2中的(g)]并且提供给Sync检测初始化部分10。
当通过第二输入端102接受切换信号“g”时，初始化部分10强迫计数器3设定为零而计数器4设定为“3”[参见图2中的(d)和(e)]。
这些计数值被给予Sync检测判定部分5，随后当计数器4的输出信号变为“3”(时刻=t0)而计数器3输出为“0”的信号“d”[参见图2中的(f)]时部分5输出表示Sync未检测状态的低电平信号“f”。
当来自判定部分5的输出信号“f”变为表示Sync非检测状态的低电平时，Sync计数器6在接受来自模式检验部分2的输出信号“b”的基础上经过一个段周期(=832个符号)之后依次向计数器3和4每次输出4个符号周期的高电平时序信号“c”。
例如，由于输出信号“f”表示Sync非检测状态(=低电平)，所以在从模式检验部分2提供输出信号“b”的时刻=t1开始的一个段周期之后，在时刻=t2产生时序信号“c”。
当输出信号“b”在每次给出时序信号“c”(时刻=t2,t3和t4)时保持高电平时，一致性检测计数器3逐个计数。当达到“3”时，计数值“d”在时刻=t5和后面时刻保持“3”。当输出信号“b”在每次给出时序信号“c”(时刻=t2,t3和t4)时保持高电平时，非一致性检测计数器4在接受到时序信号“c”时清零。随后，当计数器3计数“3”并且计数器4计数“0”(时刻=t4)[参见图2中的(f)]时，Sync检测判定部分5输出表示Sync检测状态的高电平信号。
其它的操作与图8所示的普通电路相同，此处不再赘述。
在图8所示普通的Sync信号检测电路中，从输入信号切换直到判定部分5的输出恢复到Sync检测状态必需给出6次段Sync信号。但是，按照本发明第一实施例，当给出4次段Sync信号时(时刻=t1,t2,t3和t4)，输出恢复到Sync检测状态，因此可以缩短检测Sync信号的时间。
在用于本发明第一实施例的图1所示Sync信号检测电路中，当切换信号“g”没有输入第二输入端102时，计数器3和4不会被Sync检测初始化部分10启动，电路的工作方式与图8所示的普通电路相同。因此当Sync信号因为噪声或数据缺乏引起Sync信号丢失或者在数据区域突然出现与Sync模式相同的模式时，可以通过上述图11和12所述的防止功能避免误动作。
第二实施例
以下借助图3描述第二实施例，该框图示出了用于本实施例的Sync信号检测电路。与描述现有技术的图8中显示的部分用同一标号表示。
在图3中，下列单元与图8中的相似，因此不再赘述。
第二实施例包括优先权输出装置。优先权输出装置包括下列单元：(a)与模式检验部分2耦合的第二一致性计数器23；(b)第二Sync计数器26；以及(c)用于来自一致性检测计数器3的输出信号“d”和来自第二一致性检测计数器23的输出信号“h”。
当接收来自第二Sync计数器26的时序信号“g”时，假定来自模式检验部分2的输出信号“b”处于高电平，则第二一致性检测计数器23逐个计数。当计数值达到“3”时，即使输出信号“b”处于高电平，计数器23不再计数并且保持“3”。当输出信号“b”处于低电平时，计数器23清零。
当非一致性计数器4提供作为“0”的输出信号“e”并且Sync检测判定部分5提供表示Sync检测状态的高电平的输出信号“f”时，第二Sync计数器26在信号“f”变为高电平时开始计数。计数器26在段周期(=832个符号)之后每次输出4个符号周期的高电平时序信号“g”。当来自计数器3的输出信号“e”取“0”以外的数字[例如“1”、“2”、“3”]时，第二Sync计数器26当接收到来自模式检验部分2的每个输出信号“b”便响应信号“b”的上升沿而开始计数，并且计数器26在段周期(=832个符号)之后每次输出4个符号周期的高电平时序信号“g”。而且当来自计数器4的输出信号“e”取“0”以外的数值时，即使在一个段周期(=832个符号)之前接收到来自模式检验部分2的输出信号“b”，第二Sync计数器26也不输出时序信号“g”。
用于计数器23的输出信号“h”和计数器3的输出信号“d”的或门被提供给Sync检测判定部分5。其它的单元与图8所示的现有计数相同，此处不再赘述。
以下借助图4的时序图描述第二实施例中所用Sync信号检测电路的操作。
在图4中，在数据切换之前(在时刻=t0)，Sync检测判定部分5输出表示Sync检测状态的高电平信号“f”。由于当信号“f”变为高电平(=Sync检测状态)时，在经过一个段周期(=832个符号)后，Sync计数器3保持向一致性检测计数器3和非一致性检测计数器4输出每次4个符号周期的高电平时序信号“c”。[参见图4中的(c)]。因此计数器3保持计数值“3”而计数器4为零[参见时刻=t0之前的(d)和(e)]。
如上所述，当计数器4取值为零而Sync检测判定部分5输出表示Sync检测状态的高电平信号“f”时，在经过一个段周期(=832个符号)后信号“f”变为高电平的基础上，Sync计数器26保持向第二一致性检测计数器23输出每次4个符号周期的高电平时序信号“g”。计数器23保持计数值“3”。[参见图4(h)中时刻=t0之前的(h)]。
此时当输入信号被接收机开关在时刻=t0时交换至另一输入信号时，由于两个输入信号的相位很少一致而是常常不一致，所以来自模式检验部分2的信号“b”的输出周期变得长于或短于一个段周期(=832个符号)。当Sync计数器6提供时序信号“c”(在时刻=t0)时，来自模式检验部分2的输出信号“b”保持低电平[参见图4中的(b)]。因此一致性计数器3复位而非一致性计数器4计数“1”。在时刻t1和t2，当计数器3和4在时刻=t0之后接收时序信号“c”时，来自模式检验计数器2的输出信号“b”处于低电平。非一致性计数器4逐个计数并且即使在计数器进一步计数时也保持计数值“3”[参见图4中的(f)]。
Sync检测判定部分5仅仅在来自计数器4的输出信号“e”为“3”(时刻=t2)而来自计数器3的输出信号“d”为零时才输出表示Sync非检测状态的低电平信号“f”。[参见图4中的(f)]。
另一方面，计数器26一当接收到来自模式检验部分2的每个输出信号“b”便响应信号“b”的上升沿开始计数，并且在经过一个段周期(=832个符号)之后，当来自计数器4的输出信号“e”取零以外的数值时[在本实施例中计数值为“1”]，向第二一致性检测计数器23每次输出4个符号周期的高电平信号“g”。
例如，由于在时刻=t0时计数器4的计数值“e”为“1”，所以第二Sync计数器26从时刻=t0’产生的输出信号“b”上升沿开始计数，并且时序信号“g”在经过一个段周期(=832个符号)之后(时刻=t1’)产生时序信号“g”。[参见图4中的(g)]
当从计数器26接收时序信号“g”时(时刻=t0)，假定来自模式检验计数器2的输出信号“b”处于低电平，则第二一致性计数器的计数值清零。当接收下一时序信号“g”时(时刻=t1’)，假定输出信号处于高电平，则计数器23的计数值“h”上升为“1”。此后，计数器23逐个计数(时刻=t2’,t3)并且当计数值达到“3”时，即使输出信号“b”处于高电平(时刻=t4,t5)计数器也不再计数并且保持为“3”[参见图4中的(h)]。
当计数器23的计数值达到“3”时(时刻=t3)，计数器3的计数值(d)为“1”并且计数器4的计数值为“0”。但是由于计数器23的计数值“3”和计数器4的计数值“0”经或门输入部分5，所以Sync检测判定部分5输出表示Sync检测状态的高电平信号“f”[参见图4中的(f)]。
这样，按照本发明Sync信号检测电路的第二实施例在段Sync信号给出4次后恢复为Sync检测状态[如图4所示的时刻=t0’,t1’,t2’和3’]，从而缩短检测Sync信号的时间，而普通电路自从当输入信号切换直到来自Sync检测判定部分5的输出再次如图8所示表示Sync检测状态，需要6次Sync信号的输入。
以下的保护功能在图3所示的Sync信号检测电路中仍然确保并且在第二实施例中得到采用：由于噪声或数据缺乏引起的Sync信号丢失造成的误功能，或者在数据区域突然出现与Sync信号模式相同的模式引起的误功能。以下借助图5和6的时序图描述。
图5示出了电路处于Sync检测状态的情形(即一致性检测计数器3的计数值表示“3”并且非一致性计数器4的计数值为“0”，并且Sync检测判定部分5输出高电平信号“f”)，并且由于噪声之类的干扰，包含在输入信号“a”中的Sync信号模式被暂时失真。
此时(=td1)，模式检验部分2不会输出表示Sync检测状态的高电平的4个符号周期的脉冲，并且输出信号“b”保持低电平。在这种情况下，当Sync计数器6输出时序信号“c”时，计数器3清零而计数器3表示“1”。而且当第二Sync计数器26输出时序信号“g”时，由于来自模式检验部分2的输出信号“b”保持低电平，所以第二一致性检测计数器26清零。
但是诸如噪声等的干扰突然发生并且不再延续。因此，如果下一时序之后(=td2)接收的Sync信号是正常的，则模式检验部分2输出表示Sync检测状态的高电平脉冲(=4个符号周期)。因此在时刻=td2之后，计数器从“1”开始逐个计数而计数器4清零[参见图5中的(d)和(e)]。
当来自计数器4的输出“e”在时刻=td1为“1”时，模式检验部分2不会输出“b”，因此第二Sync计数器26在时刻=td2处不提供时序信号“g”。来自第二一致性检测计数器23的输出信号“h”保持为零。在时刻=td3之后，第二Sync计数器26在经过一个段周期之后输出时序信号“g”，从而使得计数器23逐个计数。
因此图3所示本发明的Sync信号检测电路可以防止误功能，即如果Sync信号由于噪声等暂时失真，则电路不会立即变为Sync非检测状态(=低电平)而是保持表示Sync检测状态的高电平，因此防止了误功能。
图6示出了与图4相似的情形，例如信号在时刻=te1时切换，并且在时刻=te3之后当Sync检测判定部分5准备输出表示Sync非检测状态的低电平信号(来自一致性检测计数器3的输出信号“d”为零而来自非一致性检测计数器4的输出信号“e”为“3”)时，进一步在时刻=te3之后，在数据区域内偶尔出现与Sync信号相同的模式。
此时(=te3)，模式检验部分2输出表示模式一致的高电平信号“b”，随后Sync计数器6在经过一个段周期(=832个符号)之后(时刻=te5)输出时序信号“c”以响应信号“b”。与此同时，来自模式检验部分2的输出信号在te3与te5之间(时刻=te4)送入Sync计数器6，但是Sync计数器6如上所述忽略该信号“b”。
当时序信号“c”在te5由Sync计数器6提供时，由于模式检验部分2输出低电平信号“b”，计数器3表示“0”而计数器4表示“4”。
第二Sync计数器26在一个段周期之后每次给出来自模式检验部分2的输出信号“b”时输出时序信号“g”，除了来自计数器4的输出信号“e”为“0”以外(例如图6中的时刻=te1’,te4,te6,te7……)。与此同时，输出信号“b”(数据区域内的输出信号并且具有与Sync信号相同的模式)在时刻=te3(te1’与te4之间）被送入第二Sync计数器26。如上所述，第二Sync计数器26忽略该输出信号“b”。
因此，当在数据区域突然出现与Sync信号相同的模式时，电路不会转为Sync检测状态而是继续输出表示Sync非检测状态的低电平信号。因此防止了误功能。
工业应用性
在诸如数字电视广播之类的数字信号传输中，本发明表明，Sync信号可以在比普通电路更短的周期内检测，并且无需向电路给出表示信号被切换的指示信号。因此本发明的电路可以在较短的周期内自动检测Sync信号，这有利于在数字信号传输中的应用。本发明还保留了防止误功能的防止功能。即，当包含在传输信号中的Sync信号由于噪声或数据缺乏而丢失或者在数据区域内突然出现与Sync信号相同的模式时，电路错误地检测到Sync信号。