模拟开关 发明技术领域
本发明涉及一种模拟开关，而且特别涉及一种集成电路中的包含至少一个双极晶体管的模拟开关。本发明还涉及包含上述晶体管的集成电路。发明背景
EP-0615287描述了一种集成的双极晶体管。一般而言，这种器件是由半导体材料区域组成，其中传导是通过负(N)和正(P)传导型的粒子的移动来产生的。在NPN的双极晶体管情况下，会形成N型材料的集电极盆(或井)。在集电极盆内部所形成的是更重掺杂(N+)的、N型材料的集电极连接区，P型材料的基极区也是如此。而N+型材料的发射极区则是在基极区内形成的。
为了提供位于这种器件和集成电路里其他器件之间的电绝缘，整个器件需要被一层绝缘材料、比如二氧化硅环绕起来。但是这种结构的不足之处在于，甚至在这个器件接通时，从集电极到发射极也有潜在的有效最小压降。这就是所谓的饱和电压，而且一般是100-200mV地数量级，这比导电的CMOS器件两端的相应电压降高得多。
当一个双极晶体管饱和时，该晶体管的开关速度变得较慢。
因而EP-0615287描述了一种试图允许从饱和状态快速恢复的器件。特别是，该文献公开了在N型集电极井的表面上定位与地电势相连的P型半导体材料区域。发明概述
本发明涉及一种与上述器件相同的通用型器件结构，但是其中的饱和电压被设法减小。更为特别的是，本发明一方面提供了一种由绝缘氧化物形成的集成NPN双极晶体管，其中电流流动的正常方向是从发射极到集电极。本发明另一方面提供了一种由绝缘氧化物形成的集成PNP双极晶体管，其中电流流动的正常方向是从集电极到发射极。
在每种情况下，它们的方向都与电流的常规方向相反。附图简述
图1示出了本发明的晶体管器件的示意图。
图2示出了表明本发明器件工作原理的电路图。
图3示出了按照本发明第二方面的模拟开关。
图4示出了按照本发明第二方面的又一模拟开关。
图5是图4电路的输入和输出信号的时间关系曲线。优选实施方案详述
图1是集成电路的一部分的示意图，包括一个NPN晶体管2和一个PNP晶体管4。
在NPN晶体管2的情况下，有一个N-型半导体材料的集电极井(或盆)6，而且N+型材料的集电极连接区8在其中形成。在集电极井里还形成了P型半导体材料的基极区10，它包围着N+型半导体材料的发射极区12。集电极连接端14、基极端16和发射极端18分别形成于集电极连接区8、基极区10和发射极区12的上表面。
NPN器件2是在基片20上形成的，不过完全的电气隔离是由形成于基片20上表面的绝缘氧化硅层22获得的。所述NPN器件2通过从该器件的上表面向下延伸到水平层22的氧化物槽24、26而与其它器件进一步电气隔离。这些环绕该器件的槽使得盆6相对于周围器件具有完全的欧姆隔离性。
在PNP器件4的情况下，有一个P-型半导体材料28的集电极井，而且P+型材料的集电极连接区30在其中形成。在集电极井28里还形成了N型半导体材料的基极区32，它包围着P+型半导体材料的发射极区34。集电极连接端36、基极端38和发射极端40分别形成于集电极连接区30、基极区32和发射极区34的上表面。
PNP器件4通过氧化硅绝缘层22与基片20完全电隔离，并通过从该器件的上表面向下延伸到水平层22的氧化物槽26、42而与其它器件进一步电隔离。这些槽环绕着该器件，使得盆28相对于周围器件具有完全的欧姆隔离性。
根据本发明，这些器件在集成电路工作期间是作反向连接的。也就是说，在NPN晶体管2的情况下，发射极12具有比相应集电连接区8高的电压。在PNP晶体管30的情况下，集电极区20具有比发射极34高的电压。这样的作用便降低了所述器件的饱和电压，这在下文还将详细讲述。
但是，这也因此成为了该器件的一种基本特性，使得其变成一种集电极井与周围器件完全欧姆隔离的绝缘器件，而不是一种更一般的用PN结隔离的结点隔离器件。所述欧姆隔离可以由氧化物层或者别的合适材料来提供。这种要求的原因是，当所述集电极盆相对于基片是常规的反向传导型时，而且由于当使用具有两种传导型集电极井的器件时会不可避免地偶尔出现这种情形，所以可能会形成一种寄生的器件。也即，在如图1中所示的通用型形式的、形成于P型基片上的NPN晶体管情况下，集电极井是N型材料，基极区是P型材料，而发射极区是N型材料。但是，如果发射极区具有高于集电极连接区的电压，则可形成一种寄生PNP晶体管，它具有作为发射极的P型基极区、作为基极区的N型集电极井和作为集电极连接区的P型基片。这种寄生PNP晶体管将允许大的非理想电流从该NPN晶体管的基极流入基片。
然而，水平隔离层22和隔离槽的使用将意味着在图1所示的器件情形下不能形成这样的寄生器件。
为了方便这种方式的反向连接，在此反方向中的晶体管必须具有相对较高的电流增益β。如图1所示那样，这可以通过形成具有位于基极区10、32之下的嵌入层的集电极连接端14、30来获得。为了使β最大化，嵌入层和各自的基极区之间的外延层44、46应该尽可能地薄。不过，如果外延层足够薄，则既便没有嵌入层也能获得反方向中的电流增益、或者说“反向β”的满意较高值。
图2描述了在这种结构下的NPN晶体管的使用。特别地，该晶体管52的集电极端与地相连，而且它的基极输入54保持着相对于地为正的电压。参考电压V1通过第一电阻56和第二电阻58相连，而且该晶体管52的发射端连到电阻56、58之间的节点60。于是，晶体管52在如下意义上被反向偏置，即虽然晶体管的集电极端的电压通常都高于发射极，可在这种情况下发射极端的电压高于集电极。但是，在晶体管常规偏置下，从集电极到发射极的电压降将典型的处于100-200mV的范围，而在晶体管接通的情况下，利用如图2所示的晶体管反向偏置，该电压典型地小于30mV。
如图1所示的反向连接器件因此被应用于开关电压参考电路中，它可以根据需要采用NPN晶体管或者PNP晶体管。
图3所示的是一种双向开关，它使用了两个反极性的器件，例如采用如图1所示的NPN晶体管和PNP晶体管。图2所示的电路仅仅在电压V1是正的时候工作。然而，图3所示的是一种当信号在参考电压的正向和反向摆动时也能使用的一种电路。图3所示的电路具有一个NPN晶体管72和一个PNP晶体管74，它们在具有信号电压V2的输入端和具有参考电压V3的参考端之间并联连接。当V2高于V3时，电流流经NPN器件72，反之，V3高于V2时，电流流经PNP器件74。
适用于这种原理的电路更详细的框图如图4所示，其中输入端电压VIN被施加给输入端82，它通过第一电阻84、第二电阻86和第三电阻88与参考电压VREF90相连。
NPN晶体管92被反向连接在电阻88两端。也即，它的集电极端连到电阻88和参考电压源90之间的节点94上，而它的发射极则连到电阻86、88之间的节点96。PNP晶体管98也反向连接在电阻88两端。即，它的发射极连到节点96，而它的集电极连到节点94。
输出信号VOUT被提供在输出节点100上。在适当的连接下，晶体管92、98能如图1所示的那样。于是，在图4中标为晶体管92、98的集电极端是位于集电极井中的接线端。不过，因为这些晶体管是反向连接的，所以电流流动的正常方向是反向的。即，在NPN晶体管92的情况下，电流流动的方向是从发射极到集电极，而且在PNP晶体管98的情况下，电流流动的方向是从集电极到发射极。
在低差动的集电极-发射极电压下，电流流向是发射极→集电极的器件的电阻比电流流向是集电极→发射极的要低得多，所以这是最优的电流流动方向，而且因此降低了经过器件的饱和电压。
在允许输入信号为参考电压的正负两个方向的器件中，图4所示的电路利用了反向连接的晶体管的低饱和电压。
于是，正如图5所示的那样，当VIN在VREF的正方向时，电流从发射极到集电极流过NPN晶体管92，而输出端100的输出电压VOUT由下式给出：VOUT=VREF+(VIN-VREF)×R2(R1+R2)+Vec_sat]]>
其中R1和R2分别是电阻84、86的电阻值，而Vec_sat是晶体管92在从发射极到集电极方向上的饱和电压。
在输入电压VIN在VOUT的负方向时，电流反方向流动，也即在PNP晶体管98中从集电极到发射极，而且由下式给出输出电压VOUT：VOUT=VREF+(VIN-VREF)×R2(R1+R2)-Vec_sat]]>
其中Vec_sat是晶体管98在从发射极到集电极方向上的饱和电压。
不过，在这种情况下，等式右边的第二项将是负的，而且VOUT将在VREF的负方向上。
图5示出了VOUT跟随VIN的情况，而且不考虑是在VREF的正方向还是负方向。
当开关关闭的时候，电流也流经阻值为R3的电阻88，而且输出电压由下式给出：VOUT=VREF+(VIN-VREF)×(R2+R3)(R1+R2+R3)]]>
因为在从发射极到集电极方向上的晶体管饱和电压Vec_sat比从集电极到发射极方向上的饱和电压小得多，所以输出电压比没有采用反向连接器件的开关精确得多。
由此揭示了一种在器件反向连接时可以有利地得到低饱和电压的集成晶体管，和一种能够利用该特性提供输出电压的开关器件，其中该输出电压跟随着在参考电压的正负方向上摆动的输入电压。