超小型电容器阵列 本发明一般涉及安装在较大电路板上的小型电子器件。本发明尤其涉及在各种应用中所使用的超小型电容器阵列。
一段时间以来，常规工业的小型化趋势推动了各种电子器件的设计。在这方面存在着对具有特殊操作性能的日益小型化的电子器件的需求。例如，某些应用将需要很小的电容器阵列，其中的每个单个电容器具有较大的电容值。
在提供三个均至少具有560皮法电容量的电容器阵列的同时，希望器件的规定外形尺寸的长度和宽度分别不大于0.50密耳和0.55密耳。在这样小的元件上提供具有设计电容值的多个电容器是十分困难的。另外，还必需设置足够的用于器件与外部电路连接的端接结构。
本发明分析了已有技术结构中的不足，并提出一个新的电子器件。
本发明的又一个目的是提供一个超小尺寸地新的电容器阵列。
本发明的再一个目的是提供一个新的电容器阵列，其中每个单个电容器分别具有大的电容值。
本发明的另一个目的是提供一个新的薄膜电容器件。
本发明的又一个目的是提供一个制作薄膜电容器阵列的方法。
这些目的中的一些可通过倒置安装到预定表面的小型电容器件而实现。该器件包括诸如硅、玻璃或AL2O3的基底。第一导电层设置在基底上。第一导电层至少限定一个第一电容器板和邻接它的第一端接结构。另外，介电层设置在第一电容器板上。第二导电层至少限定一个第二电容器板和邻接它的第二端接结构。第二电容器板设置在与第一电容器板相对的介电层上。通常还需要提供覆盖在基底上各层的封装材料。封装材料使第一和第二端接结构露出。
介电材料的介电常数至少应当为100。通常，介电常数可大于500，而1100的介电常数用于某些典型的实施例中。介电材料可包括诸如PZT材料的铅基(lead-based)介电材料。这种介电材料的厚度可不大于约1.0μm。
第一导电层可至少包括三个第一电容器板。在这种情况下，第二导电层至少分别包括三个与第一电容器板相对的第二电容器板。第二导电层还可限定邻接各第二电容器板的相应的第二端接结构。
本发明的其它目的通过在单个封装中设置具有多个电容器件的小型电容器阵列而实现。该器件包括其上设有第一导电层的基底。第一导电层限定多个第一电容器板。多个第一电容器板上设置介电层，第二导电层限定多个设置在介电层上并与相应的第一电容器板相对的第二电容器板。第二导电层还限定与各第二电容器板邻接的相应端接结构。通常应在基底上的层上设置封装材料。该封装材料使端接结构露出。
第一导电层可至少包括三个第一电容器板。第二导电层可至少包括三个分别与第一电容器板相对的第二电容器板。
在某些示例性实施例中，基底顶面具有不大于约2750平方密耳的面积。每个电容器件可方便地设置在相应端接结构对之间。电容器件可具有较大的电容值。
第一导电层可以是连续的导电层，其中多个电容器板包括它们的集成部分。第一导电层可将普通的端接结构限定为它们的附加集成部分。
本发明进一步的目的是通过具有至少一个设置在基底上的薄膜电容器的电子器件实现的。该电子器件的电容器的电容量约等于或大于14纳法/密耳2。
在某些示例性实施例中，薄膜电容器设置在用于连接电子器件与外部电路的端接结构之间。电容器可具有厚度不大于约1.0μm的介电层。例如，介电层的厚度可约为0.8-1.0μm。PZT介电材料可利用溶胶-凝胶法施加。
本发明的其它目的可通过制作薄膜电容器阵列的方法来实现。作为开始的步骤，该方法包括提供基本上平整的基底。第一导电层施加到基底上而构成、以限定多个第一电容器板。而后，施加介电层以覆盖第一导电层的第一电容器板。接着，施加第二导电层以限定与相应的第一电容器板相对的多个第二电容器板。还可在基底的各层上施加封装材料。
通过下文对本发明元件的组合和变形、以及其制作方法的的更具体的说明，本发明的其它目的、特点和内容将更为清楚。
通过下文结合附图对说明书中实例的详细说明，整个本发明及其最佳实施例对于本领域的技术人员将变得更加清楚，其中：
图1是安装到印刷电路板上的本发明超小型电容器阵列的侧视图；
图2是沿图1中线2-2所作的超小型电容器阵列的平面图；
图3是图2电容器阵列的电路示意图；
图4是沿图2中线4-4所作的剖视图；
图5是沿图2中线5-5所作的剖视图；
图6是沿图2中线6-6所作的剖视图；
图7A-7E表示图2所示的电容器阵列的连续制作步骤；
图8A-8D表示第一变形电容器阵列的连续制作步骤；
图9A-9D表示第二变形电容器阵列的连续制作步骤；
图10是图9A-9D所示电容器阵列的电路示意图。
说明书和附图中重复使用的标号表示本发明中相同或类似的特征或元件。
本领域的技术人员都明白，这里所作的讨论只是对示例性实施例的说明，它并不将本发明的较宽的范围限定在具体的实施例结构之中。
图1表示一个表面安装在印刷电路板12的本发明的小型电容器件10。如图所示，器件10被倒置，以便其“顶部”的端接结构电连接到电路板12的电路轨迹。这个电连接一般由焊接凸起14提供，焊接凸起也用于将器件10保持在其电路板的物理位置上。
参看图2，图示实施例中的电容器件10构成一个具有多个单个电容器的集成阵列。具体地，器件10具有三个单个电容器16a、16b、和16c。每个电容器的一个板电连接到第一电极的相关终端18a、18b、和18c。每个电容器的第二板电连接到公共接地端20。由所述结构形成的等效电路在图3中示意地绘出。
在这种结构中，电容器16a、16b、和16c形成由预定介质分开的具有相对的电容器板对的薄膜电容器。这个优选实施例使用高K介质、以实现小封装中的较大电容值。例如，通常需使用介电常数约100或更大的介电材料。通常，优选使用介电常数大于大约500的介电材料，在某些示例性实施例中使用介电常数约1100的介电材料。
某些铅基介质，例如Pb(Zr,Ti)O3(称为PZT)适用于这一目的。PZT可掺杂Nb而制成PNZT材料。PZT介质各方面的情况公开在李氏的US5,625,529中，该专利在此引作参考。
每个相对电容板的上电容板22a、22b、和22c由形成在介质之上的相应导电图案构成。每个相对电容板的下电容板由位于介质之下的导电层24构成。具体地，位于每个上电容板22a、22b、和22c下面的导电层24的部分形成相应的下电容板。
可以看出，终端18a、18b、和18c构成相应上电容板22a、22b、和22c的整体伸出部。另一方面，导电层24整体地伸展到地终端20。在这样设置的结构中，终端在接近器件10的角部远远的分离开。这种分离可减小器件10安装到板12时可能发生的短路。另外，电容器本身邻接终端结构定位、而不是与它重合。这减小了器件安装期间给薄膜介质带来其它损害的应力。
尽管器件10通常具有多个较大电容量的电容器，但器件10的尺寸一般都很小。例如，器件10的长度一般小于55密耳。在一个示例性实施例中，器件10的每一侧只有40密耳。
结合图4-6可很方便的说明器件10的各层。下导电层24位于诸如硅、玻璃或AL2O3的适宜的基底26的顶表面上。具体地，在使用PZT介质的时，导电层24可以由高导电金属的金属层28和适于收集介质中氧气空穴的氧化物材料层30构成。可用于这一目的的一个适宜的氧化物材料是镧锶钴氧化物(LSCO)。
介电层32至少位于下导电层24之上的设置有上电容器板22a、22b、和22c的区域。如上所述，终端18a、18b、和18c形成上电容器板的整体伸出部。以相同方式构成上电容器板和它们的相关终端的导电层34可选择性地设置在接地终端20处的下导电层24上。
设置在基底26上的各层可用适当的封装进行保护。在本优选实施例中，封装可包括SiN等的主钝化层36。还可设置适宜聚合材料的次钝化层38。一个可用于这一目的的聚合物是苯并环丁烯(BCB)。BCB作为主钝化层的聚合物涂层的使用公开在A.J.G.Strandiord等人的“用于应力缓冲和钝化应用的感光苯并环丁烯(一个掩膜的制作处理)”(1997，电子器件和技术学会)，该文在此引作参考。如所示出的，形成的封装使器件10的各个终端露出。
图7A-7E表示制作器件10所用的步骤。先参看图7A，其中示出施加任何层之前的基底26。显然，器件10的长度和宽度基本被基底26的大小所限定。接下来，如图7B所示，下导电层24施加到基底26的顶表面。在示例性实施例中，下导电层24可以是已根据常规处理技术成形的铂金属涂层。
图7C表示覆盖在下导电层24的选择部分上的介电层32。如上所述，介电层32优选具有较大介电常数的铅基介质。根据优选工艺，使用溶胶-凝胶涂覆法施加该介质、并根据需要成形。
施加较厚涂层循环数的溶胶-凝胶法特别适合以较少涂料实现给定的涂层厚度。例如，可用1,3-丙二醇基PZT溶液合成物施加每一旋转成型循环具有0.4-0.5μm厚度的PZT薄膜。因此，要达到所需的0.8-1.0μm的厚度只需两个涂层。这是与每个涂层循环只可达到0.1μm厚度的许多常规溶胶-凝胶技术相比的。这里有关可用的溶胶-凝胶涂层处理的具体说明由Liu等人的“利用二醇基化学溶液法的铅钙钛矿的厚层沉积”(综合铁电体，1997，18期，263-274页)给出，该文在此引作参考。
参看图7D，图案化的第二导电层提供终端18a、18b和18c以及上电容器板22a、22b、和22c。如上所述，导电层34也可优选地直接与下导电层24接触。用例如溅射的典型处理技术施加的Cr/Ni加Ag、Pd层适用于这个第二导电层。
而后对形成在基底26上的各层进行封装，如图7E所示。利用诸如蚀刻对封装材料图案化、以露出终端结构。
在本发明的器件中使用具有高介电常数的介电材料、可在小的板面积上(X乘以Y)得到大的电容量。实际上，本发明的示例性实施例具有14纳法/密耳2或更大的电容量。例如，器件10的每个电容器可具有175密耳2或更小的板面积。在一个示例性实施例中，每个电容器可只具有100密耳2的板面积(X乘以Y)、同时具有560皮法或更大的电容量。
图8A-8D示出本发明变型的三电容器阵列的制造步骤。为简单起见，将不详述这个器件的制作步骤。与器件10中的步骤或元件相似的步骤或元件用增大100的参考标号表示。
另一变形的制作方法示于图9A-9B中。类似地，与器件10中的步骤或元件相似的步骤或元件用增大200的参考标号表示。在这个实施例中，任何第四个终端均可用作其它三个终端的公共终端。这一结构示于图10中。
可以看出，本发明提供了一种集成的电容器阵列，该电容器阵列同时具有阵列面积小、而每个电容器的电容量较大的优点。
上述的优选实施例利用集成电路制作技术将铁电材料集成在表面安装的电子器件中。本领域的技术人员都清楚，在不脱离本发明的前提下可以作出变化和改进。另外，不同实施例的各结构可以整体或部分地进行替换。此外，本领域中的普通技术人员都明白，以上所述仅是一种示例性的说明、它并不构成所附的权利要求书中对本发明所作的限定。