带有混合结构电荷捕获层的闪存器件及其制造方法.pdf

揭露了一种包括一混合结构电荷捕获层的闪存器件及其相关制造方法。所述电荷捕获层包括至少一个混合捕获层，混合捕获层包括一由具有第一带隙能量的第一材料制成的第一捕获层，以及多个彼此分离的纳米点，每个纳米点至少部分的被所述第一捕获层包围，所述多个纳米点由具有第二带隙能量的第二材料形成，第二带隙能量低于所述第一带隙能量。

1.  一种闪存器件，包括：
隧道绝缘层，形成于一半导体基板上；
电荷捕获层，形成于所述隧道绝缘层上；
阻塞绝缘层，形成于所述电荷捕获层上；以及
控制栅极，形成于所述阻塞绝缘层上；
其中，所述电荷捕获层包括：
至少一个混合捕获层，其包括一个由具有第一带隙能量的第一材料形成的第一捕获层，以及
多个彼此分离的纳米点，其中至少一部分被所述第一捕获层环绕，其中所述多个纳米点由具有第二带隙能量的材料形成，第二带隙能量小于第一带隙能量。

2.  如权利要求1所述的闪存器件，其中所述至少一个混合捕获层接触隧道绝缘层；以及
所述第一混合捕获层中的所述纳米点完全被所述第一材料和所述隧道绝缘层包围。

3.  如权利要求1所述的闪存器件，其中所述至少一个混合捕获层包括与隧道绝缘层接触的第一混合捕获层以及形成于第一混合捕获层上的第二混合捕获层；
形成于所述第一混合捕获层上的所述的纳米点分别被所述的第一捕获层的第一材料以及通道层完全包围；以及
所述第二混合捕获层完全被所述第一捕获层的所述第一材料包围。

4.  如权利要求1所述的闪存器件，其中所述混合捕获层中的所述的多个纳米点排列在所述第一捕获层中的相同的水平平面内。

5.  如权利要求1所述的闪存器件，其中所述混合捕获层中的所述第一捕获层由Si₃N₄、HfSiO、HfAlO、富硅氮化物以及SiON中选择至少一种材料形成。

6.  如权利要求1所述的闪存器件，其中所述混合捕获层中的所述多个纳米点由半导体材料、金属或者金属合金形成。

7.  如权利要求6所述的闪存器件，其中所述混合捕获层中的所述多个纳米点由Si、Ge、SiGe、W、WN、TaN、Co以及Pt中选择至少一种材料形成。

8.  如权利要求6所述的闪存器件，其中所述多个纳米点中的每个包括一氮化表面。

9.  如权利要求1所述的闪存器件，其中所述电荷捕获层进一步包括一第二捕获层，且其至少覆盖所述混合捕获层的一部分，并且
所述第二捕获层由与第一捕获层相同的材料形成。

10.  如权利要求9所述的闪存器件，其中所述电荷捕获层包括第一混合捕获层及堆栈在所述第一混合捕获层之上的第二混合捕获层，并且
所述第二捕获层插入到所述第一混合捕获层以及所述第二混合捕获层之间。

11.  如权利要求1所述的闪存器件，其中进一步包括：
第三捕获层，插入到所述混合捕获层以及所述阻塞绝缘层之间，
其中所述第三捕获层由与所述第一捕获层相同的材料形成。

12.  如权利要求1所述的闪存器件，其中，进一步包括：
第四捕获层，插入到所述隧道绝缘层与所述混合捕获层之间，
其中所述第四捕获层由与所述第一捕获层相同的材料形成。

13.  如权利要求9所述的闪存器件，其中所述第一捕获层由Si₃N₄、HfSiO、HfAlO、富硅氮化物以及SiON中选择至少一种材料形成。

14.  如权利要求1所述的闪存器件，其中所述隧道绝缘层由SiO₂、SiON、HfO₂、HfSiO、ZrO₂中选择至少一种材料形成。

15.  如权利要求1所述的闪存器件，其中所述阻塞绝缘层由Al₂O₃、SiO₂、HfO₂、ZrO₂、LaO、LaAlO、LaHfO以及HfAlO中选择至少一种材料形成。

16.  如权利要求1所述的闪存器件，其中所述控制栅极由TaN、TiN、W、WN、HfN以及钨的硅化物中选择至少一种材料形成。

17.  一种制造闪存器件的方法，包括：
在一半导体基板上形成一隧道绝缘层；
在所述隧道绝缘层上形成电荷捕获层；
在所述电荷捕获层上形成阻塞绝缘层；
在所述阻塞绝缘层上形成一控制栅极；
其中形成电荷捕获层的步骤包括：在所述隧道绝缘层上形成至少一个混合捕获层，所述混合捕获层包括一由具有第一带隙能量的第一材料形成的第一捕获层；以及多个彼此分离的纳米点，其中每个所述纳米点至少一部分被所述第一捕获层环绕，其中所述多个纳米点由具有第二带隙能量的材料形成，第二带隙能量小于第一带隙能量。

18.  如权利要求17所述的方法，其中所述多个纳米点由半导体材料、金属或者金属合金形成。

19.  如权利要求18所述的方法，其中所述多个纳米点由Si、Ge、SiGe、W、WN、TaN、Co以及Pt中选择至少一种材料形成。

20.  如权利要求17所述的方法，其中形成电荷捕获层包括：
形成排列在所述隧道绝缘层上的相同的水平平面内的多个第一纳米点，以及
在所述第一纳米点上沉积所述第一材料以形成包围所述第一纳米点的第一捕获层。

21.  如权利要求20所述的方法，其中形成所述第一纳米点包括：
在所述隧道绝缘层上形成彼此分离的多个纳米点的种子；以及
生长所述纳米点的种子以在所述隧道绝缘层上形成彼此分离的所述第一纳米点。

22.  如权利要求21所述的方法，其中，在形成所述第一纳米点之后，进一步包括氮化所述纳米点的表面。

23.  如权利要求17所述的方法，其中至少一个混合捕获层包括接触所述隧道绝缘层的第一混合捕获层，形成所述电荷捕获层包括：
在隧道绝缘层上形成所述第一混合捕获层；以及
在所述第一混合捕获层上用所述第一材料形成所述第二捕获层。

24.  如权利要求17所述的方法，其中所述至少一个混合捕获层包括接触所述隧道绝缘薄膜的第一混合捕获层，并且在所述第一混合捕获层上形成第二混合捕获层，以及
所述第二混合捕获层接触所述第一混合捕获层的上表面。

25.  如权利要求17所述的方法，其中至少一个混合捕获层包括接触所述隧道绝缘层的第一混合捕获层，以及形成于所述第一混合捕获层上的第二混合捕获层，形成电荷捕获层包括：
形成所述第一混合捕获层；
在所述第一混合捕获层上用与形成所述第一捕获层的相同材料形成一第二捕获层；以及
在所述第二捕获层上形成所述第二混合捕获层。

26.  如权利要求25所述的方法，其中形成电荷捕获层进一步包括：
在所述第二混合捕获层上用与形成所述第一捕获层的相同材料形成第三捕获层。

27.  如权利要求17所述的方法，其中所述混合捕获层中的所述第一捕获层由Si₃N₄、HfSiO、HfAlO、富硅氮化物以及SiON中选择至少一种材料形成。

28.  如权利要求17所述的方法，其中所述隧道绝缘层由SiO₂、SiON、HfO₂、HfSiO和ZrO₂中选择至少一种材料形成。

29.  如权利要求17所述的方法，其中所述阻塞绝缘层由Al₂O₃、SiO₂、HfO₂、ZrO₂、LaO、LaAlO、LaHfO以及HfAlO中选择至少一种材料形成。

30.  如权利要求17所述的方法，其中所述控制栅极由TaN、TiN、W、WN、HfN以及钨的硅化物中选择至少一种材料形成。

带有混合结构电荷捕获层的闪存器件及其制造方法
技术领域
本发明涉及一种制造半导体存储器件的方法。更具体地，涉及一种包括带有存储电荷的捕获点的电荷捕获层的存储器件及其制造方法。
背景技术
结合了电荷捕获层的闪存是非易失性存储器的一种形式，其常用于多种主机器件和应用中，如移动通信系统、存储卡等。
传统的电荷捕获型闪存器件具有一个栅极堆栈结构，通过在半导体基板上顺序堆叠隧道绝缘层(tunneling insulating layer)、电荷捕获层(charge traplayer)、阻塞绝缘层(blocking insulating layer)以及栅极(gate electrode)构成。隧道绝缘层与在半导体基板上通过杂质区域形成的漏极和源极接触。电荷捕获层具有捕获和存储从隧道绝缘层通过的电荷的材料成分。阻塞绝缘层阻止电荷从电荷捕获层和栅极之间泄漏。
在传统的电荷捕获型闪存器件中，编程在一个所施加的电压的影响下随着电荷(例如，电子)通过隧道绝缘层并在电荷捕获层的捕获点被捕获而执行。在电荷捕获型闪存器件中，阈电压(Vth)随着在电荷捕获层被捕获的电荷的出现变化。因此，当电荷捕获层的电荷捕获密度提高时，电荷捕获型闪存器件执行的编程和擦写操作的质量提高了。不幸的是，提高传统的电荷捕获型闪存器件的电荷保持能力通常伴有其他方面性能的下降。
另一方面，随着电荷捕获层提供的电荷捕获密度下降，电荷捕获型闪存器件的编程和擦写操作的速度会下降。而，降低电荷捕获型闪存器件的电荷保持性能会提高其他性能。总之，在平衡在电荷捕获类型闪存器件制作中使用的电荷捕获材料的电荷保持特性的同时很难同时满足提高编程和擦写操作的效率。
正在进行的提高形成闪存器件的存储单元的综合集成密度以提高这些器件中每个单元区域内的数据存储能力的尝试使得上述困难更为加剧。例如，为了提高闪存器件的数据存储能力，尝试通过改善制备中使用的光刻处理来降低单个存储单元的整体大小。
尽管如此，减少组成非易失性存储单元的大小存在改变定义由存储单元形成的多种层和区域的属性的风险，例如，电荷捕获层，隧道绝缘层等。隧道绝缘层中的任何缺点都将使捕获的电荷逃逸。由于非易失性存储单元的整体大小减少了，组合隧道绝缘层的厚度也必然减少。层“变薄”增加了电荷从电荷捕获层丢失的可能性。上述情况在存储器件的有效期中很有可能存在，由于重复编程、写和删除操作将会使隧道绝缘层退化。这一众所周知的临时现象被称为应力诱导漏电流(stress induced leakage current，SILC)。
而且要说明的是，很多传统的闪存器件合并了硅-氧化物-氮化物-氧化物-硅(silicon-oxide-nitride-oxide-silicon，SONOS)型结构。尤其是，SONOS型结构中的氮化硅层作为电荷捕获层。这类闪存器件确保了相对大的存储器窗口，并已被证明了是一种有效的设计。尽管如此，对于这类在重复存储器件操作后的隧道绝缘层，由于应力诱导漏电流(SILC)导致的电荷丢失更为突出了。
发明内容
本发明的实施例提供了一种闪存器件，其提高了电荷存储能力，并且防止由于退化隧道绝缘层导致的电荷从组合的电荷捕获层丢失，而不论当前或新兴的以减少整体存储单元大小为特点的电荷捕获型闪存器件需要减少的厚度。
本发明的实施例还提供了一种制造闪存器件的方法，简单并容易形成具有防止电荷在前文所述的情况下从电荷捕获层丢失的结构的电荷捕获层。
在一个实施例中，本发明提供了一种闪存器件包括；一隧道绝缘层，形成于一半导体基板上，一电荷捕获层形成于所述隧道绝缘层上，一阻塞绝缘层形成于所述电荷捕获层上，以及一控制栅极形成于所述阻塞绝缘层上，其中所述电荷捕获层包括：至少一个混合捕获层，其包括由具有第一带隙能量的第一材料形成的第一捕获层，以及多个彼此分离的纳米点(nanodots)，每个纳米点至少部分地被所述第一捕获层环绕，其中所述多个纳米点由具有第二带隙能量的材料形成，第二带隙能量小于第一带隙能量。
在另一个实施例中，本发明提供了一种制造闪存器件的方法，包括：
在一半导体基板上形成一隧道绝缘层，在所述隧道绝缘层上形成一电荷捕获层；在所述电荷捕获层上形成一阻塞绝缘层，在所述阻塞绝缘层上形成一控制栅极，其中形成电荷捕获层的步骤包括：在所述隧道绝缘层上形成至少一个混合捕获层，所述混合捕获层包括一由具有第一带隙能量的第一材料形成的第一捕获层，以及多个彼此分离的纳米点，每个纳米点至少部分地被所述第一捕获层环绕，其中所述多个纳米点由具有第二带隙能量的材料形成，第二带隙能量小于第一带隙能量。
附图说明
参考附图描述本发明的实施例，其中：
图1是显示根据本发明的一个实施例的闪存器件的一部分的截面图；
图2A是进一步显示图1中的根据本发明一个实施例的闪存器件的电荷捕获层的示例结构的第II部分的放大的截面图；
图2B是根据本发明另一实施例的显示图1中的闪存器件的电荷捕获层的示例结构的截面图；
图2C是根据本发明的另一实施例的显示根据本发明的另一实施例说明了图1中的闪存器件的电荷捕获层的示例结构的截面图；
图3根据本发明的另一实施例，在概念上说明了图2A中的包括电荷捕获层的闪存器件中的栅堆栈结构的电势；
图4A到4H是显示制造根据本发明的一个实施例制造闪存器件的方法的截面图；
图5是根据本发明的实施例中的具有多元化结构的闪存器件的栅堆栈结构的热温贮藏特性(HTS)与传统的比较的示例进行比较的绘图；以及
图6是一个表格，说明了应用到根据本发明的实施例的闪存器件中的栅堆栈结构中的电荷捕获层的编程/擦除操作中，对HTS特性以及电场特性评估的结果。
具体实施方式
本发明的实施例将结合附图进行进一步的细节描述。本发明可以以很多不同形式实施，而不仅局限于实施例说明的诠释。更确切地说，这些实施例在此作为教益性范例。在全部附图中，放大不同层和区域的相对厚度以进行清楚地说明。在全部文字说明和附图中，相同的相关数字用于表示相同或类似的元件、层以及区域。
图1是显示根据本发明一个实施例的闪存器件100的一部分的截面图。
如图1所示，闪存器件100包括一栅堆栈结构110，其形成于一半导体基板102上。所述栅堆栈结构110包括一隧道绝缘层120，形成于半导体基板102上；电荷捕获层130，形成于所述隧道绝缘层120上；阻塞绝缘层160，形成于所述电荷捕获层130上；阻塞绝缘层160，形成于所述电荷捕获层130上；以及控制栅极170，形成于所述阻塞绝缘层160上。源极/漏极区域182和184在栅堆栈结构110的两侧形成于半导体基板102的表面中。
图2A是图1中第II部分的放大的截面图，其进一步显示了根据本发明的一个实施例的闪存器件的电荷捕获层130的示例结构。
如图2A所示，所述电荷捕获层130包括第一混合捕获层132以及第二混合捕获层134，顺序地形成于隧道绝缘层120上。第一混合捕获层132以及第二混合捕获层134分别包括第一捕获层142以及多个具有预定距离彼此分离的纳米点144，第一捕获层142在某些实施例中为薄膜状，由具有第一带隙能量的第一材料形成，且纳米点中至少一部分被所述第一捕获层142环绕。所述多个纳米点144由具有第二带隙能量的材料形成，第二带隙能量小于第一带隙能量。在此，上下文以及后文使用的“由......形成”是指特定的元件、层或区域制作材料的组成部分部分或全部地是一种或多种所指材料。例如，形成第一捕获层142的第一材料可以由Si₃N₄、HfSiO、HfAlO以及SiON中选择至少一种材料形成。此外，第一捕获层142可以是一富硅氮化物(SRN)薄膜，并且所述SRN薄膜表示在化学计量中Si/N原子比率高于Si₃N₄薄膜中的Si/N原子比率的层。
纳米点144可以由半导体材料或者金属或者金属合金形成。例如，纳米点1 44可以由半导体材料，如Si、Ge以及SiGe组成，或者由金属材料，如W、WN、TaN、Co以及Pt组成。
纳米点144可以具有氮化物表面146。然而，氮化物表面146不是必需的，并可以被省略。
纳米点144可以分别具有颗粒大小，范围从几纳米(nm)到几百纳米(nm)。
在图2A中的第一混合捕获层132的结构中，纳米点144完全被隧道绝缘层120以及第一捕获层142包围。同样，在第一混合捕获层134的结构中，纳米点144被第二混合捕获层134中形成第一捕获层142的第一材料完全包围。
纳米点144通常排列在第一混合捕获层132和第二混合捕获层134中的第一捕获层142的相同水平平面中。
如图1所示，隧道绝缘层120可由SiO₂、SiON、HfO₂、HfSiO和ZrO₂中选择至少一种或者这些材料的组合形成。阻塞绝缘层薄膜160可以由Al₂O₃、SiO₂、HfO₂、ZrO₂、LaO、LaAlO、LaHfO以及HfAlO中选择至少一种材料形成。控制栅极170可以由TaN、TiN、W、WN、HfN以及钨的硅化物中选择至少一种材料形成。
尽管图2A中图示的电荷捕获层130实例包括了两个混合捕获层(即，第一混合捕获层132以及第二混合捕获层134)，但是本发明并不限于这种具体的结构。更确切地说，任何包括一个或多个混合结构层的电荷捕获层130都落入本发明的范围内。同样，由与形成所述第一捕获层142相同的材料形成的混合捕获层可以被插入到各个混合捕获层中。此处，术语“相同”表示材料类型相同，而不必是两个材料区域精确到原子级的相同。
图2B是根据本发明一实施例的结合到闪存器件的电荷捕获层130A的示例结构的截面图。电荷捕获层130A是图2A中的电荷捕获层130的可能的替换。
图2B显示的结构与图2A中的电荷捕获层130类似，除了图2A的电荷捕获层130在第二混合捕获层134和阻塞绝缘层160之间插入了帽捕获层(capping trap layer)136。帽捕获层136可以由Si₃N₄、HfSiO、HfAlO、SRN以及SiON中选择至少一种材料形成。帽捕获层136可以由与形成所述第一捕获层142的材料相同的材料形成。
图2C是根据本发明的一实施例的结合在闪存器件中的电荷捕获层130B的示例结构的截面图。电荷捕获层130B是图2A中的电荷捕获层130以及图2B中的电荷捕获层130A的可行的替换。
图2C图示的结构与图2A中说明的实施例类似，除了图2A的电荷捕获层130中的第一混合捕获层132和第二混合捕获层134之间插入中间电荷捕获层138。中间电荷捕获层138可以由Si₃N₄、HfSiO、HfAlO、SRN以及SiON中选择至少一种材料形成。可选地，中间电荷捕获层138可以由与形成所述第一捕获层142的材料相同的材料形成。
虽然没有说明，但是在图2A中图示的电荷捕获层130可以进一步在第一混合捕获层132以及隧道绝缘层120之间包括有低下的捕获层(没有示出)。所述较弱的捕获层可以由Si₃N₄、HfSiO、HfAlO、SRN以及SiON中选择至少一种材料形成。可选地，所述较弱的捕获层可以由与形成所述第一捕获层142的材料相同的材料形成。
如果在第一混合捕获层132以及隧道绝缘层120之间没有形成低下的捕获层，如图2A、2B以及2C所示，第一混合捕获层132与隧道绝缘层120接触。并且，纳米点144完全被隧道绝缘层120以及第一混合捕获层132中的第一捕获层142包围。
图3根据本发明的另一实施例，其在概念上说明了图2A中的包括电荷捕获层130的闪存器件100中的栅堆栈结构的电势。
如图3所示，所述的纳米点144具有的带隙能量低于所述第一捕获层142，而且形成于邻近隧道绝缘层120处。因此，电荷在较低的捕获级别被捕获从而增加了电荷捕获能量。此外，电荷捕获层120中电荷捕获点数量的增加提高了闪存器件100的可靠性。尤其是，由硅(Si)形成的纳米点144具有比SiO₂层中的导带(conduction band)深约1-2eV，比Si₃N₄层中的导带深约1-2eV的捕获级。还有，电荷捕获层130中的电荷捕获通过所述纳米点144是不连续分布的。因此，即使隧道绝缘层120出现了缺陷(defect)，该缺陷(defect)也不会像传统器件类似缺陷的电荷丢失效果那样反作用于整个电荷捕获层130。
在图2A、2B以及2C中说明的典型的电荷捕获层130、130A以及130B中，纳米点144具有比所述第一捕获层142低的带隙能量(band gap energy)，因此，其表现为关于第一捕获层142的势阱。在电荷捕获层130中，由于相关的纳米点144的低导带(Ec)，电荷在较低的捕获水平被捕获，从而提高了器件的电荷保持特性。
现在对图2A中形成电荷捕获层130的各元件的某些功能面加以说明。
首先，第一混合捕获层132上的纳米点144由具有低于第一捕获层142的带隙能量的材料形成，从而提供了深的捕获级并提高了电荷保持特性。同样，通过提供纳米点144在电荷捕获层130中形成了势阱，所以，在编程后由热激发电荷泄漏到隧道绝缘层120引起的电荷丢失将被减少。
在第一混合捕获层132中的第一捕获层142将纳米点144彼此分开。因此，纳米点144在第一捕获层142中以相关的高密度被形成以提高电荷存储能力。
电荷捕获层130中的纳米点144的密度可以通过第二混合捕获层134中的纳米点144来提高。因此，第二混合捕获层134中的纳米点144提高了电荷捕获层130的电荷存储能力。
第二混合捕获层134中的第一捕获层142阻止了通过了阻塞绝缘层160的被第二混合捕获层134中的纳米点144捕获的电荷的丢失。同样，实施例中的阻塞绝缘层160由金属氧化物层如Al₂O₃形成，其由于在形成阻塞绝缘层160时形成了纳米点144的氧化物表面而阻止了纳米点144的电荷捕获特性的退化。
图4A到4H是相关的截面图，说明了制造本发明的一个实施例中的闪存器件的方法。
如图4A所示，隧道绝缘层120形成于一半导体基板102上。隧道绝缘薄膜120可以由SiO₂、SiON、HfO₂、HfSiO以及ZrO₂中选择至少一种材料形成，厚度大约为20-70
如图4B所示，纳米点的源气体145提供到隧道绝缘层120上以形成多个纳米点的种子143，纳米点的种子143在隧道绝缘层120上彼此分开。
例如，如果纳米点的种子143是由硅(Si)形成的，硅源气体需要在周围持续温度500-550℃下向隧道绝缘层120提供预定的大约1-2分钟。硅源气体可以从SiH₄、Si₂H₆以及SiH₂Cl₂中选择至少一种气体。例如，当形成纳米点的种子143时，需要建立持续的周围压强大约0.1-10托(torr)。
如图4C所示，当向具有纳米点的种子143的合成结构上提供纳米点源气体145时，纳米点的种子143增长了，因此，纳米点144彼此分离。例如，如果纳米点的种子143由硅形成，纳米点144将成为晶体硅点。
为了令纳米点144由晶体硅点组成，硅种子在压强0.1-10托、温度570-600℃下通过提供硅源气体15-20分钟到由硅种子形成的合成结构上使得硅种子增长。特别是，每个纳米点144具有颗粒大小WD，大约5nm。同样，纳米点144也可以形成为，相关的纳米点144之间保留近似的平均距离Wg大约5nm。
如图4D所示，纳米点144的表面是可以氮化的。通过这样，氮化表面146形成在纳米点144之上。纳米点144的氮化表面146防止在执行下列处理之前移动晶片时在纳米点的表面上形成不想要的自然的氧化层。此外，在氮化纳米点144的表面时，可能留在纳米点144之间的隧道绝缘层120的上表面上的硅剩余物被氮化，所以纳米点144可以保留彼此点的形状。
尽管如此，纳米点144表面的氮化在本发明的一些实施例中可以被省略。
如图4E所示，第一捕获层142包围了纳米点144，并且是薄膜状的，其形成于纳米点144形成其上的组合结构之上。
第一捕获层142可以由Si₃N₄、HfSiO、HfAlO、SRN以及SiON中选择至少一种材料形成。第一捕获层142可以以D1的厚度覆盖纳米点144，D1近似于形成于隧道绝缘层120之上的相关的纳米点144之间的距离WG。例如，为了形成第一捕获层142，必须执行低压化学气相沉积(LPCVD)或者原子层沉积(ALD)过程。
如图4F所示，形成于第一混合捕获层132之上的第二混合捕获层134使用了如图4B到图4E中描述的方法。
类似于第一混合捕获层132，第二混合捕获层134包括，带有氮化表面146的纳米点144以及包围纳米点144的第一捕获层142。在第二混合捕获层134中，第一捕获层142可以以D1的厚度覆盖纳米点144，D1近似于形成于第一混合捕获层132之上的相关的纳米点144之间的距离WG。
第一混合捕获层132和第二混合捕获层134形成了电荷捕获层130。在当前的实施例中，形成了如图2A所示的电荷捕获层130。如果形成图2B中所示的帽捕获层136或者图2C中所示的中间捕获层138，帽捕获层136和中间捕获层138可以分别通过LPCVD或ALD处理形成。
如图4G所示，阻塞绝缘层160形成于电荷捕获层130之上。阻塞绝缘层160可以是具有比氮化硅层更高的介电常数的高k薄膜。例如，阻塞绝缘层160可以是一个金属氧化层、一个金属氮化层或者是这些层的组合。阻塞绝缘层160可以具有大约40-300的厚度。
阻塞绝缘层160可以通过物理气相沉积(PVD)、原子层沉积(ALD)或者化学气相沉积(CVD)处理形成。阻塞绝缘层160可以由Al₂O₃、SiO₂、HfO₂、ZrO₂、LaO、LaAlO、LaHfO以及HfAlO中选择至少一种材料形成。
如图4H所示，一导电材料沉积到阻塞绝缘层160上以形成栅极170。控制栅极170可以由TaN、TiN、W、WN、HfN以及钨的硅化物中选择至少一种材料形成。
此后，控制栅极170、阻塞绝缘层160、电荷捕获层130以及隧道绝缘层120被顺序构图以形成图1所示的栅堆栈结构110。然后，在暴露在栅堆栈结构110两侧的半导体基板102的表面上注入杂质，然后热处理杂质以形成图1所示中的源极/漏极区域182和184。
图5是根据本发明的实施例中的具有多元化结构的闪存器件的栅堆栈结构的热温贮藏特性(HTS)与传统的比较的示例进行比较的绘图。
如图5所示，例1的电荷捕获层按如下方法获得。在SiO₂形成的隧道绝缘层上形成多个直径约5nm的硅纳米晶体(nanocrystal)(在图5中表示为“SiNC”)，硅纳米晶体之间距离约为5nm。然后，一Si₃N₄层(在图5中表示为“SiN”)通过LPCVD处理形成30的厚度以形成第一混合捕获层。在重复的在第一混合捕获层上形成多个直径5nm的硅纳米晶体之后，一Si₃N₄层通过ALD处理形成30的厚度以形成第二混合捕获层。
例2展示了一种类似于例1的情形，除了形成第一混合捕获层的Si₃N₄层的厚度为50
例3展示了类似于例1的形成电荷捕获层的情况。
例4是在形成了硅纳米晶体体Si NC之后，当形成第二混合捕获层时省略了形成Si₃N₄层的情形。
例5展示了类似于例2的形成电荷捕获层的情况。比较的例子展示了由70厚的Si₃N₄层形成的电荷捕获层。
在例1到例5以及比较的例子中，在电荷捕获层上形成了厚度为200的Al₂O₃层，然后在温度1050℃下退火大约2分钟以形成阻塞绝缘层，然后在其上形成约200的TaN层以形成栅极。在每种情况下，栅堆栈结构长和宽均为1μm。
为了获得图5的结果，分别计算栅堆栈结构在1200个周期操作前后的两种情况下电荷的丢失的ΔV。1200周期操作的情形是在测量前在200℃下进行焙烤2小时。
如图5中描述的，例1到例5具有一个用于含有本发明的实施例中的闪存器件的栅堆栈结构，薄膜状捕获层由Si₃N₄层形成，包括多个由硅纳米晶体体组成的纳米点的混合捕获层形成电荷捕获层，纳米点被捕获层包围并具有比Si₃N₄层低的带隙能量，从而极大地减少了电荷丢失。尤其是，实例1，2，3，5相对于实例4而言，由于在第二混合捕获层上形成了Si₃N₄层而不是省略了Si₃N₄层，电荷丢失被更有效的阻止。同样，如果例1和例3互相比较，连同例2和例5互相比较，当隧道绝缘层的厚度增大了，假设电荷捕获层也是同样的情况时，在提供热温度存储特性之前没有电荷丢失。此外，在例1到5中，电荷捕获层与比较的例子相比，可以在较低的操作电压下操作。
图6是一个表格，说明了应用到根据本发明的实施例的闪存器件中的栅堆栈结构中的电荷捕获层的编程/擦除操作中，对HTS特性以及电场特性评估的结果。
在图6中，实例6中的电荷捕获层与例1的类似，除了形成第一混合捕获层的Si₃N₄层的厚度为50，以及没有执行由硅组成的纳米点形成第二混合捕获层。
例7与例1类似，只是硅纳米点的形成被省略了，而且形成第一混合捕获层的Si₃N₄层的厚度为50
实例8与实例1类似，只是形成第一混合捕获层的Si₃N₄层的厚度为50
在实例6、7和8中，分别形成了40的SiO₂层作为隧道绝缘层。
实例9与实例8类似，除了形成隧道绝缘层的SiO₂层厚度为45
从图6的评估结果可知，当电荷捕获层中的两个混合捕获层如例8形成时，在编程/擦除操作中的HTS特性和电场特性特别好。同样，例9中的电荷捕获层与例8中的电荷捕获层的情况相同，当隧道绝缘层的厚度增加到45时，擦除操作中没有电荷丢失。
根据本发明的实施例的闪存器件包括一个混合捕获层做为电荷捕获层。混合捕获层可以包括由具有第一级的带隙能量的第一材料形成的薄膜状第一捕获层，以及彼此分离、之间有预定距离的多个纳米点，纳米点部分被第一捕获层包围并且由具有低于第一级的带隙能量的第二材料形成。从而，根据本发明的实施例，纳米点具有的带隙能量低于第一捕获层，在闪存器件中邻近隧道绝缘层被形成，所以电荷可以在低捕获级被捕获，从而提高电荷保留特性。同样，电荷捕获层中的电荷捕获点增加以提高闪存器件的可靠性。此外，电荷捕获层的电荷捕获密度提高了以增加电荷存储能力，可以更容易的构造多级单元。
虽然本发明参考具体实施例进行展示和描述，但本领域技术人员在不背离权利要求限定的本发明范围的情况下可以知晓各种形式和细节的变化。
相关专利申请的交叉参考
本申请要求2007年1月11日申请的韩国专利申请号10-2007-0003395的权益，其全部内容引用在此作为参考。