半导体器件.pdf

本发明的半导体器件，包括：由相对介电常数比SiO2小的低介电常数材料制成的绝缘膜；在上述绝缘膜中形成的布线槽；在上述布线槽的至少侧面上形成的、由SiO2或SiCO制成的第1阻挡膜；埋设在上述布线槽中的以Cu为主成分的Cu布线；和覆盖上述Cu布线的与上述布线槽的对置面，且由含有Si、O及规定的金属元素的化合物制成的第2阻挡膜。

1、  一种半导体器件，包括：
由相对介电常数比SiO₂小的低介电常数材料制成的绝缘膜；
在上述绝缘膜中形成的布线槽；
在上述布线槽的至少侧面上形成的、由SiO₂或SiCO制成的第1阻挡膜；
埋设在上述布线槽中的以Cu为主成分的Cu布线；和
覆盖上述Cu布线的与上述布线槽的对置面，由含有Si、O及规定的金属元素的化合物制成的第2阻挡膜。

2、  根据权利要求1所述的半导体器件，其特征在于，
上述规定的金属元素是Mn。

半导体器件
技术领域
本发明涉及一种具有以Cu(铜)为主成分的Cu布线的半导体器件。
背景技术
伴随半导体器件的高集成化，就要求布线的进一步微细化。为了抑制因布线微细化而导致的布线电阻的增大，作为布线材料，正在研发一种代替过去使用的Al(铝)、而适用导电性更高的Cu(铜)。
由于难于通过干法蚀刻等来进行Cu的微细构图，所以利用所谓镶嵌(damascene)法来形成Cu布线。在这种镶嵌法中，首先，在由SiO₂(氧化硅)制成的绝缘膜上形成对应规定的布线图形的微细的布线槽。以填满布线槽、覆盖绝缘膜的表面整个区域这样的厚度，形成Cu膜。此后，利用CMP(Chemical Mechanical Polishing：化学机械研磨)法，研磨Cu膜。直到全部去除Cu膜的布线槽以外的部分，露出布线槽外的绝缘膜的表面为止，持续此Cu膜的研磨。由此，仅在布线槽内残留Cu膜，获得埋设在布线槽内的Cu布线。
但是，与Al相比，Cu向绝缘膜的扩散性高。由此，在绝缘膜上直接形成Cu布线(Cu膜)时，Cu就会扩散到绝缘膜中，就会担心产生布线间的短路等。因此，在绝缘膜和Cu布线之间就需要用于防止Cu向绝缘膜扩散的阻挡膜。
作为形成此阻挡膜的方法，例如，提出有一种在Cu膜的形成之前，在形成了布线槽的绝缘膜上形成由Cu和Mn(锰)的合金制成的CuMn合金膜，通过在形成Cu膜后进行热处理，使合金膜中的Mn向与绝缘膜的交界面扩散、从而在此交界面处形成由Mn_xSi_yO_z(x、y、z：比零大的数)制成的阻挡膜的方法。
另一方面，随着布线的微细化，由于布线间距离变短，因此产生所谓的接近的布线间的电容量(布线间容量)变大的问题。通过使用相对介电常数小的、所谓Low-k材料(例如，SiOC、SiOF等)作为绝缘膜材料，就能够解决此问题。
但是，由于由Low-k材料制成的绝缘膜在其内部存在许多孔洞(孔隙)，所以膜密度小，因此在绝缘膜上形成CuMn合金膜时，就会产生所谓CuMn合金容易浸入绝缘膜中的其它问题。此外，在形成布线槽时，存在因孔洞的一部分曝露而在布线槽的内面形成有凹部的情形。并且，由于由Low-k材料制成的绝缘膜比由SiO₂制成的绝缘膜O(氧)浓度小，所以还存在所谓难于形成由MnxSiyOz制成的阻挡膜的问题。
为了解决这些问题，考虑加厚形成CuMn合金膜。但是，加厚CuMn合金膜的膜厚时，形成Mn_xSi_yO_z阻挡膜所需的Mn以上的多余的Mn就会扩散进Cu布线中，就会增加Cu布线的布线电阻。
发明内容
本发明的目的在于，提供一种在能够防止Cu从Cu布线向低介电常数材料(Low-k材料)绝缘膜中扩散的同时，还能够防止Cu布线的电阻的增大的半导体器件。
本发明的半导体器件，包括：由相对介电常数比SiO₂小的低介电常数材料制成的绝缘膜；在上述绝缘膜中形成的布线槽；在上述布线槽的至少侧面上形成的、由SiO₂或SiCO制成的第1阻挡膜；埋设在上述布线槽中的以Cu为主成分的Cu布线；和覆盖上述Cu布线的与上述布线槽的对置面，由含有Si、O及规定的金属元素的化合物制成的第2阻挡膜。。
在此半导体器件中，在由相对介电常数比SiO₂小的低介电常数材料制成的绝缘膜中形成布线槽。在布线槽的至少侧面上形成由SiO₂或SiCO制成的第1阻挡膜。在上述布线槽中埋设以Cu为主成分的Cu布线。然后，形成第2阻挡膜，以便覆盖上述Cu布线的与布线槽的对置面。
例如，通过在布线槽内形成含有规定的金属元素的金属膜(例如CuMn合金膜)，将规定的金属元素和绝缘膜或第1阻挡膜中的Si、O结合来形成第2阻挡膜。此时，由于在布线槽的至少侧面上形成由膜密度比低介电常数材料大的SiO₂或SiCO制成的第1阻挡膜，所以能够防止金属膜的构成成分(例如CuMn合金)浸入绝缘膜中。由此，即便减薄金属膜的膜厚也能够确保构成第2阻挡膜所需足够量的金属膜的构成成分。
再有，膜密度是指在绝缘膜及第1阻挡膜的固定体积中膜的构成成分所占的体积。即意味着，在比较相同体积的第1阻挡膜及绝缘膜情况下，在膜密度大的第1阻挡膜内，孔洞(孔隙)等的空间部分少。
此外，即使在布线槽的内面(例如，侧面)形成凹部的情况下，通过形成用第1阻挡膜堵塞此凹部的结构，就能够使形成金属膜的面平坦化。由此通过堵塞凹部将布线槽的内面平坦化，因此就不需要加厚金属膜的膜厚。即，能够减薄金属膜的膜厚。
如此，由于能够减薄金属膜的膜厚，所以即使是在金属膜中含有使Cu布线的布线电阻增大的电阻成分(例如，Mn)的情况下，该电阻成分也能不多余地被使用作为第2阻挡膜的构成成分。因此，没有向Cu布线的Mn扩散。其结果，能够防止Cu布线的布线电阻的增大。
此外，Cu布线，由于与此布线槽的对置面被第2阻挡膜所覆盖，所以能够防止Cu从Cu布线向绝缘膜中的扩散。
此外，在本发明的半导体器件中，优选上述规定的金属元素是Mn。此情况下，覆盖Cu布线的与布线槽的对置面的第2阻挡膜由Mn_xSi_yO_z(x、y、z：比零大的数)制成。此时，如果使O(氧)的含量比绝缘膜多的膜作为第1阻挡膜，则由于能够使在布线槽内形成的金属膜中的Mn容易与O反应，所以能够高效地形成第2阻挡膜(Mn_xSi_yO_z)。
通过参照附图在下文中叙述的实施方式的说明，本发明中的上述目的或其它目的、特征及效果会更加清楚。
附图说明
图1A是用于说明本发明的第1实施方式的半导体器件结构的图解的剖面图，且是布线结构的主要部分放大图。
图1B是由图1A中的圆A包围的部分的放大图。
图2A是按工序顺序表示图1所示的半导体器件的制造方法的图解的剖面图。
图2B是表示图2A的下一工序的图解的剖面图。
图2C是表示图2B的下一工序的图解的剖面图。
图2D是表示图2C的下一工序的图解的剖面图。
图2E是表示图2D的下一工序的图解的剖面图。
图2F是表示图2E的下一工序的图解的剖面图。
图2G是表示图2F的下一工序的图解的剖面图。
图2H是表示图2G的下一工序的图解的剖面图。
图2I是表示图2H的下一工序的图解的剖面图。
图3是用于说明本发明的第2实施方式的半导体器件结构的图解的剖面图。
优选实施方式
图1A是用于说明根据本发明的第1实施方式的半导体器件结构的图解的剖面图，且是布线结构的主要部分放大图。图1B是由图1A中的圆A包围的部分的放大图。
此半导体器件1是镶嵌布线结构的具有多层布线的半导体器件，包括在半导体基板(未图示)上用镶嵌法形成的第1Cu布线2。
第1Cu布线2由以Cu(铜)为主成分的Cu合金制成。作为Cu合金，可列举出Cu与Mg(镁)、Ti(钛)、Mo(钼)、Ta(钽)、Cr(铬)等的金属的合金，也可以是并用2种以上这些金属的Cu合金。
在第1Cu布线2上，例如层叠由SiC(碳化硅)制成的第1防扩散膜3。
第1防扩散膜3是用于防止第1Cu布线2中所含有的Cu向后述的层间绝缘膜5中扩散的膜。在第1防扩散3中形成从其表面向膜厚方向贯通的贯通孔4。由于贯通孔4的形成，第1Cu布线2其一部分从第1防扩散膜3露出。
在第1防扩散膜3之上层叠层间绝缘膜5(绝缘膜)。
层间绝缘膜5由相对介电常数比SiO₂(氧化硅，相对介电常数k＝4.0～4.2)小的低介电常数材料(Low-k材料)制成。作为这样的Low-k材料，例如可列举SiOC(掺碳的氧化硅、相对介电常数k＝3以下)、SiOF(掺氟的氧化硅、相对介电常数k＝3以下)等。再有，此实施方式中，层间绝缘膜5由SiOC制成。
关于SiOC的元素含量，例如，O(氧)的含量是38原子％～46原子％、C(碳)的含量是23原子％～37原子％。此外，关于SiOF的元素含量，例如，O(氧)的含量是55原子％～57原子％、F(氟)的含量是10原子％～12原子％。由于通过用SiOC形成层间绝缘膜，例如能够降低第1Cu布线2及第2Cu布线11(后述)之间的相对介电常数，所以就能够防止第1Cu布线2及第2Cu布线11间的布线间容量容量的增大。
在层间绝缘膜5中，形成自其表面向厚度方向贯通的布线槽8。
布线槽8包括：在层间绝缘膜5的表层部以规定的图形(布线图形)形成的沟槽7，和从此沟槽7的底面7A的贯通孔4的正上方的位置到达贯通孔4的通孔6。如前所述，由于层间绝缘膜5由SiOC制成，所以在层间绝缘膜5的内部存在许多的孔洞(孔隙)。因此，如图1B所示，存在由于在布线槽8形成时使这些孔洞的一部分曝露，从而在布线槽8的内面(此实施方式中，沟槽7的侧面7B及通孔6的侧面6B)存在多个凹部14的情形。
在布线槽8的内面(在此实施方式中，沟槽7的侧面7B及通孔6的侧面6B)上形成第1阻挡膜9。由此，即使是在布线槽8的内面存在凹部14的情况下，此凹部14也被第1阻挡膜9堵塞(参照图1B)。
第1阻挡膜9由SiO₂或SiCO(氧添加碳化硅)制成。SiO₂是与SiOC相比O(氧)含量多的材料。此外，由SiO₂制成的第1阻挡膜9与由SiOC制成的层间绝缘膜5相比，其膜密度大。再有，膜密度是指在第1阻挡膜9及层间绝缘膜5的固定体积中膜的构成成分所占的体积。即意味着，在比较相同体积的第1阻挡膜9及层间绝缘膜5的情况下，在膜密度大的第1阻挡膜9中孔洞(孔隙)等的空间部分少。
另一方面，SiCO是与SiOC元素成分相同、构成的元素的元素含量不同的材料。更具体地，例如，SiCO的元素含量是C含量为50原子％～70原子％、O的含量为4原子％～11原子％。此外，由SiCO制成的第1阻挡膜9，与由SiOC制成的层间绝缘膜5相比，其膜密度大。再有，作为由SiCO制成的绝缘膜，相比于由SiOC制成的绝缘膜，膜密度大，并且能够形成O的含量多的绝缘膜，优选作为第1阻挡膜9是这样的绝缘膜。
在包含第1阻挡膜9上的区域的布线槽8的内面上，更具体地在第1阻挡膜9的表面、沟槽7的底面7A及第1Cu布线2的露出面上形成第2阻挡膜10。
第2阻挡膜10例如由Mn_xSi_yO_z(x、y、z：比零大的数)制成。第2阻挡膜10的膜厚，因沟槽7的宽度W1(俯视与长边方向正交的方向的宽度)及通孔6的宽度(直径)W2的不同而不同，例如，在沟槽7的宽度W1为100nm～1000nm、通孔6的宽度W2为100nm～300nm的情况下，第2阻挡膜10的宽度为1.5nm～25nm。
然后，在形成了第2阻挡膜10的布线槽8中埋设Cu布线部19。即，用第2阻挡膜10覆盖Cu布线部19的与布线槽8的对置面(本实施方式中为Cu布线11(后述)的底面11A及侧面11B、以及连接通路18(后述)的底面18A及侧面18B)。
与第1Cu布线2相同，Cu布线19由以Cu为主成分的Cu合金制成，一体地包括埋设在沟槽7内的第2Cu布线11，和埋设在通孔6内的连接通路18。通过在布线槽8内埋设Cu布线19，第2Cu布线11的布线结构就成为镶嵌结构。
然后，与上述第1防扩散膜3及层间绝缘膜5同样，在Cu布线部19(第2Cu布线11)及层间绝缘膜5上，顺序层叠由SiC制成的第2防扩散膜12及由SiOC制成的层间绝缘膜13。虽然未图示，但在第2防扩散膜12及层间绝缘膜13上形成与第2Cu布线11相同的Cu布线，此Cu布线，经由连接通路(未图示)与第2Cu布线11电连接。
再有，虽然省略了图示及说明，但在此半导体器件1中，例如还包括用于与外部电连接的电极焊盘等。
图2A～图2I是按工序顺序表示图1A及图1B所示的半导体器件的制造方法的图解剖面图。
当制造半导体器件1时，首先，在半导体基板(未图示)上用镶嵌法形成第1Cu布线2。接着，如图2A所示，在第1Cu布线2上。例如利用等离子体CVD(Chemical Vapor Deposition：化学气相生长)法按顺序形成第1防扩散膜3及层间绝缘膜5。
接着，如图2B所示，在层间绝缘膜5中利用公知的光刻技术及蚀刻技术形成布线槽8(通孔6及沟槽7)。由此，第1防扩散膜3的一部分从通孔6处露出。
如图2C所示，形成布线槽8后，例如利用等离子体CVD法形成由SiO₂或SiCO制成的氧化膜15以便覆盖层间绝缘膜5的表面(包括布线槽8的内面)及第1防扩散膜3的露出面。由于形成了氧化膜15，所以即便在布线槽8的内面形成有凹部14(参照图1B)，此凹部14也会被氧化膜15堵塞。
接着，如图2D所示，在第1防扩散膜3的膜厚方向蚀刻氧化膜15及第1防扩散膜3。例如通过干法蚀刻来实现这些膜的蚀刻。由此，去除层间绝缘膜5及沟槽7上的氧化膜15，残存的氧化膜15成为覆盖通孔6的侧面6B及沟槽7的侧面7B的第1阻挡膜9。此外，去除第1Cu布线2上的第1防扩散膜3，露出第1Cu布线2的上表面。
接着，如图2E所示，例如，利用溅射法在包含布线槽8的内面(第1阻挡膜9的表面、沟槽7的底面7A及第1Cu布线2的露出面)的层间绝缘膜5的表面的整个区域上例如覆盖由Cu和Mn的合金制成的合金膜16。此合金膜16中含有例如1原子％～5原子％的Mn。此外，例如在沟槽7的宽度W1为100nm～1000nm、通孔6的宽度W2为100nm～300nm的情况下，按60nm～100nm的膜厚形成合金膜16。
接着，如图2F所示，例如利用电镀法在合金膜16(层间绝缘膜5)上形成Cu膜17。以填满布线槽8、覆盖合金膜16的表面整个区域的厚度形成此Cu膜17。
此后，将含有层间绝缘膜5、第1阻挡膜9、合金膜16、Cu膜17等的结构物搬入退火炉(未图示)，在N₂(氮)气氛下，在例如400℃温度条件下，进行长达30分钟的热处理(退火处理)。如图2G所示，通过此热处理，合金膜16中的Mn与层间绝缘膜5及第1阻挡膜9中Si及O结合，在合金膜16和层间绝缘膜5及第1阻挡膜9交界面处形成由Mn_xSi_yO_z(x、y、z：比零大的数)制成的合金膜16。
接着，利用CMP(Chemical Mechanical Polishing：化学机械研磨)法，研磨Cu膜17及合金膜16。如图2H所示，此研磨处理全部去除了在Cu膜17及合金膜16的布线槽8外形成的不需要部分。就是说，露出布线槽8外的层间绝缘膜5的表面，一直延续到此层间绝缘膜5的表面和布线槽8内的Cu膜17的表面成为齐平面。由此，仅在布线槽8内残留Cu膜17及合金膜16，残留在布线槽8内的Cu膜17成为Cu布线部19。此外，残留在布线槽8内的合金膜16成为覆盖Cu布线部19的与布线槽8的对置面(Cu布线11的底面11A及侧面11B以及连接通路18的底面18A及侧面18B)的第2阻挡膜10。
接着，如图2I所示，利用第1防扩散膜3及层间绝缘膜5相同的方法，形成第2防扩散膜12及层间绝缘膜13，获得半导体器件1。
如上所述，在布线槽8的内面(沟槽7的侧面7B及通孔6的侧面6B)上形成由比SiOC膜密度大的SiO₂或SiCO制成的第1阻挡膜9。由此，能够在形成第2阻挡膜10时防止覆盖在布线槽8的内面上的CuMn合金(合金膜16)浸入层间绝缘膜5中。由此，即便减薄合金膜16的膜厚，也能够确保构成第2阻挡膜10的充分量的Mn。
此外，即便是在布线槽8的内面(沟槽7的侧面7B及通孔6的侧面6B)的一部分存在凹部14的情况下，由于此凹部14被第1阻挡膜9堵塞，所以也能够使形成合金膜16的面平坦化。因此，不需要为了堵塞凹部14将布线槽8的内面平坦化而加厚合金膜16的膜厚。即，能够减薄合金膜16的膜厚。
如此，由于能够减薄合金膜16的膜厚，所以合金膜16中的Mn，在形成第2阻挡膜10时作为第2阻挡膜10的结构成分就不多余地与Si及O结合。由此，Mn不向第2Cu布线11扩散。其结果，能够防止第2Cu布线11的布线电阻的增大。
此外，Cu布线部19中的与其布线槽8之间的对置面(Cu布线11的底面11A及侧面11B以及连接通路18的底面18A及侧面18B)被第2阻挡膜10所覆盖。因此，能够防止Cu从Cu布线部19向层间绝缘膜5的扩散。
并且，如果比较相同体积中的第1阻挡膜9(SiO₂或SiCO)的O含量和层间绝缘膜5(SiOC)的O含量时，则第1阻挡膜的O含量较多。由此，由于能够容易地使合金膜16中的Mo与O反应，所以就能够高效地形成第2阻挡膜10(Mn_xSi_yO_z)。
在上文中，虽然说明了本发明的一个实施方式，但本发明也可以通过其它的实施方式来实施。
例如，在上述实施方式中，将第1阻挡膜9形成在通孔6的侧面6B及沟槽7的侧面7B上，也可以如图3所示，将第1阻挡膜9形成在布线槽8的内面整面(通孔6的侧面6B、沟槽7的侧面7B及沟槽7的底面7A)上。
此外，在上述的实施方式中，层间绝缘膜5由SiOC制成，但层间绝缘膜5也可以由SiOF形成。
虽然详细地说明了本发明的实施方式，但这些只不过是用于表明本发明的技术的内容的具体例子，本发明不是限定于这些具体例的解释，本发明的精神及范围仅由附加的权利要求范围来进行限定。
本申请对应于2007年5月22日向日本专利厅提出的特愿2007-135160号专利申请，通过在此引用此申请的全部公开内容而组成本申请。