调制和解调系统、调制器、解调器及相位调制和解调方法.pdf

本发明提供了能够最小化六相相位调制方法中的误比特率的调制和解调系统。由第一实施例的调制器相位调制并输出的六进制信号被目的地解调器接收并相位解调为调制器进行转换之前的二进制信号。调制器将作为六进制信号(bi，ti)的(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)分别分配给第一至第六相位。解调器例如通过存储发送的六进制信号并将长度m的每个六进制信号顺序转换为长度b的二进制信号以便输出它们，来执行从六进制信号到二进制信号的转换处理。解调器的处理将作为六进制信号(bi，ti)的第一至第六相位分别分配给(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。

1.  一种调制和解调系统，用于实现六进制的发送二进制信号的相移键控调制和复原二进制信号的相移键控解调，其中：
调制器具有用于将长度b的二进制信号转换为长度m的六进制信号的数据转换装置；
所述数据转换装置包括用于将长度b-m的二进制信号转换为长度m的三进制信号的转换装置；且
使用二进制信号B和三进制信号T将第一至第六相位表达为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。

2.  如权利要求1所述的调制和解调系统，其中所述数据转换装置将长度b-m的二进制信号与长度m的三进制信号相关联，以减小与长度m的三进制信号的全部李距离为1的差错相对应的长度b-m的二进制信号的每个比特的平均差错，从而将长度b的二进制信号转换为长度m的六进制信号。

3.  如权利要求1或2所述的调制和解调系统，其中b是整数并且m是约等于并大于b/log₂6的整数。

4.  如权利要求1所述的调制和解调系统，其中：
当根据所述数据转换装置b＝5、m＝2时，
所述数据转换装置根据如下的转换规则将长度3的二进制信号转换为长度2的三进制信号，以作为长度3的二进制信号和长度2的三进制信号之间的对应，所述转换规则在以八个长度3的二进制信号作为一个集合的情况下将以下四个集合之一分配给具有八个长度2的三进制信号的集合((0，0)、(0，1)、(0，2)、(1，0)，(1，1)，(1，2)，(2，0)和(2，1))：
((0，0，0)，(0，0，1)，(0，1，1)，(1，1，0)，(1，1，1)，(0，1，0)，(1，0，0)和(1，0，1))，
((0，0，0)，(0，0，1)，(0，1，0)，(1，1，0)，(1，1，1)，(0，1，1)，(1，0，0)和(1，0，1))，
((0，0，0)，(0，1，1)，(0，0，1)，(1，0，0)，(1，1，1)，(1，0，1)，(0，1，0)和(1，1，0))和
((0，0，0)，(0，1，1)，(0，0，1)，(1，0，0)，(1，1，1)，(1，0，1)，(1，1，0)和(0，1，0))。

5.  如权利要求4所述的调制和解调系统，其中，根据所述转换规则，所述数据转换装置将长度3的二进制信号(v2，v1，v0)[(v2，v1，v0)是(0，0，1)、(0，1，0)、(0，1，1)、(1，0，0)、(1，0，1)、(1，1，0)和(1，1，1)之一]分别添加到长度3的二进制信号(b2，b1，b0)，以将作为(b2+v2，b1+v1，b0+v0)(操作符+表示异或)的每个比特分配给长度2的三进制信号((0，0)、(0，1)、(0，2)、(1，0)、(1，1)、(1，2)、(2，0)和(2，1))，以便将长度3的二进制信号转换为长度2的三进制信号。

6.  如权利要求5所述的调制和解调系统，其中，根据所述转换规则，二进制信号(b2，b1，b0)的每个比特被替换，以将作为(b2，b0，b1)、(b1，b0，b2)、(b1，b2，b0)、(b0，b0，b2)和(b0，b2，b1)的每个比特分配给被从长度3的二进制信号转换到长度2的三进制信号的三十二个集合，从而将长度3的二进制信号转换为长度2的三进制信号。

7.  一种调制和解调系统，用于实现六进制的发送二进制信号的相移键控调制和复原二进制信号的相移键控解调，其中：
解调器具有用于将长度m的六进制信号转换为长度b的二进制信号的数据转换装置；
所述数据转换装置包括用于将长度m的三进制信号转换为长度b-m的二进制信号的转换装置；且
第一至第六相位被分别分配给作为通过使用二进制信号B和三进制信号T被表示为(B，T)的六进制信号(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。

8.  如权利要求7所述的调制和解调系统，其中b是整数并且m是约等于并大于b/log₂6的整数。

9.  一种调制器，用于将二进制信号相位调制为六进制信号并输出该信号，包括：
用于将长度b的二进制信号转换为长度m的六进制信号的数据转换装置；其中：
所述数据转换装置包括用于将长度b-m的二进制信号转换为长度m的三进制信号的转换装置；且
第一至第六相位通过使用二进制信号B和三进制信号T被表示为(B，T)，并且分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。

10.  如权利要求9所述的调制器，其中所述数据转换装置将长度b-m的二进制信号与长度m的三进制信号相关联，以减小与长度m的三进制信号的全部李距离为1的差错相对应的长度b-m的二进制信号的每比特的平均差错率，从而将长度b的二进制信号转换为长度m的六进制信号。

11.  如权利要求9所述的调制器，其中b是整数并且m是约等于并大于b/log₂6的整数。

12.  如权利要求9所述的调制器，其中：
当根据所述数据转换装置b＝5、m＝2时，
所述数据转换装置根据如下的转换规则将长度3的二进制信号转换为长度2的三进制信号，以作为长度3的二进制信号和长度2的三进制信号之间的对应，所述转换规则在以八个长度3的二进制信号作为一个集合的情况下将以下四个集合之一分配给具有八个长度2的三进制信号的集合((0，0)、(0，1)、(0，2)，(1，0)，(1，1)，(1，2)，(2，0)和(2，1))：
((0，0，0)，(0，0，1)，(0，1，1)，(1，1，0)，(1，1，1)，(0，1，0)，(1，0，0)和(1，0，1))，
((0，0，0)，(0，0，1)，(0，1，0)，(1，1，0)，(1，1，1)，(0，1，1)，(1，0，0)和(1，0，1))，
((0，0，0)，(0，1，1)，(0，0，1)，(1，0，0)，(1，1，1)，(1，0，1)，(0，1，0)和(1，1，0))和
((0，0，0)，(0，1，1)，(0，0，1)，(1，0，0)，(1，1，1)，(1，0，1)，(1，1，0)和(0，1，0))。

13.  如权利要求12所述的调制器，其中，根据所述转换规则，所述数据转换装置将长度3的二进制信号(v2，v1，v0)[(v2，v1，v0)是(0，0，1)、(0，1，0)、(0，1，1)、(1，0，0)、(1，0，1)、(1，1，0)和(1，1，1)之一]分别添加到长度3的二进制信号(b2，b1，b0)，以将作为(b2+v2，b1+v1，b0+v0)(操作符+表示异或)的每个比特分配给长度2的三进制信号((0，0)、(0，1)、(0，2)、(1，0)、(1，1)、(1，2)、(2，0)和(2，1))，从而将长度3的二进制信号转换为长度2的三进制信号。

14.  如权利要求13所述的调制器，其中，根据所述转换规则，二进制信号(b2，b1，b0)的每个比特被替换，以将作为(b2，b0，b1)、(b1，b0，b2)、(b1，b2，b0)、(b0，b0，b2)和(b0，b2，b1)的每个比特分配给被从长度3的二进制信号转换到长度2的三进制信号的三十二个集合，以便将长度3的二进制信号转换为长度2的三进制信号。

15.  一种解调器，用于接收被相位调制的六进制信号并将其相位解调为二进制信号，其中：
所述解调器具有用于将长度m的六进制信号转换为长度b的二进制信号的数据转换装置；
所述数据转换装置包括用于将长度m的三进制信号转换为长度b-m的二进制信号的转换装置；且
第一至第六相位被分别分配给作为通过使用二进制信号B和三进制信号T被表示为(B，T)的六进制信号(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。

16.  如权利要求15所述的解调器，其中b是整数并且m是约等于并大于b/log₂6的整数。

17.  一种用于调制和解调系统的相位调制方法，所述调制和解调系统用于实现六进制的发送二进制信号的相移键控调制和复原二进制信号的相移键控解调，其中：
调制器执行用于将长度b的二进制信号转换为长度m的六进制信号的数据转换处理；
所述数据转换处理包括用于将长度b-m的二进制信号转换为长度m的三进制信号的转换处理；且
使用二进制信号B和三进制信号T将第一至第六相位表示为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。

18.  如权利要求17所述的相位调制方法，其中所述数据转换处理将长度b-m的二进制信号与长度m的三进制信号相关联，以减小与长度m的三进制信号的全部李距离为1的差错相对应的长度b-m的二进制信号的每比特的平均差错，从而将长度b的二进制信号转换为长度m的六进制信号。

19.  如权利要求17所述的相位调制方法，其中b是整数并且m是约等于并大于b/log₂6的整数。

20.  如权利要求17所述的相位调制方法，其中：
当根据所述数据转换处理b＝5、m＝2时，
所述数据转换处理根据如下的转换规则将长度3的二进制信号转换为长度2的三进制信号，以作为长度3的二进制信号和长度2的三进制信号之间的对应，所述转换规则在以八个长度3的二进制信号作为一个集合的情况下将以下四个集合之一分配给具有八个长度2的三进制信号的集合((0，0)、(0，1)、(0，2)、(1，0)，(1，1)，(1，2)，(2，0)和(2，1))：
((0，0，0)，(0，0，1)，(0，1，1)，(1，1，0)，(1，1，1)，(0，1，0)，(1，0，0)和(1，0，1))，
((0，0，0)，(0，0，1)，(0，1，0)，(1，1，0)，(1，1，1)，(0，1，1)，(1，0，0)和(1，0，1))，
((0，0，0)，(0，1，1)，(0，0，1)，(1，0，0)，(1，1，1)，(1，0，1)，(0，1，0)和(1，1，0))和
((0，0，0)，(0，1，1)，(0，0，1)，(1，0，0)，(1，1，1)，(1，0，1)，(1，1，0)和(0，1，0))。

21.  如权利要求20所述的相位调制方法，其中，根据所述转换规则，所述数据转换处理将长度3的二进制信号(v2，v1，v0)[(v2，v1，v0)是(0，0，1)、(0，1，0)、(0，1，1)、(1，0，0)、(1，0，1)、(1，1，0)和(1，1，1)之一]分别添加到长度3的二进制信号(b2，b1，b0)，以将作为(b2+v2，b1+v1，b0+v0)(操作符+表示异或)的每个比特分配给长度2的三进制信号((0，0)、(0，1)、(0，2)、(1，0)、(1，1)、(1，2)、(2，0)和(2，1))，以便将长度3的二进制信号转换为长度2的三进制信号。

22.  如权利要求21所述的相位调制方法，其中，根据所述转换规则，二进制信号(b2，b1，b0)的每个比特被替换，以将作为(b2，b0，b1)、(b1，b0，b2)、(b1，b2，b0)、(b0，b0，b2)和(b0，b2，b1)的每个比特分配给被从长度3的二进制信号转换到长度2的三进制信号的三十二个集合，以便将长度3的二进制信号转换为长度2的三进制信号。

23.  一种用于调制和解调系统的相位解调方法，所述调制和解调系统用于实现六进制的发送二进制信号的相移键控调制和复原二进制信号的相移键控解调，其中：
解调器执行用于将长度m的六进制信号转换为长度b的二进制信号的数据转换处理；
所述数据转换处理包括用于将长度m的三进制信号转换为长度b-m的二进制信号的转换处理；且
第一至第六相位被分别分配给作为通过使用二进制信号B和三进制信号T被表示为(B，T)的六进制信号(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。

24.  如权利要求23所述的相位解调方法，其中b是整数并且m是约等于并大于b/log₂6的整数。

25.  一种相位调制方法，用于在b作为整数并且m作为约等于并大于b/log₂6的整数的情况下，将长度b的二进制信号转换为长度m的六进制信号并且与六进制相位信号相对应地发送二进制信号，其中：
用于将长度b的二进制信号转换为长度m的六进制信号的数据转换处理包括用于将长度b-m的二进制信号转换为长度m的三进制信号的处理；且
使用二进制信号B和三进制信号T将第一至第六相位表示为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。

26.  如权利要求25所述的相位调制方法，其中，在用于将长度b-m的二进制信号转换为长度m的三进制信号的处理中，长度b-m的二进制信号与长度m的三进制信号相关联，以减小与长度m的三进制信号的全部李距离为1的差错相对应的长度b-m的二进制信号的每比特的平均差错率，从而将长度b的二进制信号转换为长度m的六进制信号。

27.  如权利要求25所述的相位调制方法，其中：
当在用于将长度b-m的二进制信号转换为长度m的三进制信号的处理中b＝5、m＝2时，
用于将长度3的二进制信号转换为长度2的三进制信号的数据转换处理根据如下的转换规则将长度3的二进制信号转换为长度2的三进制信号，以作为长度3的二进制信号和长度2的三进制信号之间的对应，所述转换规则在以八个长度3的二进制信号作为一个集合的情况下将以下四个集合之一分配给具有八个长度2的三进制信号的集合((0，0)、(0，1)、(0，2)、(1，0)，(1，1)，(1，2)，(2，0)和(2，1))：
((0，0，0)，(0，0，1)，(0，1，1)，(1，1，0)，(1，1，1)，(0，1，0)，(1，0，0)和(1，0，1))，
((0，0，0)，(0，0，1)，(0，1，0)，(1，1，0)，(1，1，1)，(0，1，1)，(1，0，0)和(1，0，1))，
((0，0，0)，(0，1，1)，(0，0，1)，(1，0，0)，(1，1，1)，(1，0，1)，(0，1，0)和(1，1，0))和
((0，0，0)，(0，1，1)，(0，0，1)，(1，0，0)，(1，1，1)，(1，0，1)，(1，1，0)和(0，1，0))。

28.  如权利要求27所述的相位调制方法，其中，根据所述四个集合的转换规则，用于将长度3的二进制信号转换为长度2的三进制信号的数据转换处理将长度3的二进制信号(v2，v1，v0)[(v2，v1，v0)是(0，0，1)、(0，1，0)、(0，1，1)、(1，0，0)、(1，0，1)、(1，1，0)和(1，1，1)之一]分别添加到长度3的二进制信号(b2，b1，b0)，以将作为(b2+v2，b1+v1，b0+v0)(操作符+表示异或)的每个比特分配给长度2的三进制信号((0，0)、(0，1)、(0，2)、(1，0)、(1，1)、(1，2)、(2，0)和(2，1))，以便将长度3的二进制信号转换为长度2的三进制信号。

29.  如权利要求28所述的相位调制方法，其中，对于用于根据所述四个集合的转换规则在长度2的三进制信号和长度3的二进制信号之间进行转换的所述转换规则，所述数据转换处理对于利用所述四个集合从长度3的二进制信号转换到长度2的三进制信号的三十二个集合替换二进制信号(b2，b1，b0)的每个比特，以将作为(b2，b0，b1)、(b1，b0，b2)、(b1，b2，b0)、(b0，b0，b2)和(b0，b2，b1)的每个比特分配给长度2的三进制信号((0，0)、(0，1)、(0，2)、(1，0)，(1，1)，(1，2)，(2，0)和(2，1))，从而将长度3的二进制信号转换为长度2的三进制信号。

30.  一种调制和解调系统，用于使调制器执行将长度5的二进制信号转换为长度2的六进制信号的数据转换以将信号作为六进制相位调制信号发送，并用于使解调器接收和逆转换该六进制相位调制信号以成为由所述调制器进行转换之前的二进制信号，其中：
用于执行所述数据转换的装置具有用于将长度3的二进制信号转换为长度2的三进制信号的转换装置；
使用二进制信号B和三进制信号T将第一至第六相位表示为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)；并且
长度2的三进制信号被环形排列以在每个相邻组合中具有一个李距离为1的差错，并且长度3的二进制信号与长度2的三进制信号相关联以使长度3的二进制信号之间的汉明距离为1；且
用于执行所述数据转换的所述装置通过使用长度3的二进制信号和长度2的三进制信号之间的对应来将长度5的二进制信号转换为长度2的六进制信号。

31.  如权利要求30所述的调制和解调系统，其中所述转换装置根据如下的转换规则将长度3的二进制信号转换为长度2的三进制信号，以作为长度3的二进制信号和长度2的三进制信号之间的对应，所述转换规则在以八个长度3的二进制信号作为一个集合的情况下将以下两个集合之一分配给具有八个长度2的三进制信号的集合((0，0)、(0，1)、(0，2)、(1，2)，(2，2)，(2，1)，(2，0)和(1，0))：
((0，0，0)，(0，0，1)，(0，1，1)，(0，1，0)，(1，1，0)，(1，1，1)，(1，0，1)和(1，0，0))和
((0，0，0)，(1，0，0)，(1，0，1)，(1，1，1)，(1，1，0)，(0，1，0)，(0，1，1)和(0，0，1))。

32.  如权利要求31所述的调制和解调系统，其中，根据所述转换规则，所述转换装置将长度3的二进制信号(v2，v1，v0)[(v2，v1，v0)是(0，0，1)、(0，1，0)、(0，1，1)、(1，0，0)、(1，0，1)、(1，1，0)和(1，1，1)之一]分别添加到长度3的二进制信号(b2，b1，b0)，以将作为(b2+v2，b1+v1，b0+v0)(操作符+表示异或)的每个比特分配给长度2的六进制信号(0，0)、(0，1)、(0，2)、(1，2)、(2，2)、(1，2)、(0，2)和(0，1)，以便根据所述转换规则将长度3的二进制信号转换为长度2的三进制信号。

33.  如权利要求32所述的调制和解调系统，其中，根据所述转换规则，所述转换装置替换二进制信号(b2，b1，b0)的每个比特，以将作为(b2，b0，b1)、(b1，b0，b2)、(b1，b2，b0)、(b0，b0，b2)和(b0，b2，b1)的每个比特分配给被从长度3的二进制信号转换到长度2的三进制信号的十六个集合，以根据所述转换规则将长度3的二进制信号转换为长度2的三进制信号。

34.  一种用于调制和解调系统的调制器，所述调制和解调系统使调制器执行将长度5的二进制信号转换为长度2的六进制信号的数据转换以将信号作为六进制相位调制信号发送，并用于使解调器接收和逆转换该六进制相位调制信号以成为由所述调制器进行转换之前的二进制信号，其中：
用于执行所述数据转换的装置具有用于将长度3的二进制信号转换为长度2的三进制信号的转换装置；
使用二进制信号B和三进制信号T将第一至第六相位表示为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)；
长度2的三进制信号被环形排列以在每个相邻组合中具有一个李距离为1的差错，并且长度3的二进制信号与长度2的三进制信号相关联以使长度3的二进制信号之间的汉明距离为1；且
用于执行所述数据转换的所述装置通过使用长度3的二进制信号和长度2的三进制信号之间的对应来将长度5的二进制信号转换为长度2的六进制信号。

35.  如权利要求34所述的调制器，其中所述数据转换装置根据如下的转换规则将长度3的二进制信号转换为长度2的三进制信号，以作为长度3的二进制信号和长度2的三进制信号之间的对应，所述转换规则在以八个长度3的二进制信号作为一个集合的情况下将以下两个集合之一分配给具有八个长度2的三进制信号的集合((0，0)、(0，1)、(0，2)、(1，2)，(2，2)，(2，1)，(2，0)和(1，0))：
((0，0，0)，(0，0，1)，(0，1，1)，(0，1，0)，(1，1，0)，(1，1，1)，(1，0，1)和(1，0，0))和
((0，0，0)，(1，0，0)，(1，0，1)，(1，1，1)，(1，1，0)，(0，1，0)，(0，1，1)和(0，0，1))。

36.  如权利要求35所述的调制器，其中，根据所述转换规则，所述数据转换装置将长度3的二进制信号(v2，v1，v0)[(v2，v1，v0)是(0，0，1)、(0，1，0)、(0，1，1)、(1，0，0)、(1，0，1)、(1，1，0)和(1，1，1)之一]分别添加到长度3的二进制信号(b2，b1，b0)，以将作为(b2+v2，b1+v1，b0+v0)(操作符+表示异或)的每个比特分配给长度2的六进制信号(0，0)、(0，1)、(0，2)、(1，2)、(2，2)、(1，2)、(0，2)和(0，1)，以便根据所述转换规则将长度3的二进制信号转换为长度2的三进制信号。

37.  如权利要求36所述的调制器，其中，根据所述转换规则，所述转换装置替换二进制信号(b2，b1，b0)的每个比特，以将作为(b2，b0，b1)、(b1，b0，b2)、(b1，b2，b0)、(b0，b0，b2)和(b0，b2，b1)的每个比特分配给被从长度3的二进制信号转换到长度2的三进制信号的十六个集合，从而根据所述转换规则将长度3的二进制信号转换为长度2的三进制信号。

38.  一种用于调制和解调系统的解调器，所述调制和解调系统用于使调制器执行将长度5的二进制信号转换为长度2的六进制信号的数据转换以将信号作为六进制相位调制信号发送，并用于使解调器接收和逆转换该六进制相位调制信号以成为由所述调制器进行转换之前的二进制信号，其中：
用于将六进制相位调制信号逆转换为二进制信号的装置包括用于将长度2的三进制信号转换为长度3的二进制信号的转换装置；
使用二进制信号B和三进制信号T将第一至第六相位表示为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)；
长度2的三进制信号被环形排列以在每个相邻组合中具有一个李距离为1的差错，并且长度3的二进制信号与长度2的三进制信号相关联以使长度3的二进制信号之间的汉明距离为1；且
用于将六进制相位调制信号逆转换为二进制信号的装置通过使用长度3的二进制信号和长度2的三进制信号之间的对应来将六进制相位调制信号逆转换为所述调制器进行转换之前的二进制信号。

39.  如权利要求38所述的解调器，其中所述数据转换装置根据如下的转换规则将长度2的三进制信号转换为长度3的二进制信号，以作为长度3的二进制信号和长度2的三进制信号之间的对应，所述转换规则在以八个长度3的二进制信号作为一个集合的情况下将以下两个集合之一分配给具有八个长度2的三进制信号的集合((0，0)、(0，1)、(0，2)、(1，2)，(2，2)，(2，1)，(2，0)和(1，0))：
((0，0，0)，(0，0，1)，(0，1，1)，(0，1，0)，(1，1，0)，(1，1，1)，(1，0，1)和(1，0，0))和
((0，0，0)，(1，0，0)，(1，0，1)，(1，1，1)，(1，1，0)，(0，1，0)，(0，1，1)和(0，0，1))。

40.  如权利要求39所述的解调器，其中，根据所述转换规则，所述数据转换装置将长度3的二进制信号(v2，v1，v0)[(v2，v1，v0)是(0，0，1)、(0，1，0)、(0，1，1)、(1，0，0)、(1，0，1)、(1，1，0)和(1，1，1)之一]分别添加到长度3的二进制信号(b2，b1，b0)，以将作为(b2+v2，b1+v1，b0+v0)(操作符+表示异或)的每个比特分配给长度2的六进制信号(0，0)、(0，1)、(0，2)、(1，2)、(2，2)、(1，2)、(0，2)和(0，1)，以便根据所述转换规则将长度2的三进制信号转换为长度3的二进制信号。

41.  如权利要求40所述的调制器，其中，根据所述转换规则，所述数据转换装置替换二进制信号(b2，b1，b0)的每个比特，以将作为(b2，b0，b1)、(b1，b0，b2)、(b1，b2，b0)、(b0，b0，b2)和(b0，b2，b1)的每个比特分配给被从长度3的二进制信号转换到长度2的三进制信号的十六个集合，从而根据所述转换规则将长度2的三进制信号转换为长度3的二进制信号。

42.  一种用于调制和解调系统的相位调制方法，所述调制和解调系统用于使目的地解调器接收并相位解调由调制器相位调制并输出的六进制信号，以成为由所述调制器进行转换之前的二进制信号，其中：
所述调制器执行将长度5的二进制信号转换为长度2的六进制信号的数据转换处理；
所述数据转换处理包括用于将长度3的二进制信号转换为长度2的三进制信号的转换处理；
使用二进制信号B和三进制信号T将第一至第六相位表示为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)；
长度2的三进制信号被环形排列以在每个相邻组合中具有一个李距离为1的差错，并且长度3的二进制信号与长度2的三进制信号相关联以使长度3的二进制信号之间的汉明距离为1；且
所述数据转换处理通过使用长度3的二进制信号和长度2的三进制信号之间的对应将长度5的二进制信号转换为长度2的六进制信号。

43.  如权利要求42所述的相位调制方法，其中所述数据转换处理根据如下的转换规则将长度3的二进制信号转换为长度2的三进制信号，以作为长度3的二进制信号和长度2的三进制信号之间的对应，所述转换规则在以八个长度3的二进制信号作为一个集合的情况下将以下两个集合之一分配给具有八个长度2的三进制信号的集合((0，0)、(0，1)、(0，2)、(1，0)，(1，1)，(1，2)，(2，0)和(2，1))：
((0，0，0)，(0，0，1)，(0，1，1)，(0，1，0)，(1，1，0)，(1，1，1)，(1，0，1)和(1，0，0))和
((0，0，0)，(1，0，0)，(1，0，1)，(1，1，1)，(1，1，0)，(0，1，0)，(0，1，1)和(0，0，1))。

44.  如权利要求43所述的相位调制方法，其中，根据所述转换规则，所述数据转换处理将长度3的二进制信号(v2，v1，v0)[(v2，v1，v0)是(0，0，1)、(0，1，0)、(0，1，1)、(1，0，0)、(1，0，1)、(1，1，0)和(1，1，1)之一]分别添加到长度3的二进制信号(b2，b1，b0)，以将作为(b2+v2，b1+v1，b0+v0)(操作符+表示异或)的每个比特分配给长度2的六进制信号(0，0)、(0，1)、(0，2)、(1，0)、(1，1)、(1，2)、(2，0)和(2，1)，以便根据所述转换规则将长度3的二进制信号转换为长度2的三进制信号。

45.  如权利要求44所述的相位调制方法，其中，根据所述转换规则，所述数据转换处理替换二进制信号(b2，b1，b0)的每个比特，以将作为(b2，b0，b1)、(b1，b0，b2)、(b1，b2，b0)、(b0，b0，b2)和(b0，b2，b1)的每个比特分配给被从长度3的二进制信号转换到长度2的三进制信号的十六个集合，从而根据所述转换规则将长度3的二进制信号转换为长度2的三进制信号。

46.  一种用于调制和解调系统的相位解调方法，所述调制和解调系统用于使调制器执行将长度5的二进制信号转换为长度2的六进制信号的数据转换以将信号作为六进制相位调制信号发送，并用于使解调器接收和逆转换该六进制相位调制信号以成为由所述调制器进行转换之前的二进制信号，其中：
所述解调器执行用于将六进制相位调制信号逆转换为由所述调制器进行转换之前的二进制信号的逆转换处理；
所述逆转换处理包括用于将长度2的三进制信号转换为长度3的二进制信号的转换处理；
使用二进制信号B和三进制信号T将第一至第六相位表示为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)；
长度2的三进制信号被环形排列以在每个相邻组合中具有一个李距离为1的差错，并且长度3的二进制信号与长度2的三进制信号相关联以使长度3的二进制信号之间的汉明距离为1；且
所述逆转换处理使用长度3的二进制信号和长度2的三进制信号之间的对应将六进制相位调制信号逆转换为所述调制器进行转换之前的二进制信号。

47.  如权利要求46所述的相位解调方法，其中所述逆转换处理根据如下的转换规则将长度2的三进制信号转换为长度3的二进制信号，以作为长度3的二进制信号和长度2的三进制信号之间的对应，所述转换规则在以八个长度3的二进制信号作为一个集合的情况下将以下两个集合之一分配给具有八个长度2的三进制信号的集合((0，0)、(0，1)、(0，2)、(1，0)，(1，1)，(1，2)，(2，0)和(2，1))：
((0，0，0)，(0，0，1)，(0，1，1)，(0，1，0)，(1，1，0)，(1，1，1)，(1，0，1)和(1，0，0))和
((0，0，0)，(1，0，0)，(1，0，1)，(1，1，1)，(1，1，0)，(0，1，0)，(0，1，1)和(0，0，1))。

48.  如权利要求47所述的相位解调方法，其中，根据所述转换规则，所述逆转换处理将长度3的二进制信号(v2，v1，v0)[(v2，v1，v0)是(0，0，1)、(0，1，0)、(0，1，1)、(1，0，0)、(1，0，1)、(1，1，0)和(1，1，1)之一]分别添加到长度3的二进制信号(b2，b1，b0)，以将作为(b2+v2，b1+v1，b0+v0)(操作符+表示异或)的每个比特分配给长度2的六进制信号(0，0)、(0，1)、(0，2)、(1，0)、(1，1)、(1，2)、(2，0)和(2，1)，以便根据所述转换规则将长度2的三进制信号转换为长度3的二进制信号。

49.  如权利要求48所述的相位解调方法，其中，根据所述转换规则，所述逆转换处理替换二进制信号(b2，b1，b0)的每个比特，以将作为(b2，b0，b1)、(b1，b0，b2)、(b1，b2，b0)、(b0，b0，b2)和(b0，b2，b1)的每个比特分配给被从长度3的二进制信号转换到长度2的三进制信号的十六个集合，以根据所述转换规则将长度2的三进制信号转换为长度3的二进制信号。

调制和解调系统、调制器、解调器及相位调制和解调方法
技术领域
本发明涉及调制和解调系统、调制器、解调器及用于其的相位调制方法和相位解调方法；更具体而言，涉及用于使如下调制和解调方法中每符号差错的比特差错最小化的编码，所述调制和解调方法针对除了2的冥之外的预定整数值N、与预定长度m的六进制相位信号相对应地发送预定长度b的二进制信号，并且还涉及用于使在与长度“2”的六进制相位信号相对应地发送长度“5”的二进制信号的调制和解调方法中每符号差错的比特差错最小化的编码。
背景技术
传统上，2ⁿ相位调制在n为正整数的情况下用在两相相位调制(二进制相移键控：BPSK)、四相相位调制(正交相移键控：QPSK)、八相相位调制等中，尤其是在用于数字微波通信、卫星通信、移动通信等的数字相位调制情况中。
对于数字微波通信、卫星通信、移动通信等，为了电路简化和与二进制信号的一致性的原因，2ⁿ相位调制在n为正整数的情况下用在两相相位调制、四相相位调制、八相相位调制等中。
为了满足有效利用传输功率和频率的要求，2ⁿ相位调制方法通常被用作调制技术(例如，参考“Modulation and Demodulation of Digital WirelessCommunication”(Yoichi Saito，Institute of Electronics，Information andCommunication Engineers，1996年2月))。对于这些调制方法，通过使用公知为格雷编码的编码可以使每符号差错的比特差错最小化。
由于复杂电路引起的实现困难通过近年来在集成电路技术中的进步而被逐渐减轻。此外，对有效利用频率和传输功率的要求正变得更强烈。
对于相位数不为2ⁿ的相移键控技术，对三相、五相、六相和七相相移键控调制的构造进行了命题研究(例如，参考S.Noda，K.Nakamura和K.Koga的“Performance and application of PSK modulation whose number ofphases is not a power of 2”，Proceeding of ISITA′02，西安，第239至242页，2002年10月)。在三相相位调制的情况下，对其构造方法(例如，参考日本专利早期公开No.53-147454、2003-060721、2003-110644)和用于使比特差错最小化的编码方法(例如，参考日本专利早期公开No.2004-129013和S.Noda，K.Nakamura和K.Koga的“Performance and application of PSK modulation whose number of phases isnot a power of 2”，Proceeding of ISITA′02，西安，第239至242页，2002年10月)进行了公开。还对涉及六相相位调制的纠错编码的技术进行了公开(例如，参考日本专利早期公开No.2003-204365和2003-204316)。
此外，关于三相相位调制，对构造方法(例如，参考日本专利早期公开No.53-147454、2003-060721、2003-110644)和用于使比特差错最小化的编码方法(例如，参考日本专利早期公开No.2004-129013和S.Noda，K.Nakamura和K.Koga的“Performance and application of PSKmodulation whose number of phases is not a power of 2”，Proceeding ofISITA′02，西安，第239至242页，2002年10月)进行了公开。其申请人还对用于改善六相相位调制的差错率的编码方法作出了课题研究。
为此，在例如2ⁿ相位调制中n＝2的情况下，其是四相相位调制。为了使每符号差错的比特差错最小化，鉴于在热噪声环境下差错主要发生在相邻信号点处，因此需要用于使相邻信号点之间的汉明距离最小化的编码。为了满足此要求，格雷编码是公知的。
但是，在将格雷编码应用到六相相位调制的情况下，存在每符号差错中的比特差错没有被最小化的问题。这是因为，当物理差错发生在相邻信号点之间时，符号的信号点之间的汉明距离有赖于相关符号的其他符号。结果，存在应用诸如格雷编码的传统编码的六相相位调制具有低劣的差错率特性的问题。对于六相相位调制，尚未阐明用于使每符号差错的比特差错最小化的编码方法。
因此，本发明的一个目的是提供能够解决此问题并使六相相位调制方法中的误比特率最小化的调制和解调系统、调制器、解调器及用于其的相位调制方法和相位解调方法。
本发明的另一个目的是提供能够简化六相相位调制方法中的电路构造的调制和解调系统、调制器、解调器及用于其的相位调制方法和相位解调方法。
发明内容
根据本发明的调制和解调系统是这样一种调制和解调系统，其用于实现六进制的发送二进制信号的相移键控调制和复原二进制信号的相移键控解调，其中：
调制器具有用于将长度b的二进制信号转换为长度m的六进制信号的数据转换装置；
所述数据转换装置包括用于将长度b-m的二进制信号转换为长度m的三进制信号的转换装置；且
使用二进制信号B和三进制信号T将第一至第六相位表达为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。
根据本发明的另一种调制和解调系统是这样一种调制和解调系统，其用于实现六进制的发送二进制信号的相移键控调制和复原二进制信号的相移键控解调，其中：
解调器具有用于将长度m的六进制信号转换为长度b地二进制信号的数据转换装置；
所述数据转换装置包括用于将长度m的三进制信号转换为长度b-m的二进制信号的转换装置；且
第一至第六相位被分别分配给作为通过使用二进制信号B和三进制信号T被表示为(B，T)的六进制信号(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。
根据本发明的调制器是这样一种调制器，其用于将二进制信号相位调制为六进制信号并输出该信号，包括：
用于将长度b的二进制信号转换为长度m的六进制信号的数据转换装置；其中：
所述数据转换装置包括用于将长度b-m的二进制信号转换为长度m的三进制信号的转换装置；且
第一至第六相位通过使用二进制信号B和三进制信号T被表达为(B，T)，并且分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。
根据本发明的解调器是这样一种解调器，其用于接收被相位调制的六进制信号并将其相位解调为在由调制器进行转换之前的二进制信号，其中：
所述解调器具有用于将长度m的六进制信号转换为长度b的二进制信号的数据转换装置；
所述数据转换装置包括用于将长度m的三进制信号转换为长度b-m的二进制信号的转换装置；且
第一至第六相位被分别分配给作为通过使用二进制信号B和三进制信号T表示为(B，T)的六进制信号(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。
根据本发明的相位调制方法是一种用于调制和解调系统的相位调制方法，所述调制和解调系统用于实现六进制的发送二进制信号的相移键控调制和复原二进制信号的相移键控解调，其中：
调制器执行将长度b的二进制信号转换为长度m的六进制信号的数据转换处理；
所述数据转换处理包括用于将长度b-m的二进制信号转换为长度m的三进制信号的转换处理；且
使用二进制信号B和三进制信号T将第一至第六相位表示为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。
根据本发明的相位解调方法是一种用于调制和解调系统的相位解调方法，所述调制和解调系统用于实现六进制的发送二进制信号的相移键控调制和复原二进制信号的相移键控解调，其中：
解调器执行用于将长度m的六进制信号转换为长度b的二进制信号的数据转换处理；
所述数据转换处理包括用于将长度m的三进制信号转换为长度b-m的二进制信号的转换处理；且
第一至第六相位被分别分配给作为通过使用二进制信号B和三进制信号T被表示为(B，T)的六进制信号(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。
根据本发明的另一种相位调制方法是这样一种相位调制方法，其用于在b作为整数并且m作为约等于并大于b/log₂6的整数的情况下，将长度b的二进制信号转换为长度m的六进制信号并且与六进制相位信号相对应地发送二进制信号，其中：
用于将长度b的二进制信号转换为长度m的六进制信号的数据转换处理包括用于将长度b-m的二进制信号转换为长度m的三进制信号的处理；且
使用二进制信号B和三进制信号T将第一至第六相位表示为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。
更具体而言，根据本发明的调制和解调系统是这样一种调制和解调系统，其用于在b作为整数并且m作为约等于并大于b/log₂6的整数的情况下，将长度b的二进制信号转换为长度m的六进制信号并且与六进制相位信号相对应地发送二进制信号，其中：
用于将长度b的二进制信号转换为长度m的六进制信号的数据转换部分将长度b-m的二进制信号转换为长度m的三进制信号；且
使用二进制信号B和三进制信号T将第一至第六相位表示为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。
当将长度b-m的二进制信号转换为长度m的三进制信号时，其将长度b-m的二进制信号与长度m的三进制信号相关联，以减小与长度m的三进制信号的全部李距离为1的差错相对应的长度b-m的二进制信号的每比特的平均差错率，从而将长度b的二进制信号转换为长度m的六进制信号。
当在b＝5、m＝2的情况下将长度b-m的二进制信号转换为长度m的三进制信号时，数据转换部分根据如下的转换规则将长度3的二进制信号转换为长度2的三进制信号，以作为长度3的二进制信号和长度2的三进制信号之间的对应，所述转换规则在以八个长度3的二进制信号作为一个集合的情况下将以下四个集合之一分配给具有八个长度2的三进制信号的集合((0，0)、(0，1)、(0，2)、(1，0)，(1，1)，(1，2)，(2，0)和(2，1))：
((0，0，0)，(0，0，1)，(0，1，1)，(1，1，0)，(1，1，1)，(0，1，0)，(1，0，0)和(1，0，1))，
((0，0，0)，(0，0，1)，(0，1，0)，(1，1，0)，(1，1，1)，(0，1，1)，(1，0，0)和(1，0，1))，
((0，0，0)，(0，1，1)，(0，0，1)，(1，0，0)，(1，1，1)，(1，0，1)，(0，1，0)和(1，1，0))和
((0，0，0)，(0，1，1)，(0，0，1)，(1，0，0)，(1，1，1)，(1，0，1)，(1，1，0)和(0，1，0))。
此外，用于根据该四个集合的转换规则将长度3的二进制信号转换为长度2的三进制信号的数据转换部分将长度3的二进制信号(v2，v1，v0)[(v2，v1，v0)是(0，0，1)、(0，1，0)、(0，1，1)、(1，0，0)、(1，0，1)、(1，1，0)和(1，1，1)之一1分别添加到长度3的二进制信号(b2，b1，b0)，以将作为(b2+v2，b1+v1，b0+v0)(操作符+表示异或)的每个比特分配给长度2的三进制信号((0，0)、(0，1)、(0，2)、(1，0)、(1，1)、(1，2)、(2，0)和(2，1))，以便将长度3的二进制信号转换为长度2的三进制信号。
此外，对于根据该四个集合的转换规则在长度2的三进制信号和长度3的二进制信号之间的转换规则，所述数据转换部分对于已将上述四个集合从长度3的二进制信号转换到长度2的三进制信号的三十二个集合替换二进制信号(b2，b1，b0)的每个比特，以将作为(b2，b0，b1)、(b1，b0，b2)、(b1，b2，b0)、(b0，b1，b2)和(b0，b2，b 1)的每个比特分配给长度2的三进制信号((0，0)、(0，1)、(0，2)、(1，0)，(1，1)，(1，2)，(2，0)和(2，1))，从而将长度3的二进制信号转换为长度2的三进制信号。
在六相相位调制中，用于将长度b的二进制信号转换为长度m的六进制信号的数据转换部分包括用于将长度b-m的二进制信号转换为长度m的三进制信号的装置，并且使用二进制信号B和三进制信号T将第一至第六相位表示为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)，以使得(0，2)和(1，2)之间以及(1，0)和(0，0)之间的汉明距离为1。所以，在六相相位调制中，与(0，0)、(0，1)、(0，2)、(1，0)，(1，1)和(1，2)的情况相比汉明距离更小，因此可以减小误比特率。
用于将长度b-m的二进制信号转换为长度m的三进制信号的装置将长度b-m的二进制信号与长度m的三进制信号相关联，以减小与长度m的三进制信号的全部李距离为1的差错相对应的长度b-m的二进制信号的每比特的平均差错率。因此，(0，0)和(0，1)之间、(0，1)和(0，2)之间、(1，2)和(1，1)之间以及(1，1)和(1，0)之间的汉明距离分别更小，由此可以减小误比特率。
根据本发明的调制和解调系统是这样一种调制和解调系统，其用于使调制器执行将长度5的二进制信号转换为长度2的六进制信号的数据转换以将信号作为六进制相位调制信号发送，并用于使解调器接收和逆转换该六进制相位调制信号以成为由所述调制器进行转换之前的二进制信号，其中：
用于执行所述数据转换的装置具有用于将长度3的二进制信号转换为长度2的三进制信号的转换装置；
使用二进制信号B和三进制信号T将第一至第六相位表达为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)；
长度2的三进制信号被环形排列以在每个相邻组合中具有一个李距离为1的差错，并且长度3的二进制信号与长度2的三进制信号相关联以使长度3的二进制信号之间的汉明距离为1；且
用于执行所述数据转换的所述装置通过使用长度3的二进制信号和长度2的三进制信号之间的对应将长度5的二进制信号转换为长度2的六进制信号。
根据本发明的调制器是一种用于调制和解调系统的调制器，所述调制和解调系统用于使调制器执行将长度5的二进制信号转换为长度2的六进制信号的数据转换以将信号作为六进制相位调制信号发送，并用于使解调器接收和逆转换该六进制相位调制信号以成为由所述调制器进行转换之前的二进制信号，其中：
用于执行所述数据转换的装置具有用于将长度3的二进制信号转换为长度2的三进制信号的转换装置；
使用二进制信号B和三进制信号T将第一至第六相位表示为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)；
长度2的三进制信号被环形排列以在每个相邻组合中具有一个李距离为1的差错，并且长度3的二进制信号与长度2的三进制信号相关联以使长度3的二进制信号之间的汉明距离为1；且
执行所述数据转换的所述装置通过使用长度3的二进制信号和长度2的三进制信号之间的对应将长度5的二进制信号转换为长度2的六进制信号。
根据本发明的解调器是一种用于调制和解调系统的解调器，所述调制和解调系统用于使调制器执行将长度5的二进制信号转换为长度2的六进制信号的数据转换以将信号作为六进制相位调制信号发送，并用于使解调器接收和逆转换该六进制相位调制信号以成为由所述调制器进行转换之前的二进制信号，其中：
用于将六进制相位调制信号逆转换为二进制信号的装置包括用于将长度2的三进制信号转换为长度3的二进制信号的转换装置；
使用二进制信号B和三进制信号T将第一至第六相位表示为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)；
长度2的三进制信号被环形排列以在每个相邻组合中具有一个李距离为1的差错，并且长度3的二进制信号与长度2的三进制信号相关联以使长度3的二进制信号之间的汉明距离为1；且
用于将六进制相位调制信号逆转换为二进制信号的装置通过使用长度3的二进制信号和长度2的三进制信号之间的对应将六进制相位调制信号逆转换为所述调制器进行转换之前的二进制信号。
根据本发明的相位调制方法是一种用于调制和解调系统的相位调制方法，所述调制和解调系统用于使目的地解调器接收并相位解调由调制器相位调制并输出的六进制信号，以成为由所述调制器进行转换之前的二进制信号，其中：
所述调制器执行将长度5的二进制信号转换为长度2的六进制信号的数据转换处理；
所述数据转换处理包括用于将长度3的二进制信号转换为长度2的三进制信号的转换处理；
使用二进制信号B和三进制信号T将第一至第六相位表示为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)；
长度2的三进制信号被环形排列以在每个相邻组合中具有一个李距离为1的差错，并且长度3的二进制信号与长度2的三进制信号相关联以使长度3的二进制信号之间的汉明距离为1；且
所述数据转换处理通过使用长度3的二进制信号和长度2的三进制信号之间的对应将长度5的二进制信号转换为长度2的六进制信号。
根据本发明的相位解调方法是一种用于调制和解调系统的相位解调方法，所述调制和解调系统用于使调制器执行将长度5的二进制信号转换为长度2的六进制信号的数据转换以将信号作为六进制相位调制信号发送，并用于使解调器接收和逆转换该六进制相位调制信号以成为由所述调制器进行转换之前的二进制信号，其中：
所述解调器执行用于将六进制相位调制信号逆转换为由所述调制器进行转换之前的二进制信号的逆转换处理；
所述逆转换处理包括用于将长度2的三进制信号转换为长度3的二进制信号的转换处理；
使用二进制信号B和三进制信号T将第一至第六相位表示为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)；
长度2的三进制信号被环形排列以在每个相邻组合中具有一个李距离为1的差错，并且长度3的二进制信号与长度2的三进制信号相关联以使长度3的二进制信号之间的汉明距离为1；且
所述逆转换处理使用长度3的二进制信号和长度2的三进制信号之间的对应将六进制相位调制信号逆转换为所述调制器进行转换之前的二进制信号。
更具体而言，根据本发明的调制和解调系统是这样一种调制和解调系统，其用于使调制器执行将长度“5”的二进制信号转换为长度“2”的六进制信号的数据转换以将信号作为六进制相位调制信号发送，并用于使解调器接收和逆转换该六进制相位调制信号以成为由所述调制器进行转换之前的二进制信号，其中：用于执行所述数据转换的装置具有用于将长度“3”的二进制信号转换为长度“2”的三进制信号的转换装置；使用二进制信号B和三进制信号T将第一至第六相位表示为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)；长度“2”的三进制信号被环形排列以在每个相邻组合中具有一个李距离为1的差错，并且长度“3”的二进制信号与长度“2”的三进制信号相关联以使长度“3”的二进制信号之间的汉明距离为1；且执行所述数据转换的所述装置通过使用长度“3”的二进制信号和长度“2”的三进制信号之间的对应将长度“5”的二进制信号转换为长度“2”的六进制信号。
根据本发明的调制器是一种用于如下系统的调制器，所述系统用于使调制器执行将长度“5”的二进制信号转换为长度“2”的六进制信号的数据转换以将信号作为六进制相位调制信号发送，并用于使解调器接收和逆转换该六进制相位调制信号以成为由所述调制器进行转换之前的二进制信号，其中：用于执行所述数据转换的装置具有用于将长度“3”的二进制信号转换为长度“2”的三进制信号的转换装置；使用二进制信号B和三进制信号T将第一至第六相位表示为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)；长度“2”的三进制信号被环形排列以在每个相邻组合中具有一个李距离为1的差错，并且长度“3”的二进制信号与长度“2”的三进制信号相关联以使长度“3”的二进制信号之间的汉明距离为1；且执行所述数据转换的所述装置通过使用该对应将长度“5”的二进制信号转换为长度“2”的六进制信号。
根据本发明的解调器是一种用于如下系统的解调器，所述系统用于使调制器执行将长度“5”的二进制信号转换为长度“2”的六进制信号的数据转换以将信号作为六进制相位调制信号发送，并用于使解调器接收和逆转换该六进制相位调制信号以成为由所述调制器进行转换之前的二进制信号，其中：所述解调器执行用于将六进制相位调制信号逆转换为二进制信号的逆转换处理；所述逆转换处理包括将长度“2”的三进制信号转换为长度“3”的二进制信号的转换处理；使用二进制信号B和三进制信号T将第一至第六相位表示为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)；长度“2”的三进制信号被环形排列以在每个相邻组合中具有一个李距离为1的差错，并且长度“3”的二进制信号与长度“2”的三进制信号相关联以使长度“3”的二进制信号之间的汉明距离为1；且所述逆转换处理通过使用该对应将六进制相位调制信号逆转换为转换之前的二进制信号。
根据本发明的相位调制方法是一种用于调制和解调系统的相位调制方法，所述调制和解调系统用于使调制器执行将长度“5”的二进制信号转换为长度“2”的六进制信号的数据转换以将信号作为六进制相位调制信号发送，并用于使解调器接收和逆转换该六进制相位调制信号以成为由所述调制器进行转换之前的二进制信号，其中：所述调制器执行将长度“5”的二进制信号转换为长度“2”的六进制信号的数据转换处理；所述数据转换处理包括用于将长度“3”的二进制信号转换为长度“2”的三进制信号的转换处理；使用二进制信号B和三进制信号T将第一至第六相位表示为(B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)；长度“2”的三进制信号被环形排列以在每个相邻组合中具有一个李距离为1的差错，并且长度“3”的二进制信号与长度“2”的三进制信号相关联以使长度“3”的二进制信号之间的汉明距离为1；且所述数据转换处理通过使用该对应将长度“5”的二进制信号转换为长度“2”的六进制信号。
根据本发明的相位解调方法是一种用于调制和解调系统的相位解调方法，所述调制和解调系统用于使调制器执行将长度“5”的二进制信号转换为长度“2”的六进制信号的数据转换以将信号作为六进制相位调制信号发送，并用于使解调器接收和逆转换该六进制相位调制信号以成为由所述调制器进行转换之前的二进制信号，其中：所述解调器执行用于将六进制相位调制信号逆转换为二进制信号的逆转换处理；所述逆转换处理包括用于将长度“2”的三进制信号转换为长度“3”的二进制信号的转换处理；使用二进制信号B和三进制信号T将第一至第六相位表示为B，T)，它们分别是(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)；长度“2”的三进制信号被环形排列以在每个相邻组合中具有一个李距离为1的差错，并且长度“3”的二进制信号与长度“2”的三进制信号相关联以使长度“3”的二进制信号之间的汉明距离为1；且所述逆转换处理使用该对应将六进制相位调制信号逆转换为转换之前的二进制信号。
在转换中，长度“3”的二进制信号根据如下的转换规则被转换为长度“2”的三进制信号，以作为长度“3”的二进制信号和长度“2”的三进制信号之间的对应，所述转换规则在以八个长度3的二进制信号作为一个集合的情况下将以下两个集合之一分配给具有八个长度2的三进制信号的集合((0，0)、(0，1)、(0，2)、(1，2)，(2，2)，(2，1)，(2，0)和(1，0))：
((0，0，0)，(0，0，1)，(0，1，1)，(0，1，0)，(1，1，0)，(1，1，1)，(1，0，1)和(1，0，0))和
((0，0，0)，(1，0，0)，(1，0，1)，(1，1，1)，(1，1，0)，(0，1，0)，(0，1，1)和(0，0，1))。
此外，根据所述转换规则，所述转换装置将长度3的二进制信号(v2，v1，v0)[(v2，v1，v0)是(0，0，1)、(0，1，0)、(0，1，1)、(1，0，0)、(1，0，1)、(1，1，0)和(1，1，1)之一]分别添加到长度3的二进制信号(b2，b1，b0)，以将作为(b2+v2，b1+v1，b0+v0)(操作符+表示异或)的每个比特分配给长度2的三进制信号(0，0)、(0，1)、(0，2)、(1，2)、(2，2)、(2，1)、(2，0)和(1，0)，以便根据所述转换规则将长度3的二进制信号转换为长度2的三进制信号或者将长度2的三进制信号转换为长度3的二进制信号。
此外，根据所述转换规则，所述转换装置替换二进制信号(b2，b1，b0)的每个比特，以将作为(b2，b0，b1)、(b1，b0，b2)、(b1，b2，b0)、(b0，b1，b2)和(b0，b2，b1)的每个比特分配给被从长度3的二进制信号转换到长度2的三进制信号的十六个集合，以根据所述转换规则将长度3的二进制信号转换为长度2的三进制信号或者将长度2的三进制信号转换为长度3的二进制信号。
因此，本发明的调制和解调系统可以使六相相位调制方法中的误比特率最小化并且还可以简化六相相位调制方法中的电路构造。
本发明的调制和解调系统通过具有下文将描述的构造和操作可以具有使六相相位调制方法中的误比特率最小化的效果。
本发明的其他调制和解调系统通过具有以下构造和操作可以具有简化六相相位调制中的电路构造的效果。
图1是示出根据本发明第一和第二实施例的调制和解调系统的构造的框图；
图2A至2C是示出根据本发明第一实施例的编码处理的示图；
图3是示出在根据本发明第一实施例的编码中离相邻信号点的汉明距离的示图；
图4是示出根据本发明第一实施例在格雷编码中离相邻信号点的汉明距离的示图；
图5是示出根据本发明第一实施例的差错率特性的比较的示图；
图6是示出根据本发明示例的调制器的构造的框图；
图7是示出根据本发明示例的解调器的构造的框图；
图8是示出根据本发明示例的调制器的操作的流程图；
图9是示出根据本发明示例的解调器的操作的流程图；
图10A至10C是示出根据本发明第二实施例的编码处理的示图；
图11A至11D是示出在根据本发明第二实施例的编码中离相邻信号点的汉明距离的示图；
图12A和12B是示出在相关技术的编码中离相邻信号点的汉明距离的示图；
图13A和13B是示出根据本发明第二实施例在格雷编码中离相邻信号点的汉明距离的示图；和
图14是示出根据本发明第二实施例的差错率特性的比较的示图。
下面，将参照附图说明本发明的第一实施例。图1是示出根据本发明第一实施例的调制和解调系统(通信系统)的构造的框图。在图1中，根据此实施例的通信系统3由其上安装有调制器1的发送器10和其上安装有解调器2的接收器20构成。
经调制器1相位调制并输出的六进制信号被解调器2接收并相位调制，以最终成为由调制器1进行转换之前的二进制信号。在调制器1的此处理中，如上所述，作为六进制信号(b_i，t_i)的(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)被分别分配给第一至第六相位。
由解调器2进行的六进制信号到二进制信号的转换可以如同利用本发明第一实施例的调制器1那样实现。例如，可以存储被发送的六进制信号并将它们顺序转换成长度b的二进制信号，由此通过长度m的六进制信号输出它们。
在解调器2的此处理中，第一至第六相位作为六进制信号(b_i，t_i)分别分配给(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。
图2A至2C是示出根据本发明第一实施例的编码处理的示图，图3是示出在根据本发明第一实施例的编码中离相邻信号点的汉明距离的示图，图4是示出根据本发明第一实施例在格雷编码中离相邻信号点的汉明距离的示图，和图5是根据本发明第一实施例的差错率特性的比较的示图。将参照图1至5对根据本发明第一实施例的通信系统3的操作进行说明。
图2C示出了在将输入信号(b2，b1，b0)编码为两符号的相关三进制信号(T1，T0)情况下的对应表。图2B示出了在将输入信号(b4，b3)编码为两符号的非相关二进制信号B1、B0情况下的对应表。图2A示出了在将相关三进制信号(T1，T0)和非相关二进制信号B1、B0编码为六进制相位情况下的对应表。
接着，在图2A所示的对应表中，相位2和3之间以及相位5和0之间的汉明距离为1，因为仅有1比特的二进制信号不同。在图2A所示的对应表中，在相位0和1之间、相位1和2之间、相位3和4之间以及相位4和5之间仅有1比特的三进制信号不同，其中汉明距离被编码为最小。
图3示出了在应用根据本发明第一实施例的编码的情况下，相邻信号点之间的汉明距离的平均值。其是在每个六进制信号h1、h0发生±1差错的情况下二进制信号的大约一个差错的汉明距离。汉明距离的平均值是19/16。
图4示出了在应用格雷编码的情况下，相邻信号点之间的汉明距离的平均值。其是在每个六进制信号h1、h0发生±1差错的情况下二进制信号的大约一个差错的汉明距离。汉明距离的平均值是2。
在本发明第一实施例的另一个示例中，其基本构造如同以上对于六相相位调制中b＝5、m＝2的情况所说明的那样。对于将长度b的二进制信号转换为长度m的六进制信号的数据转换部分，其他构造也是可以的。例如，为了最小化差错率，本发明此实施例的技术也可以应用到(18，7)、(23，9)和(31，12)作为(b，m)组合的情况。
N相相位调制的误比特率通常由以下方程式表示。
P = β η erfc ( sin ( π / N ) ηγ ) - - - ( 1 ) ]]>
erfc ( x ) = 2 π ∫ x ∞ e - t 2 dt - - - ( 2 ) ]]>
此处，β是误比特系数并且也是离相邻信号点的平均汉明距离。误比特系数β根据二进制信号的编码具有不同的值。η是发送效率，当利用m符号发送b比特时其为b/m。γ是每比特的信号能量与每比特的噪声功率密度之比(Eb/No)。N是相位数，根据本发明此实施例为N＝6。erfc(x)是互补差错函数。
在六相相位调制中应用格雷编码的情况下，β＝2。在应用根据本发明第一实施例的编码的情况下，β＝19/16。所以，在应用根据本发明第一实施例的编码的情况下可以将比特差错的数量减小约百分之40。更具体而言，根据本发明此实施例可以最小化误比特率特性。
图5示出了在应用根据本发明第一实施例的编码情况下的差错率特性对应用格雷编码情况下的差错率特性的比较。根据本发明第一实施例的编码是BER＝10^-3并且优于所要求的Eb/No约0.4dB。
对于本发明的第一实施例，与将5比特的二进制信号转换成两符号的六进制信号的情况相比，其可以通过将5比特中3比特的二进制信号转换为两符号的三进制信号并只是对5比特中2比特的二进制信号改变连接来实现该转换。因此，可以简化电路。
[示例]
下面，将参照附图说明本发明的示例。根据本发明示例的调制和解调系统(通信系统)具有与图1所示根据本发明上述实施例的通信系统3相同的构造及操作。
图6是示出根据本发明示例的调制器的构造的框图。在图6中，根据本发明示例的调制器1由串行并行转换器11、二进制到三进制转换器12、并行到串行转换器(多路复用器)13和六进制调制电路14构成。
串行并行转换器11输入b比特的串行二进制信号数据并输出(b-m)比特和m比特的并行二进制信号数据。二进制到三进制转换器12将(b-m)比特的并行二进制信号数据转换成三进制信号。
并行到串行转换器13将从串行并行转换器11输出的m比特二进制信号数据与从二进制到三进制转换器12输出的m比特三进制信号数据组合起来，以将它们转换成一条串行信号。六进制调制电路14将从并行到串行转换器13顺序输出的六进制信号调制为六进制相位信号。
在此情况下，并行到串行转换器13接收从二进制到三进制转换器12输出的长度m的三进制信号(t_m-1，t_m-2，…，t₁，t₀)和从串行并行转换器11输出的长度m的二进制信号(b_m-1，b_m-2，…，b₁，b₀)以输出它们作为六进制信号(b_i，t_i)(i＝0，1，…，m-1)。
六进制调制器14将作为六进制信号(b_i，t_i)的(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)分别分配给第一至第六相位。
在此情况下，认为在热噪声环境下差错主要发生在相邻信号点处。由于二进制信号或者三进制信号在相邻信号点处有错并且三进制信号中的差错被最小化，因此与所发送的六进制信号的全部差错相对应，二进制信号的平均差错率被最小化。
图7是示出根据本发明示例的解调器的构造的框图。在图7中，根据本发明示例的解调器2由六进制解调器电路21、串行并行转换器(分离电路)22、三进制到二进制转换器23和并行到串行转换器24构成。
六进制解调器电路21解调六进制相位信号，并且串行并行转换器22将从六进制解调器电路21输入的一条串行信号转换为m比特的二进制信号数据和m位三进制信号数据的组合。三进制到二进制转换器23将m位三进制信号转换为(b-m)比特的二进制信号。
并行到串行转换器24输入从三进制到二进制转换器23输出的并行(b-m)比特和从串行并行转换器22输出的并行m比特的二进制信号数据，并输出m比特的串行二进制信号数据。
在此情况下，六进制解调器电路2将作为六进制信号(b_i，t_i)的第一至第六相位分别分配给(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。
串行并行转换器22输入六进制信号(b_i，t_i)(i＝0，1，…，m-1)，并且输出长度m的三进制信号(t_m-1，t_m-2，…，t₁，t₀)和长度m的二进制信号(b_m-1，b_m-2，…，b₁，b₀)。
在此情况下，认为在热噪声环境下差错主要发生在相邻信号点处。由于二进制信号或者三进制信号在相邻信号点处有错并且三进制信号中的差错被最小化，因此与所发送六进制信号的全部差错相对应，二进制信号的平均差错率被最小化。
图8是示出根据本发明示例的调制器操作的流程图。将参照图1、6和8对根据本发明示例的调制器1的操作进行说明。
调制器1在串行并行转换器11中执行用于输入b比特的串行二进制信号数据并且输出(b-m)比特和m比特并行二进制信号数据的串行到并行转换处理(图8中的步骤S1)。随后，调制器1在二进制到三进制转换器12中执行用于将(b-m)比特并行二进制信号数据转换为三进制信号的二进制到三进制转换处理(图8中的步骤S2)。
接着，调制器1在并行到串行转换器13中执行并行到串行转换处理，该处理用于将从步骤S1的串行到并行转换处理输出的m比特二进制信号数据和步骤S2的二进制到三进制转换处理输出的m位三进制信号数据组合起来，以将它们转换成一条串行信号(图8中的步骤S3)。
最后，调制器1在六进制调制电路14中执行六进制调制处理，该处理用于将从步骤S3的并行到串行转换处理顺序输出的六进制信号转换为六进制相位信号(图8中的S4)。
在此情况下，步骤S3的并行到串行转换处理接收从步骤S2的二进制到三进制转换处理输出的长度m的三进制信号(t_m-1，t_m-2，…，t₁，t₀)和从步骤S1的串行到并行转换处理输出的长度m的二进制信号(b_m-1，b_m-2，…，b₁，b₀)，以输出它们作为六进制信号(b_i，t_i)(i＝0，1，…，m-1)。
步骤S4的六进制调制处理将作为六进制信号(b_i，t_i)的(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)分别分配给第一至第六相位。
在此情况下，认为在热噪声环境下差错主要发生在相邻信号点处。由于二进制信号或者三进制信号在相邻信号点处有错并且三进制信号中的差错被最小化，因此与所发送六进制信号的全部差错相对应，二进制信号的平均差错率被最小化。
图9是示出根据本发明示例的解调器2的操作的流程图。将参照图1、7和9对根据本发明示例的解调器2的操作进行说明。
解调器2在六进制解调器电路21中执行用于解调六进制相位信号的六进制解调处理(步骤9中的步骤S11)，和在串行并行转换器22中执行用于将从步骤S11的六进制解调处理输出的一条串行信号转换为m比特二进制信号数据和m位三进制信号数据的组合的串行到并行转换处理(图9中步骤S12)。
随后，解调器2在三进制到二进制转换器23中执行用于将m位三进制信号转换为(b-m)比特二进制信号的三进制到二进制转换处理(图9中步骤S13)，并且在并行到串行转换器24执行并行到串行处理，改处理用于输入从步骤S12的三进制到二进制转换处理输出的并行(b-m)比特二进制信号数据和从步骤S11的串行到并行转换处理输出的并行m比特二进制信号数据，并且输出m比特串行二进制信号数据(图9中的步骤S14)。
在此情况下，步骤S11的六进制解调处理将作为六进制信号(b_i，t_i)的第一至第六相位分别分配给(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。
步骤S12的串行到并行转换处理输入六进制信号(b_i，t_i)(i＝0，1，…，m-1)并输出长度m的三进制信号(t_m-1，t_m-2，…，t₁，t₀)和长度m的二进制信号(b_m-1，b_m-2，…，b₁，b₀)。
在此情况下，认为在热噪声环境下差错主要发生在相邻信号点处。由于二进制信号或者三进制信号在相邻信号点处有错并且三进制信号中的差错被最小化，因此与所发送六进制信号的全部差错相对应，二进制信号的平均差错率被最小化。
由此根据此示例可以在六相相位调制方法中具有使误比特率最小化并且简化电路构造的效果。
接着，将参照附图说明本发明的第二实施例。根据本发明第二实施例的调制和解调系统(通信系统)具有与第一实施例相同的构造(图1)。在图1中，根据此实施例的通信系统3由其上安装有调制器1的发送器10和其上安装有解调器2的接收器20构成。
由调制器1相位调制并输出的六进制信号被解调器2接收并相位调制，以最终成为由调制器1进行转换之前的二进制信号。如上所述，调制器1的此处理通过使六进制信号被表示为(B_i，T_i)(其中i＝1作为第一符号，i＝2作为第二符号，二进制信号作为Bi和三进制信号作为Ti)而将(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)分别分配给第一至第六相位。
由解调器2进行的六进制信号到二进制信号的转换可以如同利用本发明第二实施例的调制器1那样实现。例如，可以存储被发送的六进制信号并将每个长度2的六进制信号顺序转换成长度5的二进制信号以输出它们。解调器2的此处理将作为六进制信号(B_i，T_i)的第一至第六相位分别分配给(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。
图10A至10C是示出根据本发明第二实施例的编码处理的示图，图11A至11D是示出在根据本发明第二实施例的编码中离相邻信号点的汉明距离的示图，图12A和12B是示出在相关技术的编码中离相邻信号点的汉明距离的示图，图13A和13B是示出在格雷编码中离相邻信号点的汉明距离的示图，和图14是示出根据本发明第二实施例的差错率特性的比较的示图。将参照图1和10至14对根据本发明第二实施例的通信系统3的操作进行说明。
图10C示出了在将输入信号(b2，b1，b0)编码为两符号的相关三进制信号(T1，T2)情况下的对应表。当两符号的三进制信号(T1，T2)被环形排列时，所有相邻信号点之间的李距离(Lee distance)是1。更具体而言，其是(0，0)-(0，1)-(0，2)-(1，2)-(2，1)-(2，0)-(2，1)(-(0，0))。对应于两符号的三进制信号的二进制3比特信号(b2，b1，b0)是(0，0，0)-(0，0，1)-(0，1，1)-(0，1，0)-(1，1，0)-(1，1，1)-(1，0，1)和(1，0，0)(-(0，0，0))。
所以，根据本发明第二实施例的编码处理，长度“2”的三进制信号被环形排列以在每个相邻组合中为李距离1的差错，并且长度“3”的二进制信号与长度“2”的三进制信号相关联以使得长度3的二进制信号之间的汉明距离为1。
图10B示出了在将输入信号(b4，b3)编码为两符号的非相关二进制信号B1、B2情况下的对应表。图10A示出了在将相关三进制信号(T1，T2)和非相关二进制信号(B1、B2)编码为六进制相位情况下的对应表。下标1和2分别指示第一附号和第二符号。
接着，根据图10A所示的对应表，相位2和3之间以及相位5和0之间的汉明距离为1，因为仅有Bi的1比特的二进制信号不同。根据图10A所示的对应表，分别在相位0和1之间、相位1和2之间、相位3和4之间以及相位4和5之间汉明距离被编码为最小，因为仅有一条Ti的三进制信号不同。
图11A至图11D示出了在应用根据本发明第二实施例情况下相邻信号点之间的汉明距离。当每个六进制信号发生±1差错时，二进制信号Bi发生汉明距离1的差错。三进制信号Ti发生有李距离1的差错，例如0→1、1→2和2→1，并且不发生例如0→2和2→0的差错。
对于图11A所示的编码，当第一符号从0误为1时存在第二符号为0、1和2的三种情况，其中离差错符号的汉明距离分别是1、2和1。当第二符号从0误为1时，存在第一符号为0、1和2的三种情况，其中离差错符号的汉明距离分别是1、2和1。因此，当三进制信号从0误为1时平均汉明距离是4/3。类似地，当三进制信号分别发生例如1→0、1→2和2→1的差错时平均汉明距离是1、1和1。
所以，当六进制相位发生如0→1、1→2、2→3、3→4、4→5和5→0的误差时，发生如三进制信号0→1、三进制信号1→2、二进制信号0→1、三进制信号2→1、三进制信号1→0和二进制信号1→0的误差。考虑到六进制信号0、2、3、和5的概率是6/32和六进制信号1和4的概率是4/32，整个六进制信号的平均汉明距离是(4/3+1+1+1)×6/32+(1+1)×4/32＝17/16。在图11A至11D中，未发送的三进制信号(2，2)的二进制信号是(1，1，1)。但是，在其他情况下平均汉明距离也是17/16。
参照图11A至11D，在应用根据本发明第二实施例的编码的情况下，当每个六进制信号发生±1差错时相邻信号点之间的汉明距离平均值是17/16。
图12A和12B示出了在应用根据相关技术实施例的编码情况下相邻信号点之间的汉明距离的平均值。在每个六进制信号发生±1差错的情况下，在二进制信号的差错之前和之后的汉明距离平均值是19/16。
图13A和13B示出了在应用根据本发明第二实施例的编码的情况下相邻信号点之间的汉明距离的平均值。其是在每个六进制信号h1、h0发生±1差错情况下在二进制信号的差错之前和之后的汉明距离。汉明距离的平均值是19/16。
图13A和13B示出了在应用格雷编码情况下相邻信号点之间的汉明距离的平均值。在每个六进制信号发生±1差错情况下在二进制信号的差错之前和之后的汉明距离平均值是2。
通常，N相相位调制的误比特率P可以由上述方程式(1)和(2)表达。此处，β表示相邻信号点的平均汉明距离之和。此系数β根据二进制信号的编码具有不同的值。η是发送效率，当利用两符号发送5比特时其为5/2。γ是每比特的信号能量与噪声功率密度之比(Eb/No)。N是相位数，根据本发明此实施例为N＝6。erfc(x)是互补差错函数。
在应用六相相位调制中的格雷编码的情况下，β＝2。在应用相关技术的编码的情况下，β＝19/16。在应用根据本发明第二实施例的编码的情况下，β＝17/16。所以，在应用根据本发明第二实施例的编码的情况下，相对格雷编码可以将比特差错的数量减小约百分之7，而相对相关技术的编码可以减小约百分之10。更具体而言，根据本发明此实施例可以最小化误比特率特性。
图14示出了在应用根据本发明第二实施例的编码情况下的差错率特性对应用格雷编码情况下的差错率特性的比较。根据本发明第二实施例的编码是BER＝10^-3并且优于所要求的Eb/No约0.4dB。
对于本发明的第二实施例，与将5比特二进制信号转换成两符号的六进制信号的情况相比，其可以通过将5比特中3比特的二进制信号转换为两符号的三进制信号并只是对5比特中2比特的二进制信号改变连接来实现该转换。因此，可以简化电路。
[示例]
接着，将参照附图说明本发明的实施例。根据本发明实施例的调制和解调系统(通信系统)具有与图1所示根据本发明上述第二实施例的通信系统3相同的构造及操作。
根据本发明实施例的调制器的构造与第一实施例的构造(图6)相同。在图6中，调制器1由串行并行转换器11、二进制到三进制转换器12、并行到串行转换器(多路复用器)13和六进制调制电路14构成。
串行并行转换器11输入5比特的串行二进制信号数据并输出3比特和2比特的并行二进制信号数据。二进制到三进制转换器12将3比特的并行二进制信号数据转换成三进制信号。并行到串行转换器13将从串行并行转换器11输出的2比特二进制信号数据与从二进制到三进制转换器12输出的2位三进制信号数据组合起来，以将它们转换成一条串行信号。六进制调制电路14将从并行到串行转换器13顺序输出的六进制信号调制为六进制相位信号。
在此情况下，并行到串行转换器13接收从二进制到三进制转换器12输出的长度“2”的三进制信号(T₁，T₂)和从串行并行转换器11输出的长度2的二进制信号(B₁，B₂)以输出它们作为六进制信号(B_i，T_i)(i＝1，2)。
六进制调制器14将作为六进制信号(B_i，T_i)的(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)分别分配给第一至第六相位。此处，i＝1是第一符号，而i＝2是第二符号。
在此情况下，认为在热噪声环境下差错主要发生在相邻信号点处。由于二进制信号或者三进制信号在相邻信号点处有错并且三进制信号中的差错被最小化，因此与所发送六进制信号的全部差错相对应，二进制信号的平均差错率被最小化。
根据本发明示例的解调器的构造与第一实施例的构造(图7)相同。在图7中，解调器2由六进制解调器电路21、串行并行转换器(分离电路)22、三进制到二进制转换器23和并行到串行转换器24构成。
六进制解调器电路21解调六进制相位信号，并且串行并行转换器22将从六进制解调器电路21输入的一条串行信号转换为2比特的二进制信号数据和2位三进制信号数据的组合。三进制到二进制转换器23将2位三进制信号转换为3比特的二进制信号。并行到串行转换器24输入从三进制到二进制转换器23输出的并行3比特和从串行并行转换器22输出的并行2比特的二进制信号数据，并输出5比特的串行二进制信号数据。
在此情况下，六进制解调器电路2将作为六进制信号(B_i，T_i)的第一至第六相位分别分配给(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。此处，i＝1是第一符号，而i＝2是第二符号。
串行并行转换器22输入六进制信号(B_i，T_i)(i＝1，2)，并且输出长度“2”的三进制信号(T₁，T₂)和长度2的二进制信号(B₁，B₂)。在此情况下，认为在热噪声环境下差错主要发生在相邻信号点处。由于二进制信号或者三进制信号在相邻信号点处有错并且三进制信号中的差错被最小化，因此与所发送六进制信号的全部差错相对应，二进制信号的平均差错率被最小化。
根据本发明示例的调制器1的操作与第一实施例的操作(图8)相同。将参照图1、6和8对根据本发明示例的调制器1的操作进行说明。
调制器1在串行并行转换器11中执行用于输入5比特的串行二进制信号数据并且输出3比特和2比特并行二进制信号数据的串行到并行转换处理(图8中的步骤S1)。随后，调制器1在二进制到三进制转换器12中执行用于将3比特并行二进制信号数据转换为三进制信号的二进制到三进制转换处理(图8中的步骤S2)。
接着，调制器1在并行到串行转换器13中执行并行到串行转换处理，该处理用于将从步骤S1的串行到并行转换处理输出的2比特二进制信号数据和从步骤S2的二进制到三进制转换处理输出的2位三进制信号数据组合起来，以将它们转换成一条串行信号(图8中的步骤S3)。
最后，调制器1在六进制调制电路14中执行六进制调制处理，该处理用于将从步骤S3的并行到串行转换处理顺序输出的六进制信号转换为六进制相位信号(图8中的步骤S4)。
在此情况下，步骤S3的并行到串行转换处理接收从步骤S2的二进制到三进制转换处理输出的长度2的三进制信号(T₁，T₂)和从步骤S1的串行到并行转换处理输出的长度2的二进制信号(B₁，B₂)，以输出它们作为六进制信号(B_i，T_i)(i＝1，2)。
步骤S4的六进制调制处理将作为六进制信号(B_i，T_i)的(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)分别分配给第一至第六相位。此处，i＝1是第一符号，而i＝2是第二符号。
在此情况下，认为在热噪声环境下差错主要发生在相邻信号点处。由于二进制信号或者三进制信号在相邻信号点处有错并且三进制信号中的差错被最小化，因此与所发送六进制信号的全部差错相对应，二进制信号的平均差错率被最小化。
根据本发明示例的解调器2的操作与第一实施例的操作(图9)相同。将参照图1、7和9对根据本发明示例的解调器2的操作进行说明。
解调器2在六进制解调器电路21中执行用于解调六进制相位信号的六进制解调处理(步骤9中的步骤S11)，和在串行并行转换器22中执行用于将从步骤S11的六进制解调处理输入的一条串行信号转换为2比特二进制信号数据和2位三进制信号的组合的串行到并行转换处理(图9中步骤S12)。
随后，解调器2在三进制到二进制转换器23中执行用于将2位三进制信号转换为3比特二进制信号的三进制到二进制转换处理(图9中步骤S13)，并且在并行到串行转换器24执行并行到串行处理，该处理用于输入从步骤S12的三进制到二进制转换处理输出的并行3比特和从步骤S11的串行到并行转换处理输出的并行2比特二进制信号数据，并且输出2比特串行二进制信号数据(图9中的步骤S14)。
在此情况下，步骤S11的六进制解调处理将作为六进制信号(B_i，T_i)的第一至第六相位分别分配给(0，0)、(0，1)、(0，2)、(1，2)，(1，1)和(1，0)。此处，i＝1是第一符号，而i＝2是第二符号。
步骤S12的串行到并行转换处理输入六进制信号(B_i，T_i)(i＝1，2)并输出长度2的三进制信号(T₁，T₂)和长度2的二进制信号(B₁，B₂)。在此情况下，认为在热噪声环境下差错主要发生在相邻信号点处。由于二进制信号或者三进制信号在相邻信号点处有错并且三进制信号中的差错被最小化，因此与所发送六进制信号的全部差错相对应，二进制信号的平均差错率被最小化。
由此根据此示例可以在六相相位调制方法中具有使误比特率最小化并且简化电路构造的效果。