用于高速高分辨率数模转换的电流导引开关电路.pdf

本发明公开了一种用于在开关电路中降低假信号的方法和系统。该系统包括电流导引开关电路，所述电流导引开关电路包括连接到具有第一电流值的第一尾电流的主差分对开关。该系统还包括连接到主差分对开关上的辅差分对开关。该辅差分对开关连接到第二尾电流，以充分降低与主差分对开关相关的馈通电流。

1、  一种电流导引开关电路，包括：
主差分对开关，所述主差分对开关包括第一晶体管对，所述第一晶体管对各自具有第一和第二控制节点、第一和第二输出节点和尾电流节点；
辅差分对开关，所述辅差分对开关包括第二晶体管对，所述第二晶体管对各自具有第一和第二控制节点、第一和第二输出节点和尾电流节点；
其中，所述主差分对开关的第一和第二控制节点分别连接到所述辅差分对开关的第一和第二控制节点；
其中，所述主差分对开关的第一和第二输出节点分别交叉连接到所述辅差分对开关的第一和第二输出节点；
由所述主差分对开关的第一输出节点和所述辅差分对开关的第二输出节点形成第一连接节点；
由所述主差分对开关的第二输出节点和所述辅差分对开关的第一输出节点形成第二连接节点；
第一尾电流源，所述第一尾电流源具有第一电流值，连接到所述主差分对开关的尾电流节点；
第二尾电流源，所述第二尾电流源具有小于所述第一电流值的第二电流值，连接到所述辅差分对开关的尾电流节点；
一对串联晶体管，分别连接到所述第一和第二连接节点，所述串联晶体管对调节所述连接节点处的电压。

2、  根据权利要求1所述的电流导引开关电路，其特征在于，还包括第二对串联晶体管；所述第二对串联晶体管中，一只晶体管连接到所述主差分对开关尾电流节点和所述第一尾电流源之间，另一只晶体管连接到所述辅差分对开关尾电流节点和所述第二尾电流源之间。

3、  根据权利要求2所述的电流导引开关电路，其特征在于，还包括：
差分放大器电路，连接到所述主差分对开关以及所述辅差分对开关的控制节点，所述差分放大器电路包括用于接收差分输入信号的输入端；
偏置电路，所述偏置电路用作电源电压，为所述主差分对开关、辅差分对开关、第一和第二对串联晶体管提供偏置电压。

4、  根据权利要求3所述的电流导引开关电路，其特征在于，所述偏置电路包括：
第一晶体管(602)，与所述第一对串联晶体管(304、306)相匹配；
第二晶体管(604)，与所述偏置电路的第一晶体管(602)相连，且与所述主差分对开关(102、104)相匹配；
第三晶体管(606)，与所述偏置电路的第二晶体管(604)相连，且与所述第二对串联晶体管(402、404)相匹配。

5、  根据权利要求4所述的电流导引开关电路，其特征在于，所述偏置电路还包括：
第一电阻(616)，连接在所述偏置电路的第一晶体管(602)与所述电源电压之间，且与连接在所述第一对串联晶体管和所述电源电压之间的负载电阻相匹配，其中，所述第一电阻控制所述负载电阻上的电压幅摆；
第二电阻(622)，连接在所述偏置电路第三晶体管(606)与第二电源之间，为所述第一和第二尾电流源(110和202)提供电压余裕，其中所述偏置电路第二电阻可调节以适应不同的电流源。

6、  根据权利要求5所述的电流导引开关电路，其特征在于，所述偏置电路还包括第三电阻(614)，连接在所述偏置电路第一电阻(616)和所述偏置电路第一晶体管(602)之间，为所述主差分对开关提供工作容限。

7、  根据权利要求3所述的电流导引开关电路，其特征在于，所述差分放大器电路包括驱动晶体管差分对，所述驱动晶体管分别包括有作为输入端的控制端，每个驱动晶体管包括有通过各自的电流源连接到所述电源电压的第二端，其中所述第一端通过一串定义共模电压节点的电阻相互连接，每个驱动晶体管包括有连接到第三电流源的第三端，其中所述共模电压节点由所述偏置电路提供偏压。

8、  根据权利要求1所述的电流导引开关电路，其特征在于，所述主差分对开关和所述辅差分对开关构成平衡开关。

9、  根据权利要求1所述的电流导引开关电路，其特征在于，所述辅差分对开关实质上与所述主差分对开关相同。

10、  一种数模转换器，包括
n型Z/kZ阶梯结构；
p型Z/kZ阶梯结构；
差分开关阵列，连接在所述n型Z/kZ阶梯结构和所述p型Z/kZ阶梯结构之间，其中至少一个所述差分开关包括：
主差分对开关，所述主差分对开关包括第一晶体管对，所述第一晶体管对各自具有第一和第二控制节点、第一和第二输出节点和尾电流节点；
辅差分对开关，所述辅差分对开关包括第二晶体管对，所述第二晶体管对各自具有第一和第二控制节点、第一和第二输出节点和尾电流节点；
其中，所述主差分对开关的第一和第二控制节点分别连接到所述辅差分对开关的第一和第二控制节点；
其中，所述主差分对开关的第一和第二输出节点分别交叉连接到所述辅差分对开关的第一和第二输出节点；
由所述主差分对开关的第一输出节点和所述辅差分对开关的第二输出节点形成第一连接节点；
由所述主差分对开关的第二输出节点和所述辅差分对开关的第一输出节点形成第二连接节点；
第一尾电流源，所述第一尾电流源具有第一电流值，连接到所述主差分对开关的尾电流节点；
第二尾电流源，所述第二尾电流源具有小于所述第一电流值的第二电流值，连接到所述辅差分对开关的尾电流节点；
一对串联晶体管，分别连接到所述第一和第二连接节点，所述串联晶体管对调节所述连接节点处的电压。

用于高速高分辨率数模转换的电流导引开关电路
技术领域
本发明涉及数模转换电路，更具体地说，涉及一种用于高速、高分辨率数模转换的电流导引开关电路。
背景技术
电流导引开关电路广泛应用于高速尼奎斯特(Nyquist)数模转换器(DAC)中。在开关动作过程中开关电路输出中会出现噪声和假信号。出现噪声和假信号的部分原因是因为当开关输入信号馈通(feed-through)到输出端时要通过位于输入和输出节点之间的寄生电容。出现噪声和假信号的另一原因是从开关差分对的振动(bouncing)共发射极节点注入到差分输出节点的电流不平衡。
业界将前者称为I型开关噪声，后者称为II型开关噪声。如果DAC是全分段式的，由开关动作引起的DAC输出噪声则是线性的，这种情况下DAC输出信号电平正比于：将其单向尾电流切换到DAC差分输出的正侧的差分对的总数量，减去切换到负侧的数量。
然而，对于10位或更高分辨率来说，通常采用分段式的DAC结构来降低复杂性，该分段式DAC结构包括一个交换单向电流源阵列和一个交换双向加权电流源阵列。其结果是，将其尾电流切换到DAC差分输出正侧的差分对的净数量不是信号电平的线性函数；因此开关噪声在DAC的输出端产生非线性误差，即便对于每一个开关动作，其在幅值上是相等的。
随着转换速率的提高，开关时间成为每一转换周期中必需考虑的部分，开关噪声因此而成为输出非线性的主要原因，从而限制了高分辨率DAC的转换速率。
例如，在线缆调制解调器的前端应用中，希望使一个12位(或更高分辨率)DAC阵列运行在大约2.5GS/s的采样率上，以在每个DAC中发送多信道信号。该转换周期为400皮秒(ps)，而在目前的双极互补金属氧化物半导体(BiCOMS)技术中，差分对开关时间大约为40ps。这样，开关噪声占DAC输出波形有十分之一之多。也就是说，开关噪声将DAC输出的无寄生动态范围(SFDR)限制在了60dB以下。
因此，需要一种用于抑制开关噪声并将SFDR提高到60dB以上的技术。
发明内容
根据本发明的原理以及本申请文件中的实施例的描述，本发明包括用于构建高速、高分辨率数模转换器的电流导引电路。所述电流导引电路包括连接到具有第一电流值的第一尾电流的主差分对开关，还包括交叉连接到所述主差分对开关上的辅差分对开关。所述辅差分对开关连接到第二尾电流，用于充分降低与所述主差分对开关相关的馈通电流。
根据本发明的一个方面，提供一种电流导引开关电路，包括：
主差分对开关，所述主差分对开关包括第一晶体管对，所述第一晶体管对各自具有第一和第二控制节点、第一和第二输出节点和尾电流节点；
辅差分对开关，所述辅差分对开关包括第二晶体管对，所述第二晶体管对各自具有第一和第二控制节点、第一和第二输出节点和尾电流节点；
其中，所述主差分对开关的第一和第二控制节点分别连接到所述辅差分对开关的第一和第二控制节点；
其中，所述主差分对开关的第一和第二输出节点分别交叉连接到所述辅差分对开关的第一和第二输出节点；
由所述主差分对开关的第一输出节点和所述辅差分对开关的第二输出节点形成第一连接节点；
由所述主差分对开关的第二输出节点和所述辅差分对开关的第一输出节点形成第二连接节点；
第一尾电流源，所述第一尾电流源具有第一电流值，连接到所述主差分对开关的尾电流节点；
第二尾电流源，所述第二尾电流源具有小于所述第一电流值的第二电流值，连接到所述辅差分对开关的尾电流节点；
一对串联晶体管(cascode transistor)，分别连接到所述第一和第二连接节点，所述串联晶体管对调节所述连接节点处的电压。
优选地，本发明的电流导引开关电路中，还包括第二对串联晶体管；所述第二对串联晶体管中，一只晶体管连接到所述主差分对开关尾电流节点和所述第一尾电流源之间，另一只晶体管连接到所述辅差分对开关尾电流节点和所述第二尾电流源之间。
优选地，本发明的电流导引开关电路中，还包括：
差分放大器电路，连接到所述主差分对开关以及所述辅差分对开关的控制节点，所述差分放大器电路包括用于接收差分输入信号的输入端；
偏置电路，所述偏置电路用作电源电压，为所述主差分对开关、辅差分对开关、第一和第二对串联晶体管提供偏置电压。
优选地，本发明的电流导引开关电路中，所述偏置电路包括：
第一晶体管(602)，与所述第一对串联晶体管(304、306)相匹配；
第二晶体管(604)，与所述偏置电路的第一晶体管(602)相连，且与所述主差分对开关(102、104)相匹配；
第三晶体管(606)，与所述偏置电路的第二晶体管(604)相连，且与所述第二对串联晶体管(402、404)相匹配。
优选地，本发明的电流导引开关电路中，所述偏置电路还包括：
第一电阻(616)，连接在所述偏置电路的第一晶体管(602)与所述电源电压之间，且与连接在所述第一对串联晶体管和所述电源电压之间的负载电阻相匹配，其中，所述第一电阻控制所述负载电阻上的电压幅摆；
第二电阻(622)，连接在所述偏置电路第三晶体管(606)与第二电源之间，为所述第一和第二尾电流源(110和202)提供电压余裕，其中所述偏置电路第二电阻可调节以适应不同的电流源。
优选地，本发明的电流导引开关电路中，所述偏置电路还包括第三电阻(614)，连接在所述偏置电路第一电阻(616)和所述偏置电路第一晶体管(602)之间，为所述主差分对开关提供工作容限。
优选地，本发明的电流导引开关电路中，所述差分放大器电路包括驱动晶体管差分对，所述驱动晶体管分别包括有作为输入端的控制端，每个驱动晶体管包括有通过各自的电流源连接到所述电源电压的第二端，其中所述第一端通过一串定义共模电压节点的电阻相互连接，每个驱动晶体管包括有连接到第三电流源的第三端，其中所述共模电压节点由所述偏置电路提供偏压。
优选地，本发明的电流导引开关电路中，所述主差分对开关和所述辅差分对开关构成平衡开关。
优选地，本发明的电流导引开关电路中，所述辅差分对开关实质上与所述主差分对开关相同。
优选地，本发明的电流导引开关电路中，所述晶体管由双极型器件实现。
优选地，本发明的电流导引开关电路中，所述晶体管由互补金属氧化物半导体材料制成。
根据本发明的另一方面，提供一种数模转换器，包括
n型Z/kZ阶梯结构(ladder)；
p型Z/kZ阶梯结构；
差分开关阵列，连接在所述n型Z/kZ阶梯结构和所述p型Z/kZ阶梯结构之间，其中至少一个所述差分开关包括：
主差分对开关，所述主差分对开关包括第一晶体管对，所述第一晶体管对各自具有第一和第二控制节点、第一和第二输出节点和尾电流节点；
辅差分对开关，所述辅差分对开关包括第二晶体管对，所述第二晶体管对各自具有第一和第二控制节点、第一和第二输出节点和尾电流节点；
其中，所述主差分对开关的第一和第二控制节点分别连接到所述辅差分对开关的第一和第二控制节点；
其中，所述主差分对开关地第一和第二输出节点分别交叉连接到所述辅差分对开关的第一和第二输出节点；
由所述主差分对开关的第一输出节点和所述辅差分对开关的第二输出节点形成第一连接节点；
由所述主差分对开关的第二输出节点和所述辅差分对开关的第一输出节点形成第二连接节点；
第一尾电流源，所述第一尾电流源具有第一电流值，连接到所述主差分对开关的尾电流节点；
第二尾电流源，所述第二尾电流源具有小于所述第一电流值的第二电流值，连接到所述辅差分对开关的尾电流节点；
一对串联晶体管，分别连接到所述第一和第二连接节点，所述串联晶体管对调节所述连接节点处的电压。
优选地，本发明的数模转换器中，还包括第二对串联晶体管；所述第二对串联晶体管中，一只晶体管连接到所述主差分对开关尾电流节点和所述第一尾电流源之间，另一只晶体管连接到所述辅差分对开关尾电流节点和所述第二尾电流源之间。
优选地，本发明的数模转换器中，还包括：
差分放大器电路，连接到所述主差分对开关以及所述辅差分对开关的控制节点，所述差分放大器电路包括用于接收差分输入信号的输入端；
偏置电路，所述偏置电路用作电源电压，为所述主差分对开关、辅差分对开关、第一和第二对串联晶体管提供偏置电压。
优选地，本发明的数模转换器中，所述偏置电路包括连接在所述电源电压和参考端之间的一串分压器。
优选地，本发明的数模转换器中，所述差分放大器电路包括驱动晶体管差分对，所述驱动晶体管分别包括有作为输入端的控制端，每个驱动晶体管包括有通过各自的电流源连接到所述电源电压的第二端，其中所述第一端通过一串定义共模电压节点的电阻相互连接，每个驱动晶体管包括有连接到第三电流源的第三端，其中所述共模电压节点由所述偏置电路提供偏压。
优选地，本发明的数模转换器中，所述主差分对开关和所述辅差分对开关构成平衡开关。
优选地，本发明的数模转换器中，所述辅差分对开关实质上与所述主差分对开关相同。
优选地，本发明的数模转换器中，所述至少一个差分开关由双极型器件实现。
优选地，本发明的数模转换器中，所述至少一个差分开关由互补金属氧化物半导体材料制成。
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是差分开关电路中I型和II型开关噪声电流的示意图；
图2是消除I型噪声电流后的平衡开关的示意图；
图3是具有栅-阴器件以改进对I型噪声的消除的平衡开关的示意图；
图4是具有尾电流串联晶体管用于抑制II型噪声电流的平衡开关的示意图；
图5是用于驱动平衡开关输入的差分放大器电路500的示意图；
图6是为平衡开关电路提供偏置电压的分压器电路的示意图；
图7是配置有驱动级和偏置电路的平衡开关电路的示意图；
图8是包括有Z/2Z阶梯结构的数模转换器(DAC)800的方框图；
图9是包含有开关S₀至S₅的DAC 900的示意图。
以下是根据本发明的实施例并结合附图对本发明进行的详细说明。在本发明的实质精神和范围内，可能还有其它的实施例，并且也可对本申请文件中的实施例进行修改。因此，以下的说明并不意味对本发明的限制。更确切地说，本发明的范围应由本发明的权利要求所确定。
图1所示是包含有电流导引开关101的差分放大器电路的一部分100的示意图。开关电路101包括第一和第二双极型晶体管102和104组成的差分对(diffpair)，该第一和第二双极型晶体管102和104各自具有差分负输出节点(on)和差分正输出节点(op)。双极型晶体管102和104在其基极和集电极之间分别连有一个(寄生)结电容器106和108。结电容器106和108代表全部输入-输出密勒电容。主开关101中还包括电流源110及与之相联的寄生电容(由电容器112表示)。差分晶体管102和104以及电流源110构成主开关101。作为示例，设电流源110产生1.5I的电流。
当差分输入节点dp和dn在恒定的高电压和恒定的低电压之间切换时，结电容器106和108发生放电和充电。这一切换动作产生I型开关噪声，分别表现为馈通电流114和116。当输入节点dp和dn的电压切换使得共射节点ce处的电压振动时，会产生II型开关噪声，穿过电容器112，表现为电流118。如上所述，I型和II型开关噪声将使DAC输出出现非常明显的非线性特征。
例如，图9是包含有开关S₀至S₅的DAC 900的示意图。开关S₀至S₅中的一个或多个开关可采用开关101(如图1所示)来实现。在图9的示例中，开关S₀至S₃执行精细数模转换。开关S₄至S₅执行粗略数模转换。DAC 900的工作原理已在申请日为2005年3月16日、申请号为11/080,808、名称为“用于数模转换的延迟补偿Z/2Z阶梯结构(Delay Equalized Z/2Z Ladder forDigital to Analog Conversion)”的美国专利申请中进行了介绍，本申请参考其全部主题内容并将其结合于本申请中。开关S₀至S₅不必具备相等的权重。因而，来自不同开关的I型和II型开关噪声会使DAC输出的非线性度更加严重。
图2是平衡开关200的示例图，其充分降低了I型和II型噪声。
平衡开关200包括如图1所示的主开关101和辅平衡开关201，辅开关201充分消除了来自主开关101的电流馈通(I型噪声)。辅平衡开关201包括差分对晶体管102’和104’，其在尺寸上与主开关101实质上相同。辅开关201通过电流源202加偏置电压，电流源202的示例电流(例如0.5I)小于电流源110的示例电流1.5I。辅平衡开关201的差分输出节点交叉连接到主开关101的输出端。在电路200中，输入馈通电流I’_bcp和I’_bcn将输入馈通电流I_bcp和I_bcn(I型噪声)充分抵消至主开关101的第一级。
主开关101的差分输出节点op和on处的尖峰尾电流(II型噪声)也部分抵消。由于在两个共射节点ce和ce’处的寄生电容之间不匹配，这一抵消不是完全差分的。由于主、辅开关中的尾电流源不相等(例如图2所示的1.5I与0.5I)，造成了寄生电容不匹配。
除了辅开关201中的尾电流有较小的偏置外，主开关101和辅开关201实际上是相同的。也就是说，由于辅开关201与主开关101交叉连接，辅开关201的噪声对差分输出的作用与主开关101对其的作用正好相反。由于偏置电流对输入—输出寄生电容影响小，尤其是当差分对是金属氧化物半导体场效应器件(MOSFET)时，I型馈通噪声抵消的程度比信号抵消程度大，因而提高了信噪比(SNR)和无寄生动态范围(SFDR)。
就平衡开关200而言，高速DAC内电流导引开关阵列之前的输入数据串行器和重计时器件占据主要的功耗和面积。虽然平衡开关比传统开关消耗的电流大约多一倍(1.5I+0.5I＝2I，传统的为1I)，但是相对于总的功耗，平衡开关增加的这点儿功耗是微不足道的。事实上，模拟试验证明平衡开关这一技术能够将DAC输出SFDR改善10dB，而只增加了约10％的总功耗。
图3是包括一对302输出串联晶体管304和306的平衡开关300的示意图，该串联晶体管对302与图2所示的平衡开关200连接。在图3中，输出串联晶体管304和306通过调节平衡开关200的输出节点op和on上的电压，减少了密勒效应(即，由于输入信号的反相内的输出变化，从而有效增大了从输入端看的输入-输出电容)，并进一步减少不平衡的馈通。
将由外部电源产生的恒定电压施加到串联晶体管304和306的短路基极终端bco上。通过这种方式，串联晶体管304和306可作为屏蔽器件以降低平衡开关206的输出摆幅，从相对较大的摆幅204(如图2所示)降低为较小的电压摆幅308。结果，在开关动作期间，输入和输出节点之间的寄生结电容的变化较小。这样，由于馈通噪声电流I_bcp、I_bcn、I’_bcp和I’_bcn的幅值相近，因而可以实现对这些电流之间的抵消效果的改善。结果，模拟试验证明：与单独使用输出栅-阴器件或平衡开关200相比，图3所示的串联晶体管和平衡开关的结合使SFDR改善了20dB。
图4是平衡开关400的示意图，其包括平衡开关300以及串联晶体管402和404，用于抑制II型噪声。在该电路布图中，串联晶体管402和404设置在靠近各自的平衡开关200内的差分对的附近，用以屏蔽来自噪声共射节点ce和ce’的相对较大的寄生电容410和412。由于噪声节点ce和ce’处的寄生电容406和408现在相对更小，因而II型尖峰电流显著降低。
图5是差分放大器电路500的一个实施例的电路图，用于驱动图2至4中的开关电路的输入差分对。图5中，驱动放大器的共模输出502连接到参考电压Vcm，以改善电源衰减率(PSRR)，其中电压Vcm是对地的AC参考电压。放大器电路500包括第一和第二电流源504和506、第一和第二晶体管508和510、第一和第二电阻514和516以及第三电流源512。
图6是连接到平衡开关400的偏置电路600的示意图。为简便起见，在图6所示的例子中只示出了平衡开关400的一部分。如图6所示，串联晶体管304、306和开关输入差分对102、104由分压器提供偏置。所述分压器包括串联在电源Vcc和地之间的三个二极管接法晶体管602、604、606以及三个电阻666、614、622。由分压器产生的参考电压通过RC电路滤波并通过射极跟随器(晶体管624和626)从噪声开关缓冲。
在分压器中，连接在Vcc上的电阻616在电压降方面与开关400驱动的负载电阻618和610相匹配。电阻616是可调电阻，用于调节输出摆幅。
第一晶体管602，接在Vcc和地之间，与开关输出串联晶体管304和306相匹配。第二晶体管604与输入差分晶体管对102和104相匹配。第三晶体管606与尾电流串联晶体管402相匹配。接地的电阻622与电阻616在类型上相同，其电压降为平衡开关中的尾电流源110和202提供了电压余裕。电阻622是可调电阻，用于适应不同的电流源110和202。由于参考电压发生器和偏置开关之间的匹配，工作点相互跟踪，因而该电路可以容忍工艺、电源电压和温度上较大变化。
在图6中，可以将一个相对较小的电阻614接入分压器，以便为输入差分对102和104提供一些电压余裕(即Vcb＞0)。由于电阻616和电阻622的压降分别取决于DAC输出摆幅和尾电流源的峰值余裕，因而这两个电阻的阻值比可以根据输出电压摆幅和/或所需的电流源峰值余裕进行编程控制。
此处所描述各个特征可以单独实施和/或相互之间以各种组合方式实施。例如但不限于，图7所示为包括此处所述的特征组合的平衡开关700的示意图。当然，本发明不限于图7所示的例子。在图7所示的例子中，平衡开关700包括平衡开关400(如图4所示)、差分放大器电路500(如图5所示)、以及开关电路偏置电路600(如图6所示)。在一个实施例中，实质上晶体管Q1、Q2、Q1’和Q2’尺寸相同，Q3和Q4尺寸相同，Q5和Q6尺寸相同。
本文所公开的平衡开关可以在DAC R/2R阶梯状网络、Z/2Z阶梯状网络和/或Z/kZ阶梯状网络中实现，这方面的内容已在申请号为11/080,808的美国专利申请文件中公开，在以上的讨论中参考并结合了该申请。例如但不限于，图8是包括P型阶梯结构802和N型阶梯结构804的DAC 800的方框图。在相应差分数据控制线812和814的控制下，差分开关806将各自的节点808和810与电流源(图8中未示出)连接。差分开关806按本文所述的方式实现。
以上借助于功能模块对本发明进行了描述，这些功能模块体现了特定功能和功能之间相互关系的性能。为便于描述，本文中对这些功能模块的界限做了专制的定义。只要其中特定的功能和功能之间相互关系能够适当地实现，也可以做出其它的界限定义。
前面对本发明实施例的描述完全揭露了发明的总体特征，其他人通过应用本领域的知识(包括参考引用本文内容)，在不脱离本发明的总构思的情况下，无需更多实验，就可以很容易地对这些具体实施例进行修改和/或使其适合于不同的应用。因此，根据本文介绍内容的教导，可确定这种适应性改变和修改是与本文所公开的实施例的范围相等同的。应当理解，本文中所使用的措词或术语，其目的是为了清晰地描述本发明，而不是限定，从而本领域的技术人员根据本文的教导，结合本领域的普通技术人员的知识，可以对说明书中的措词或术语进行注释。
本申请要求申请日为2004年10月29日、申请号为60/622,936、名称为“用于高速、高分辨率数模转换的无假信号差分电流导引开关电路的方法和系统”的美国临时专利申请的优先权，本申请参考其全部内容并将其结合于本申请中。