由P或者N掺杂多晶硅形成其传输门电路的图像传感器像素.pdf

本发明公开了一种有源像素，其采用的传输门电路是P+掺杂的多晶硅门电路。该像素包括形成于半导体基体内的感光元件和形成于半导体基体内的n－型漂浮节点。具有传输门电路的n－沟道传输晶体管则形成于漂浮节点与感光元件之间。该传输门电路可被p－型掺杂物掺杂。

1、  一种像素，其包括：
一设在半导体基体内的感光元件；
一设在所述半导体基体内的n-型漂浮节点；以及
一在所述漂浮节点与所述感光元件之间设有传输门电路的n-沟道传输晶体管，其中，所述的传输门电路被p-型掺杂物进行了掺杂。

2、  如权利要求1所述的像素，其中，所述的感光元件为光电二极管、部分PIN型光电二极管、PIN型光电二极管、光电门电路或者光电容。

3、  如权利要求1所述的像素，其中，所述的传输门电路是P+掺杂的，所述掺杂的剂量在5e¹⁴离子/每平方厘米到5e¹⁶离子/每平方厘米之间。

4、  如权利要求1所述的像素，其进一步包括被所述漂浮节点控制的放大晶体管。

5、  如权利要求1所述的像素，其进一步包括将所述漂浮节点恢复到一参考电压的复位晶体管。

6、  如权利要求1所述的像素，其中，所述的像素为4T、5T、6T或7T构造中的一种。

7、  如权利要求1所述的像素，其中，所述的传输门电路是P+掺杂的，所述掺杂的植入能量在500电子伏至20千电子伏之间。

8、  如权利要求1所述的像素，其中，所述的传输门电路是P+掺杂的，所述掺杂是在传输门电路形成过程中原地进行的。

9、  一种像素，其包括：
一设在半导体基体内的感光元件；
一设在所述半导体基体内的p-型漂浮节点；以及
一所述漂浮节点与所述感光元件之间设有传输门电路的p-沟道传输晶体管，其中，所述的传输门电路被n-型掺杂物进行了掺杂。

10、  如权利要求9所述的像素，其中，所述的感光元件为光电二极管、部分PIN型光电二极管、PIN型光电二极管、光电门电路或者光电容。

11、  如权利要求9所述的像素，其中，所述的传输门电路是N+掺杂的，所述掺杂的剂量在5e¹⁴离子/每平方厘米到5e¹⁶离子/每平方厘米之间。

12、  如权利要求9所述的像素，其进一步包括被所述漂浮节点控制的放大晶体管。

13、  如权利要求9所述的像素，其中，所述的传输门电路是N+掺杂的，所述掺杂的植入能量在1千电子伏至200千电子伏之间。

14、  如权利要求9所述的像素，其中，所述的传输门电路是N+掺杂的，所述掺杂是在传输门电路形成过程中原地进行的。

15、  如权利要求9所述的像素，其进一步包括将所述漂浮节点恢复到一参考电压的复位晶体管。

16、  如权利要求10所述的像素，其中，所述的像素为4T、5T、6T或7T构造中的一种。

17、  一种晶体管，其包括：
一设在第一传导类型半导体基体内的源区；
一设在所述第一传导类型半导体基体内的漏区；以及
一设在所述半导体基体上面并位于所述源区与所述漏区之间的门电路，所述的门电路被第二传导类型所掺杂。

18、  一种在半导体基体内形成像素的方法，其包括：
在所述半导体基体内形成一感光元件；
在所述半导体基体内形成一漂浮节点，所述漂浮节点为第一传导类型；
形成一传输晶体管，该传输晶体管在所述感光元件与所述漂浮节点之间设有传输门电路；以及
用第二传导类型对所述的传输门电路进行掺杂。

19、  如权利要求18所述的方法，其中，所述的感光元件为光电二极管、部分PIN型光电二极管、PIN型光电二极管、光电门电路或者光电容。

20、  如权利要求18所述的方法，其中，所述的传输门电路是P+掺杂的，所述掺杂的剂量在5e¹⁴离子/每平方厘米到5e¹⁶离子/每平方厘米之间。

21、  如权利要求18所述的方法，其进一步包括形成被所述漂浮节点控制的放大晶体管。

22、  如权利要求18所述的方法，其中，所述的第一传导类型是n-型，所述的第二传导类型是p-型。

23、  如权利要求18所述的方法，其中，所述的掺杂所述传输门电路的步骤是在同一个掩膜步骤中进行的，该掩膜步骤也用于在所述半导体基体的p-沟道外围区域形成P+区域。

24、  如权利要求18所述的方法，其中，所述的传输门电路是在形成所述漂浮节点的过程中被掩膜的。

由P+或者N+掺杂多晶硅形成其传输门电路的图像传感器像素
技术领域
本发明涉及图像传感器，更具体地讲，本发明涉及一种图像传感器，该图像传感器所用像素的传输门电路是由P+或N+掺杂多晶硅形成的。
背景技术
图像传感器已经变得无处不在，它们被广泛地用于数字照相机、便携式电话、保密照相机、医疗器械、汽车和其它应用场合。制造图像传感器的技术、特别是CMOS(互补型金属氧化半导体)图像传感器持续地快速发展。例如，高分辨率和低能耗的要求促进了图像传感器的进一步的小型化及集成。
图像传感器的每个像素一般包括一感光元件，如光电二极管，以及一个或多个用于从感光元件中读取信号的晶体管。随着更高的集成化，通常晶体管制造得较小。例如，传输晶体管常用于采用四晶体管设计的像素中。传输晶体管具有一形成于感光元件与漂浮节点之间的传输门电路。传输门电路是像素中的重要元件；为了更好的集成和提高像素的填充因数(fill factor)，人们希望能够调整传输门电路，以使其具有较短的门电路长度(gate length)。
但是，短的门电路长度可能导致从感光元件到漂浮节点的漏电流。克服这种漏电流的一种方法是增加传输门电路下方的增强植入(enhancement implant)。这样将加大传输门电路和光电二极管界面处的势垒/阱电势；而势垒/阱电势的加大又将加重图像滞后，从而降低了图像传感器性能。
发明内容
本发明的目的是提供一种即能提高集成特性与填充因数、又能保证其性能的图像传感器像素。
为了解决上述的问题，本发明提供了一种像素，该像素包括：
一设在半导体基体内的感光元件；
一设在半导体基体内的n-型漂浮节点；以及
一在漂浮节点与感光元件之间设有传输门电路的n-沟道传输晶体管(n-channel transfer transistor)，其中，该传输门电路被p-型掺杂物掺杂。
在本发明的上述像素中，感光元件可以为光电二极管、部分PIN型光电二极管、PIN型光电二极管、光电门电路或者光电容；传输门电路可以是P+掺杂的，掺杂的剂量可在5e¹⁴离子/每平方厘米到5e¹⁶离子/每平方厘米之间，掺杂的植入能量可在500电子伏至20千电子伏之间，而且，该掺杂可以在传输门电路形成过程中原地(insitu)进行。
上述像素可以进一步包括一被漂浮节点控制的放大晶体管，还可进一步包括一将漂浮节点恢复到一参考电压的复位晶体管。当然，像素本身可以为4T、5T、6T或7T构造中的任一种。
类似地，本发明提供的像素可以包括：
一设在半导体基体内的感光元件；
一设在半导体基体内的p-型漂浮节点；以及
一在漂浮节点与感光元件之间设有传输门电路的p-沟道传输晶体管，该传输门电路可以被n-型掺杂物掺杂。其中，传输门电路可以是N+掺杂的，掺杂的剂量在5e¹⁴离子/每平方厘米到5e¹⁶离子/每平方厘米之间，掺杂的植入能量可以在1千电子伏至200千电子伏之间，而且该掺杂可在传输门电路形成时原地进行。
另一方面，本发明还提供了一种晶体管，该晶体管包括：
一设在第一传导类型半导体基体内的源区；
一设在该第一传导类型半导体基体内的漏区；以及
一设在半导体基体上面并位于源区及漏区之间的门电路，该门电路被第二传导类型所掺杂。
再一方面，本发明提供了一种在半导体基体内形成像素的方法，该方法包括：
在半导体基体内形成一感光元件；
在半导体基体内形成一漂浮节点，该漂浮节点为第一传导类型；
形成一传输晶体管，该传输晶体管在感光元件与漂浮节点之间设有传输门电路；以及
用第二传导类型对该传输门电路进行掺杂。
上述本发明的方法中，可以进一步包括形成一被漂浮节点控制的放大晶体管的步骤。其中，第一传导类型可以是n-型，第二传导类型可以是p-型。另外，掺杂传输门电路的步骤可以是在同一个用于在半导体基体的p-沟道外围区域形成P+区域的掩膜步骤中进行。而传输门电路的掩膜可在形成漂浮节点过程中进行。
上述方法中，感光元件可以为光电二极管、部分PIN型光电二极管、PIN型光电二极管、光电门电路或者光电容。如果传输门电路是P+掺杂的，则掺杂的剂量可在5e¹⁴离子/每平方厘米到5e¹⁶离子/每平方厘米之间。
本发明的有益效果是：本发明的方法制备的像素的漏电流得到了很好地改善，可以允许将传输门电路的门电路长度变短，从而可以进行更高度集成。而且本发明的传输门电路具有更高的阈值电压，从而使光电二极管和传输门电路分界面处的势垒/阱电势得到了进一步的改善。
附图说明
图1是现有技术四晶体管(4T)像素和外围的p-沟道与n-沟道晶体管的剖视图。
图2-图3是本发明制备像素的方法的剖视图。
具体实施方式
在下面地描述中，提供了许多特定细节，以便对本发明的实施方案进行透彻的理解。但所属领域的熟练技术人员可以认识到，在没有这些具体细节中的一个或多个的情况下仍能实施本发明，或者采用其它方法、元件等的情况下仍能实施本发明。另外，为了清楚地描述本发明的各种实施方案，因而对众所周知的结构和操作没有示出或进行详细地描述。
在本发明的说明书中，提及“一实施方案”或“某一实施方案”时是指该实施方案所述的特定特征、结构或者特性至少包含在本发明的一个实施方案中。因而，在说明书各处所出现的“在一实施方案中”或“在某一实施方案中”并不一定指的是全部属于同一个实施方案；而且，特定的特征、结构或者特性可能以合适的方式结合到一个或多个的具体实施方案中。
图1是现有技术中的图像传感器及采用四个晶体管的有源像素的剖视图。在本领域中即为4T有源像素。但是，应该理解，本发明的光电二极管设计可以用于任何类型的像素设计，包括但不限于5T、6T或者其它设计。
如图1所示，其示出了图像传感器的一部分101。图像传感器的该部分101包括像素103、n-沟道(channel)外围区域105及p-沟道外围区域107。n-沟道外围区域105和p-沟道外围区域107包含图像传感器中像素阵列外围的那些元件。当然，区域105及107中所示的晶体管仅是示例，这些区域通常可以包含很多晶体管(PMOS和NMOS)。
像素103仅为像素阵列中的一个示例像素。该像素包括感光元件109，在本实施方案中为PIN型光电二极管。然而，感光元件也可以是光电门电路(photogate)、光电容(photocapacitor)、部分PIN型光电二极管或非PIN型光电二极管。
光电二极管109输出用于调整放大晶体管115的信号。放大晶体管115也被称为源极随偶晶体管。具有传输门电路111的传输晶体管用以将光电二极管109输出的信号传输至漂浮节点117(N+掺杂的)和放大晶体管115的门电路处。
使用时，在积分周期(也称为曝光周期或者积聚周期)内，光电二极管109产生电荷(感应入射光线)，这些电荷存储在光电二极管109的N^-层内。积分周期后，传输门电路111开启，并将存储在N^-层内的电荷传输至漂浮节点117。当信号已经传输到漂浮节点117后，传输门电路111被再次关闭，并等待下一次积分周期的开始。漂浮节点117上的信号随后用于调整放大晶体管115。读取信号之后，设有复位门电路113的复位晶体管将漂浮节点117复位到一参考电压。在一种具体实施方案中，该参考电压为Vdd。
然而，如前面所述，为了集成与填充因数的需要而减小传输门电路111的尺寸，将会加大从光电二极管109到漂浮节点117的漏电流的发生。本发明可以减少传输门电路漏电流，而不会降低图像传感器的性能并最小程度地增加处理/制造复杂性。
为此，采用掩膜及植入处理工艺来形成用作漂浮节点117及用作复位参考电压Vdd的连接的N+区域。同样的掩膜及植入处理工艺(一般采用砷和/或磷)也用于在n-沟道外围区域105形成NMOS晶体管的N+区域。N+植入工艺也可向n-沟道外围区域105的NMOS晶体管的多晶硅门电路以及复位门电路内植入N+掺杂物。需要注意的是，高端的CMOS图像传感器一般包括表层p-沟道处理流程，在该处理流程中，多晶硅门电路材料被植入。通常，n-沟道门电路进行N+掺杂物植入，而p-沟道门电路进行P+掺杂物植入。选择这样的植入以获得具有低阈值电压(threshold voltage，以V_t表示)的n-沟道与p-沟道晶体管。此外，通常还包括一个埋层p-沟道处理工艺，在该工艺中，n-沟道和p-沟道多晶硅门电路都进行同样的掺杂。一般地，此为N+掺杂，其可通过植入或优选采用含磷或砷的原料原地(insitu)沉积N+掺杂多晶硅。
如本发明的图2所示，光刻胶掩膜201用于N+植入，以保护传输门电路111，防止其暴露在N+植入下。在现有技术中，传输门电路111也采用常规的应用于n-沟道NMOS晶体管的N+掺杂技术进行植入。
请参照图3，在本发明中形成了第二光刻胶掩膜301。一般地，第二光刻胶掩膜301使p-沟道外围区域107的PMOS晶体管和传输门电路111暴露。因此，如图3所示，在植入P+掺杂物时，传输门电路111的多晶硅也植入了P+掺杂物。这形成了具有相对较高阈值电压(Vt)的传输门电路111，因为P+掺杂的传输门电路111的功函数(work function)发生变化。
例如，掺杂物可以是硼或二氟化硼(BF2)。在一实施方案中，硼植入采用500电子伏到20千电子伏的能量，优选的能量范围则为2千电子伏到10千电子伏；掺杂物的浓度范围为5e¹⁴离子/每平方厘米(ions/cm²)到5e¹⁶离子/每平方厘米，优选为1e¹⁵离子/每平方厘米到1e¹⁶离子/每平方厘米。但是，可以理解，也可以采用其它的植入能量和其它的掺杂浓度，具体的植入能量和掺杂浓度取决于具体需要的设备特性和其它的设计考虑。
另外，P+掺杂可在原地掺杂处理工艺中进行，在该处理工艺中，形成传输门电路的多晶硅层在含硼物质的存在下形成，例如在B₂H₆或BCl₃的存在下。
需要重点说明的是，上述过程不包括任何另外的步骤，仅包括调整用于p-沟道PMOS晶体管植入的光刻胶掩膜301的式样。因此，实现本发明只增加了一点点的复杂性；而且，由于允许传输门电路111可以调整到较短的门电路长度，漏电流(I_off)得到很大地改善；同时，由于传输门电路111具有较高的阈值电压，光电二极管109和传输晶体管区域的增强植入可被减少，从而进一步改善光电二极管109和传输门电路111界面处的势垒/阱电势。
尽管本发明的上下文是结合n-沟道传输晶体管进行说明的，但是同样的概念也可以应用到p-沟道传输晶体管。这种情况下，p-沟道传输晶体管的传输门电路可用N+植入进行掺杂，例如掺杂物可为砷或磷。在一实施方案中，砷或磷植入的植入能量为1千电子伏到200千电子伏，优选的能量范围则为5千电子伏到50千电子伏，掺杂浓度的范围为5e¹⁴离子/每平方厘米到5e¹⁶离子/每平方厘米，优选的浓度范围为1e¹⁵离子/每平方厘米到1e¹⁶离子/每平方厘米。但是，可以理解，也可以采用其它的植入能量和掺杂浓度，具体的植入能量和掺杂浓度取决于具体需要的设备特性与其它设计考虑。
作为可选择的方案，N+掺杂可在原地掺杂处理工艺中进行，在该处理工艺中，形成传输门电路的多晶硅层是在n-型掺杂物的存在下形成的，例如在P₂H₆、POCl₃或砷化三氢(或叫胂)。
此外，虽然本发明是通过图像传感器传输晶体管来进行讨论的，但是本发明也可应用于任何存在漏电流问题的CMOS晶体管。
上述内容应理解为：这里所介绍的本发明的具体实施方案只是为了描述本发明，但在不偏离本发明宗旨与范围的情况下可以做出各种变换方案。因此，除权利要求之外，本发明不受任何限制。