降低源极/漏极的晶体管及其制造方法.pdf

一种新颖晶体管结构和用于制造该结构的方法。所述新颖晶体管结构包括第一和第二源极/漏极(S/D)区域，这些区域的上表面低于所述晶体管结构的沟道区域的上表面。用于制造所述晶体管结构的方法开始于平面半导体层和所述半导体层上的栅极叠层。接着，除去所述栅极叠层的相反侧上的所述半导体层的顶部区域。接着，掺杂所述除去的区域之下的区域，以形成所述晶体管结构的降低的S/D区域。

1.  一种半导体结构，包括：
(a)半导体层，包括沟道区域和第一和第二源极/漏极区域，其中所述沟道区域设置在所述第一和第二源极/漏极区域之间，并且其中所述第一和第二源极/漏极区域的上表面位于所述沟道区域的上表面之下；
(b)所述沟道区域上的栅极介质区域；以及
(c)所述栅极介质区域上的栅极区域，其中所述栅极区域通过所述栅极介质区域与所述沟道区域电隔离。

2.  根据权利要求1的结构，还包括在所述半导体层之下并与之直接物理接触的下介质层，其中所述下介质层位于所述沟道区域和所述第一和第二源极/漏极区域的正下方。

3.  根据权利要求2的结构，其中所述下介质层包括设置在所述第一和第二源极/漏极区域之间的隔离介质区域。

4.  根据权利要求3的结构，其中所述隔离介质区域位于所述栅极区域的正下方。

5.  一种用于制造半导体结构的方法，包括以下步骤：
(a)提供半导体层和在所述半导体层上的栅极叠层，
其中所述半导体层包括(i)在所述栅极叠层正下方的沟道区域以及(ii)基本上未被所述栅极叠层覆盖的第一和第二半导体区域，以及
其中所述沟道区域设置在所述第一和第二半导体区域之间；
(b)除去所述第一和第二半导体区域；以及
(c)掺杂位于所述除去的第一和第二半导体区域正下方的区域，以分别形成第一和第二源极/漏极区域，从而所述第一和第二源极/漏极区域位于所述沟道区域的上表面之下。

6.  根据权利要求5的方法，其中所述栅极叠层包括(i)所述半导体层上的栅极介质区域以及(ii)所述栅极介质区域上的栅极区域，其中所述栅极区域通过所述栅极介质区域与所述沟道区域电隔离。

7.  根据权利要求5的方法，其中所述除去所述第一和第二半导体区域的步骤包括以下步骤：
用第一杂质掺杂所述半导体层的所述第一和第二半导体区域；以及
蚀刻掉所述第一和第二半导体区域，而留下基本上完整的所述栅极叠层和未用所述第一杂质掺杂的所述半导体层的区域。

8.  根据权利要求7的方法，其中实施所述用所述第一杂质掺杂所述第一和第二半导体区域的步骤，以使所述半导体层的所述第一和第二半导体区域的每个区域在与所述沟道区域的上表面垂直的第一方向上具有厚度，所述厚度当在远离所述栅极叠层的第二方向上移动时增加，并且其中所述第二方向与所述沟道区域的上表面平行。

9.  根据权利要求8的方法，其中所述用所述第一杂质掺杂所述第一和第二半导体区域的步骤还包括在所述栅极叠层的侧壁上形成隔离层的步骤。

10.  根据权利要求5的方法，其中所述半导体层包括硅，并且其中所述第一和第二半导体区域中的所述第一杂质包括锗。

11.  根据权利要求5的方法，还包括以下步骤：
(α)提供下介质层，其中所述半导体层在所述下介质层上；
(β)在所述下介质层的上层中，除了在位于所述栅极叠层正下方的所述上层的隔离介质区域中，注入第二杂质；
(γ)蚀刻掉所述下介质层的所述上层，除了所述隔离介质区域；以及
(δ)外延生长半导体材料，以在实施步骤(b)之前填充所述下介质层的所述除去的上层。

12.  根据权利要求11的方法，
其中步骤(β)包括使用所述栅极叠层作为掩模以在除了所述隔离介质区域的所述下介质层的上层中注入所述第二杂质的步骤，以及
其中实施步骤(γ)以使未用所述第二杂质掺杂的所述下介质层的区域基本上完整。

13.  根据权利要求12的方法，其中所述第二杂质包括氮，并且其中所述下介质层包括二氧化硅。

14.  根据权利要求11的方法，其中实施步骤(δ)，直到外延生长的半导体区域的上表面达到比所述第一和第二半导体区域的下表面低的水平。

15.  一种制造半导体结构的方法，包括以下步骤：
(a)提供(i)下介质层，(ii)所述下介质层上的半导体层，以及(iii)所述半导体层上的栅极叠层；
(b)在所述下介质层的上层中，除了在位于所述栅极叠层正下方的所述上层的隔离介质区域中，注入第一杂质；
(c)除去所述下介质层的所述上层，除了所述隔离介质区域；
(d)外延生长半导体区域，以填充所述下介质层的所述除去的上层；以及
(e)在所述半导体层的半导体区域和所述栅极叠层的相反侧上的所述外延生长的半导体区域中注入第二杂质，以形成第一和第二源极/漏极区域，从而所述隔离介质区域设置在所述第一和第二源极/漏极区域之间。

16.  根据权利要求15的方法，其中步骤(b)包括使用所述栅极叠层作为掩模以在除了所述隔离介质区域的所述下介质层的上层中注入所述第一杂质的步骤。

17.  根据权利要求15的方法，其中步骤(c)包括湿蚀刻工艺，该工艺蚀刻掉用所述第一杂质掺杂的所述下介质层，而留下基本上完整的未用所述第一杂质掺杂的所述下介质区域的区域。

18.  根据权利要求17的方法，其中步骤(c)还包括以下步骤，在实施所述湿蚀刻工艺之前，除去所述半导体层的区域，以暴露用所述第一杂质掺杂的所述下介质层的区域。

19.  根据权利要求18的方法，其中所述除去所述半导体层的区域，以暴露用所述第一杂质掺杂的所述下介质层的区域的步骤包括以下步骤：
在所述栅极叠层的侧壁上形成栅极隔离层；以及
使用所述栅极叠层和所述栅极隔离层作为掩模以RIE(反应离子蚀刻)掉所述半导体层的所述区域，以暴露用所述第一杂质掺杂的所述下介质层的所述区域。

20.  根据权利要求15的方法，其中所述第一杂质包括氮，并且其中所述下介质层包括二氧化硅。

降低源极/漏极的晶体管及其制造方法
技术领域
本发明涉及半导体晶体管，具体涉及降低源极/漏极的半导体晶体管。
背景技术
典型的半导体晶体管包括在半导体层中形成的沟道区域和第一和第二源极/漏极(S/D)区域，其中沟道区域设置在第一和第二S/D区域之间。典型的半导体晶体管还包括在沟道区域正上方的栅极叠层(它包括在沟道区域正上方的栅极介质区域以及在栅极介质区域上的栅极区域)。另外，第一和第二栅极隔离层在栅极叠层的侧壁上形成，以分别限定第一和第二S/D区域。栅极区域和第一S/D区域之间的电容具有若干成分，其中之一是通过从栅极区域穿过第一栅极隔离层到第一S/D区域的路径限定。此电容成分通常被称为外部边缘电容。例如，栅极区域和第二S/D区域之间的外部边缘电容由通过从栅极区域穿过第二栅极隔离层到第二S/D区域的路径限定。
希望最小化栅极区域与第一和第二S/D区域之间的外部边缘电容，以提高晶体管性能或减少晶体管开关时间。因此，需要其中栅极区域与第一和第二S/D区域之间的外部边缘电容相对小于现有技术的新颖晶体管结构。也需要制造这种新颖晶体管结构的方法。
发明内容
本发明提供了一种半导体结构，包括：(a)半导体层，包括沟道区域和第一和第二源极/漏极区域，其中所述沟道区域设置在所述第一和第二源极/漏极区域之间，并且其中所述第一和第二源极/漏极区域的上表面位于所述沟道区域的上表面之下；(b)所述沟道区域上的栅极介质区域；以及(c)所述栅极介质区域上的栅极区域，其中所述栅极区域通过所述栅极介质区域与所述沟道区域电隔离。
本发明也提供了一种用于制造半导体结构的方法，包括以下步骤：(a)提供半导体层和在所述半导体层上的栅极叠层，其中所述半导体层包括(i)在所述栅极叠层正下方的沟道区域以及(ii)基本上未被所述栅极叠层覆盖的第一和第二半导体区域，以及其中所述沟道区域设置在所述第一和第二半导体区域之间；(b)除去所述第一和第二半导体区域；以及(c)掺杂位于所述除去的第一和第二半导体区域正下方的区域，以分别形成第一和第二源极/漏极区域，从而所述第一和第二源极/漏极区域位于所述沟道区域的上表面之下。
本发明也提供了一种用于制造半导体结构的方法，包括以下步骤：(a)提供(i)下介质层，(ii)所述下介质层上的半导体层，以及(iii)所述半导体层上的栅极叠层；(b)在所述下介质层的上层中，除了在位于所述栅极叠层正下方的所述上层的隔离介质区域中，注入第一杂质；(c)除去所述下介质层的所述上层，除了所述隔离介质区域；(d)外延生长半导体区域，以填充所述下介质层的所述除去的上层；以及(e)在所述半导体层的半导体区域和所述栅极叠层的相反侧上的所述外延生长的半导体区域中注入第二杂质，以形成第一和第二源极/漏极区域，从而所述隔离介质区域设置在所述第一和第二源极/漏极区域之间。
本发明提供了一种新颖晶体管结构，其中在栅极区域和第一和第二S/D区域之间的外部边缘电容相对小于现有技术的外部边缘电容。本发明也提供了用于制造此新颖晶体管结构的方法。
附图说明
图1A-1K示出了晶体管结构的截面图，用以说明根据本发明的实施例制造半导体结构的方法。
具体实施方式
图1A-1K示出了半导体结构100的截面图，用以说明根据本发明的实施例制造半导体结构的方法。更具体地说，参考图1A，在一个实施例中，该方法起始于SOI(绝缘体上硅)衬底110，该衬底示意性地包括，硅层110a、硅层110a上的下介质层110b(一般指BOX，即，掩埋氧化物层)，以及下介质层110b上的另一硅层110c。从图1B开始，为了简明，省去了硅层110a。
下一步，在一个实施例中，该方法包括在硅层110c上形成栅极介质层120的步骤。在一个实施例中，栅极介质层120可以包括二氧化硅并可以通过热氧化硅层110c的上表面112来形成。
下一步，在一个实施例中，在栅极介质层120上形成栅极层130。在一个实施例中，栅极层130可以包括多晶硅。下一步，在一个实施例中，在多晶硅层130上形成硬掩模介质层140。在一个实施例中，硬掩模介质层140可以包括二氧化硅并可以通过，例如，化学气相淀积(即，CVD)形成。然后，在一个实施例中，在硬掩模介质层140上形成光致抗蚀剂层150。
下一步，通过，例如，光刻构图光致抗蚀剂层150，以变成构图的光致抗蚀剂层150’(即，除去虚线表示的光致抗蚀剂层150的区域)。
下一步，在一个实施例中，可以使用构图的光致抗蚀剂层150’作为掩模，以蚀刻硬掩模介质层140和栅极层130，以分别形成硬掩模介质区域140’和栅极区域130’。换句话说，除去虚线表示的硬掩模介质层140和栅极层130的区域。
下一步，参考图1B，在一个实施例中，该方法进行到使用区域130’、140’和150’作为掩模的注入步骤，以在下介质层110b的顶层114中注入氮。结果，除了分离的在区域130’、140’和150’正下方的介质区域114c外，顶层114的区域114a和114b被掺杂了氮。通常，假设可以在后面蚀刻掉(即除去)掺杂有杂质的掺杂区域114a和114b，而基本上不影响下介质层110b的其它区域，可以在这里使用任何杂质代替氮。
下一步，参考图1C，在一个实施例中，可以除去构图的光致抗蚀剂层150’，并且可以在结构100上覆盖淀积氮化物层150。
下一步，参考图1D，在一个实施例中，该方法可以进行到各向异性蚀刻步骤，该步骤会除去大部分氮化物层150而留下栅极叠层130’、140’(它包括栅极区域130’和硬掩模介质区域140’)侧壁上的氮化物隔离层150a和150b。在一个实施例中，各向异性蚀刻步骤可以是RIE(反应离子蚀刻)。下一步，在一个实施例中，可以在结构100上通过，例如，CVD覆盖淀积氧化物(例如，SiO₂)层160。
下一步，在一个实施例中，可以使用栅极叠层130’、140’作为掩模，以在硅层110c的顶层116中注入锗。结果，除了在栅极叠层130’、140’正下方的区域116c外，顶层116的掺杂区域116a和116b被掺杂了锗。通常，假设可以在后面蚀刻掉掺杂有杂质地所得硅区域116a和116b，而基本上不影响下介质层110c的其它区域，可以在这里使用任何杂质代替锗。
下一步，参考图1E，在一个实施例中，可以在栅极叠层130’、140’(它现在包括覆盖栅极叠层130’、140’的一部分氧化物层160)的侧壁上形成氮化物隔离层170a和170b。在一个实施例中，可以通过在结构100上覆盖淀积氮化物层(未示出)并随后回蚀刻来形成氮化物隔离层170a和170b。
下一步，在一个实施例中，该方法进行到在硅层110c中以一定角度注入锗的注入步骤(通过箭头117a’表示)，以使所得掺杂区域117a比掺杂区域116a更深并延伸到氮化物隔离层170a的下面。然后，在一个实施例中，该方法进行到在硅层110c中以一定角度注入锗的注入步骤(通过箭头117b’表示)，以使所得掺杂区域117b比掺杂区域116b更深并延伸到氮化物隔离层170b的下面。箭头117a’和117b’也代表各自的锗轰击的方向。
下一步，在一个实施例中，该方法进行到在硅层110c中垂直注入锗的注入步骤(通过箭头118表示)，以使所得掺杂区域118a和118b分别比掺杂区域117a和117b更深。箭头118也代表锗轰击的方向。从图1F开始，掺杂区域116a、117a和118a共同被称作掺杂区域119a。类似地，掺杂区域116b、117b和118b被共同称作掺杂区域119b。
下一步，参考图1F，在一个实施例中，分别在氮化物隔离层170a和170b的侧壁上形成氧化物隔离层180a和180b。在一个实施例中，可以通过在结构100上覆盖淀积氧化物层(未示出)并随后回蚀刻来形成氧化物隔离层180a和180b。结果，氧化物层160的顶部区域被蚀刻掉，并将氮化物隔离层160a和160b暴露到空气中。同样作为结果，掺杂区域119a和119b被暴露到空气。氧化物层160被减少为氧化物区域160a和160b。栅极介质层120被减少为栅极介质区域120’。
下一步，参考图1G，在一个实施例中，该方法进行到各向异性蚀刻掉(例如，使用RIE)暴露到空气的硅区域而留下基本上完整的包括例如氧化物和氮化物的其它材料的其它区域的蚀刻步骤。结果，硅层110c的区域119a和119b被除去。
下一步，在一个实施例中，可以通过基本上只影响掺杂氮的氧化物材料并基本上不影响例如氮化物、硅和未掺杂的氧化物的其它材料的湿蚀刻工艺除去掺杂氮的区域114a和114b。
下一步，参考图1H，在一个实施例中，从硅层110c(包括掺杂区域119a和119b)到上表面192a和192b外延生长硅。
下一步，在一个实施例中，分别各向异性地回蚀刻(例如，使用RIE)所得硅层110c到上表面194a和194b。在一个实施例中，在回蚀刻之后所得硅层110c的上表面194a和194b分别位于掺杂锗的区域119a和119b的下表面195a和195b(图1G)之下。
下一步，在一个实施例中，可以实施退火工艺以将掺杂锗的区域119a和119b中的锗扩散进硅层110c中。
下一步，参考图1I，在一个实施例中，可以除去(例如，通过湿蚀刻)硅层110c的掺杂锗的区域119a和119b(图1H)，而留下基本上完整的未掺杂锗的硅层110c的其它区域。
下一步，在一个实施例中，可以实施S/D注入步骤，以在硅层110c中形成S/D区域210a和210b。在一个实施例中，可以在S/D注入步骤之后实施S/D退火步骤。
下一步，参考图1J，在一个实施例中，该方法进行到各向异性蚀刻(例如，使用RIE)暴露的氮化物区域150a、150b、170a和170b(图1I)的步骤。结果，氮化物隔离层170a和170b被除去。氮化物区域150a和150b比较薄并受到周围的氧化物区域160a、160b和140’(图1I)的保护。结果，对氮化物区域150a、150b的蚀刻速率显著慢于对氮化物隔离层170a和170b的蚀刻速率。因此，当氮氮化物隔离层170a和170b被彻底除去时，氮化物区域150a和150b几乎完整。
下一步，在一个实施例中，该方法进行到各向异性蚀刻(例如，使用RIE)暴露的氧化物区域160a、160b和140’的步骤。结果，硬掩模介质区域140’被除去，而分别将氧化物区域160a和160b减少为氧化物隔离层160a’和160b’。
下一步，在一个实施例中，可以实施晕圈(halo)注入步骤(通过箭头220a’表示)，以形成晕圈区域220a。下一步，在一个实施例中，可以实施另一个晕圈注入步骤(通过箭头220’表示)，以形成晕圈区域220b。箭头220a’和220b’也代表各自的晕圈离子轰击的方向。
下一步，在一个实施例中，可以实施延伸注入步骤(通过箭头230表示)，以形成延伸区域230a和230b。箭头230也代表延伸离子轰击的方向。
下一步，在一个实施例中，可以实施晕圈和延伸退火步骤，以退火所得的晕圈区域220a和220b以及所得的延伸区域230a和230b。
下一步，参考图1K，在一个实施例中，分别在氧化物隔离层160a’和260b’的侧壁上形成氧化物隔离层240a和240b。在一个实施例中，通过在结构100上覆盖淀积氧化物层(未示出)并回蚀刻来形成氧化物隔离层240a和240b。现在，栅极区域130’和栅极介质区域120’可以共同称为结构100的栅极叠层120’、130’。
总之，用于形成降低S/D的晶体管100的方法开始于平面硅层110c(图1A)。然后，用锗掺杂硅区域119a和119b(图1H)，以使可以随后在不影响硅层110c的其它硅区域的情况下除去它们。结果，晶体管100(图1K)具有降低的S/D区域210a和210b(即，S/D区域210a和210b的上表面212a和212b分别低于沟道区域240的上表面242)。考虑从栅极区域130’穿过氮化物隔离层150a、氧化物隔离层160a’和240a到S/D区域210a的路径，因为降低的S/D区域210a，此路径在它穿过氧化物隔离层240a时被延伸。结果，栅极区域130’和S/D区域210a之间的外部边缘电容被减小。由于类似的原因，栅极区域130’和S/D区域210b之间的电容也被减小。
为了形成分离的介质区域114c(图1C)，用氮掺杂下介质层110b的氧化物区域114a和114b，以使可以在随后除去氧化物区域114a和114b并用如图1H中所示的外延硅(外延＝外延生长)代替。结果，分离的介质区域114c被设置在S/D区域210a和210b之间(图1K)。因为分离的介质区域114c，沟道区域240(在栅极介质区域120’正下方)会更薄。结果，增强了短沟道效应。
尽管为了说明目的在此描述了本发明的具体实施例，但是许多修改和改变对于本领域内的技术人员将是明显的。因此，所附权利要求旨在包括落入本发明的真实精神和范围之内的所有这样的修改和改变。