具有位于磁隧道结器件下面的位线的MRAM体系结构.pdf

本发明公开了一种用于提供及使用磁存储器的方法和系统。所述方法和系统包括提供多个磁存储器单元、至少第一写入线和至少第二写入线。每个磁存储器单元都包括具有顶部和底部的磁元件。第一写入线连接到所述多个磁存储器单元的第一部分的磁元件的底部。第二写入线位于所述磁存储器单元的第二部分的每一个的磁元件的顶部之上。第二写入线与所述多个磁存储器单元的第二部分的每一个的磁元件电性绝缘。

1.  一种磁存储器，包括：
多个磁元件，所述多个磁元件的每一个都具有顶部和底部；
至少第一写入线，其连接到所述多个磁元件的第一部分的每一个的底部；和
至少第二写入线，其位于所述多个磁元件的第二部分的顶部之上，所述至少第二写入线与所述多个磁元件的第二部分的每一个电性绝缘。

2.  如权利要求1所述的磁存储器，其中所述多个磁元件的每一个都是磁隧道结，所述磁隧道结包括被钉扎层、自由层以及在所述被钉扎层与自由层之间的绝缘层。

3.  如权利要求2所述的磁存储器，其中所述自由层位于所述绝缘层之下。

4.  如权利要求2所述的磁存储器，其中所述自由层位于所述绝缘层之上。

5.  如权利要求4所述的磁存储器，其中所述被钉扎层是所述至少第一写入线的一部分。

6.  如权利要求1所述的磁存储器，其中所述至少第二写入线包括至少一条磁写入线。

7.  如权利要求6所述的磁存储器，其中所述至少一条磁写入线进一步包括叠层结构，所述叠层结构包括至少一个非磁层和至少一个软磁层。

8.  如权利要求6所述的磁存储器，其中所述至少一条磁写入线包括至少一条非磁线，所述至少一条非磁线具有不面对所述多个磁元件的第一部分的至少一个表面，其中所述至少第一写入线进一步包括至少一个磁覆层，所述磁覆层位于所述至少一个表面上。

9.  如权利要求6所述的磁存储器，其中所述至少一条磁写入线包括磁覆层，所述磁覆层通过绝缘体与所述至少一条磁写入线的其余部分电性绝缘。

10.  如权利要求1所述的磁存储器，其中在沉积用于所述多个磁元件的第二材料之前，提供用于所述至少第一写入线的材料并定义所述至少第一写入线。

11.  如权利要求1所述的磁存储器，其中按照与所述多个磁元件的至少一层相同的沉积顺序提供用于所述至少第一写入线的材料。

12.  如权利要求1所述的磁存储器，其中在沉积所述多个磁元件的至少一层之后定义所述至少第一写入线。

13.  如权利要求1所述的磁存储器，其中所述至少第一写入线在第一方向上具有宽度，其中所述多个磁元件在所述第一方向上具有尺寸，以及其中所述宽度和尺寸都是在光刻过程中定义的。

14.  如权利要求1所述的磁存储器，进一步包括：
用于所述多个磁元件的多个隔离器件；和
多个薄膜导体，所述多个薄膜导体用于连接所述多个隔离器件与所述多个磁元件的每一个的顶部。

15.  一种用于提供磁存储器的方法，包括：
(a)提供多个磁元件，所述多个磁元件的每一个都具有顶部和底部；
(b)提供至少第一写入线，其连接到所述多个磁元件的第一部分的每一个的底部；以及
(c)提供至少第二写入线，其位于所述多个磁元件的第二部分的顶部之上，所述至少第二写入线与所述多个磁元件的第二部分的每一个电性绝缘。

16.  如权利要求15所述的方法，其中所述磁元件是磁隧道结，并且其中所述磁元件提供步骤(a)进一步包括以下步骤：
(a1)提供被钉扎层；
(a2)提供绝缘层；以及
(a3)提供自由层，所述绝缘层位于所述被钉扎层与自由层之间。

17.  如权利要求16所述的方法，其中在所述绝缘层提供步骤(a2)之前进行所述自由层提供步骤(a3)。

18.  如权利要求16所述的方法，其中在所述绝缘层提供步骤(a2)之后进行所述自由层提供步骤(a3)。

19.  如权利要求15所述的方法，其中所述磁元件是磁隧道结，所述磁隧道结包括被钉扎层、自由层以及在所述被钉扎层与自由层之间的绝缘层，并且其中所述至少第一写入线提供步骤(b)进一步包括以下步骤：
(b1)提供所述至少第一写入线，使得所述至少第一写入线的多个部分用作所述多个磁元件的每一个的被钉扎层。

20.  如权利要求15所述的方法，其中所述至少第二写入线提供步骤(c)进一步包括以下步骤：
(c1)提供至少一条磁写入线。

21.  如权利要求20所述的方法，其中所述至少一条磁写入线进一步包括叠层结构，所述叠层结构包括至少一个非磁层和至少一个软磁层。

22.  如权利要求20所述的方法，其中所述至少一条磁写入线包括至少一条非磁线，所述至少一条非磁线具有不面对所述多个磁元件的第一部分的至少一个表面，其中所述至少第一写入线进一步包括至少一个磁覆层，所述磁覆层位于所述至少一个表面上。

23.  如权利要求20所述的方法，其中所述至少一条磁写入线包括磁覆层，所述磁覆层通过绝缘体与所述至少一条磁写入线的其余部分电性绝缘。

24.  如权利要求15所述的方法，其中在步骤(a)中沉积所述多个磁元件之前，在步骤(b)中提供用于所述至少第一写入线的材料并定义所述至少第一写入线。

25.  如权利要求15所述的方法，其中按照与所述多个磁元件的至少一层相同的沉积顺序提供用于所述至少第一写入线的材料。

26.  如权利要求15所述的方法，其中在沉积所述多个磁元件的至少一层之后定义所述至少第一写入线。

27.  如权利要求15所述的方法，其中所述至少第一写入线在第一方向上具有宽度，其中所述磁元件在所述第一方向上具有尺寸，以及其中所述宽度和尺寸都是在光刻过程中定义的。

28.  如权利要求15所述的方法，进一步包括：
(d)提供用于所述多个磁元件的多个隔离器件；以及
(e)提供多个薄膜导体，所述多个薄膜导体用于连接所述多个隔离器件与所述多个磁元件的顶部。

具有位于磁隧道结器件下面的位线的MRAM体系结构
相关申请的交叉引用
本申请涉及2003年6月11日提交的、名称为“MRAM MEMORIESUTILIZING MAGNETIC WRITE LINES(利用磁写入线的MRAM存储器)”的、序列号为No.10/459,133的同时待决的美国专利申请，其要求2002年12月9日提交的临时申请60/431,742的优先权，并被转让给本申请的受让人。本申请涉及2003年6月26日提交的、名称为“HIGHDENSITY AND HIGH PROGRAMMING EFFICIENCY MRAMDESIGN(高密度及高编程效率MRAM设计)”的、序列号为No.10/606,612的同时待决的美国专利申请，其被转让给本申请的受让人。
技术领域
本发明涉及磁存储器，尤其涉及用于提供编程效率提高且制备过程简化的磁随机存取存储器(magnetic random access memory，MRAM)的方法和系统。
背景技术
近来，MRAM在非易失性和易失性存储器方面的潜在应用已经重新激发了人们对薄膜磁随机存取存储器(MRAM)的兴趣。图1A显示了传统的MRAM 1的一部分。所显示的传统MRAM 1的这部分位于两个互连20和22的交叉点。通常将位于MTJ堆叠30下面并与MTJ堆叠30隔离的互连20称作写入字线，通常将位于MTJ器件上面并连接到MTJ器件的线22称作位线。
传统的MRAM 1包括许多传统的磁元件，图1A显示了其中一个。图1A中所示的传统磁元件是MTJ堆叠30。因此MTJ堆叠30至少作为磁存储器单元的一部分。MRAM 1还包括具有源极13、漏极14、以及栅极16的隔离晶体管10。源极13经由导电插塞(conductive plug)15连接到地线17。漏极14通过使用导电立柱(conductive stud)18和底部电极19与MTJ堆叠30联结(coupled)。在这样的传统MRAM 1中，通过由线20和22中运载的电流所引起的磁场来编程存储器单元，线20和22通常是铜线或铝线。典型地，采用两条垂直的互连20和22。其中一个互连，即传统的位线22，位于MTJ堆叠30之上。第二个互连，即传统的写入字线20，位于MTJ堆叠30之下。
MTJ堆叠30位于传统位线22和传统写入字线20的交叉点。MTJ堆叠30主要包括具有可变磁矢量(未明确显示)的自由层38、具有固定磁矢量(未明确显示)的被钉扎层(pinned layer)34、以及位于这两个磁层34和38之间的绝缘体36。MTJ堆叠30通常还包括层32，层32包括籽晶层(seed layers)和强耦合到被钉扎层34的反铁磁层。
在写入期间，传统位线22中的第一电流和传统写入字线20中的第二电流在自由层38上产生两个磁场。响应这些外磁场，自由层38中的磁矢量定向在一个方向上，所述方向依赖于传统位线22和传统写入字线20中的电流的方向和大小。通常，用于写入零(0)的传统位线22中电流方向与用于写入一(1)的传统位线22中电流方向不同。在读取期间，晶体管10接通，使得小的隧穿电流从传统位线22通过MTJ堆叠30和隔离晶体管10流到地线17。可测量流经MTJ堆叠30的电流量或跨过MTJ堆叠30的电压降，以确定存储器单元的状态。在一些设计中，由二极管替代隔离晶体管10或完全省略隔离晶体管10，因此MTJ堆叠30与传统的写入字线20直接接触。
图1B显示了传统方法50的高级流程图，方法50用于提供传统的MRAM，诸如传统的MRAM 1。因此结合图1A中所示的传统MRAM1来讨论方法50。参照图1A和1B，首先经过步骤52制备隔离晶体管10。经过步骤54形成地线17、传统的写入字线20和立柱18。形成地线17、传统写入字线20和立柱18的步骤54通常包括多个子步骤。形成传统写入字线20和立柱18的最后子步骤包括化学机械抛光(CMP)过程，以获得光滑平坦的表面。一旦形成结构17、18和20的步骤完成，则经过步骤56沉积薄介电层以使传统的写入字线20与底部电极19(尚未形成)绝缘。经过步骤58打开通孔以便暴露出立柱18的顶表面。经过步骤60沉积底部电极19和MTJ堆叠30。因此，MTJ堆叠通过底部电极19与立柱18电性接触。然后经过步骤62进行光刻过程和蚀刻过程，以定义底部电极19的尺寸。随后经过步骤64进行另一光刻和蚀刻过程，以定义MTJ堆叠30的尺寸。然后经过步骤66，在底部电极19的任何暴露部分已被绝缘体覆盖之后形成传统的位线22。如此形成传统的位线22，以确保传统的位线22通过MTJ堆叠30电性连接到立柱18。因此，形成传统的MRAM 1。
图2显示了另一个传统的MRAM 1’。MRAM 1’地多个部分与MRAM 1相类似，因此被类似地标记。为了清楚，只显示了MTJ堆叠30、传统的位线22’和传统的字线20’。传统的位线22’包括非磁部分25和磁覆层(magnetic cladding)27。类似地，传统的字线20’包括非磁部分21和磁覆层23。磁覆层23和27是软磁材料，位于不面对MTJ堆叠30的表面上，并用于聚集与通过传统字线20’和传统位线22’所提供的电流相关的磁通量。因此，软磁覆层23和27将磁通量聚集在MTJ堆叠30上，使得更容易编程自由层38。但是，本领域的普通技术人员将很容易意识到，很难控制磁覆层23和27分别位于传统的线20’和22’的垂直侧壁上的那些部分的磁特性。
尽管方法50和传统的MRAM 1和1’实现了功能，但是本领域的普通技术人员将很容易意识到，方法50可在传统的MRAM 1和1’中导致许多缺点。本领域的普通技术人员将很容易意识到，用于在步骤64中定义MTJ堆叠30的光刻过程是在具有复杂表面状况(topography)的表面上进行的。特别地，其上形成MTJ堆叠的表面包括位于立柱18顶上的通孔(未明确显示)以及位于底部电极19上的MTJ 30中层32、34、36和38的多层堆叠。而且，本领域的普通技术人员将很容易意识到，底部电极19具有不平坦的形状。因此，本领域的普通技术人员将很容易意识到，对于在不平坦表面上进行的光刻过程很难控制关键尺寸。结果，MTJ堆叠30的尺寸可沿着堆叠30到处变化并且在不同的MTJ堆叠(未显示)之间变化。结果，MRAM 1或1’中的磁存储器单元之间出现磁性能的明显变化。
因此，需要一种用于减少MRAM 1或1’中磁存储器单元之间磁性能变化的方法和系统。
发明内容
本发明提供一种用于提供并使用磁存储器的方法和系统。该方法和系统包括提供多个磁元件、至少第一写入线和至少第二写入线。每个磁元件具有顶部和底部。第一写入线连接到多个磁元件的第一部分的磁元件的底部。第二写入线位于磁元件的第二部分的顶部之上。第二写入线与磁元件的第二部分的每一个电性绝缘。
按照此处所述的方法和系统，本发明提供一种磁存储器体系结构，其过程更简单、更受控制且更灵活。此外，可降低磁存储器的磁特性变化，并提高磁存储器的性能。
附图说明
图1A是利用了存储器单元中的MTJ堆叠、传统位线和传统写入字线的传统MRAM的剖面图。
图1B显示了用于提供传统MRAM的传统方法的高级流程图。
图2是利用了存储器单元中的MTJ堆叠、传统位线和传统字线的另一个传统MRAM的剖面图。
图3显示了包括磁写入线的MRAM的一个实施例的剖面图。
图4A显示了按照本发明的MRAM体系结构的一个实施例，其包括位于磁元件之下的位线。
图4B是显示按照本发明方法的一个实施例的高级流程图，用于提供包括位于磁元件之下的位线的MRAM体系结构。
图4C是显示按照本发明方法的一个实施例的更详细流程图，用于提供包括位于磁元件之下的位线的MRAM体系结构。
图5A显示了按照本发明的MRAM体系结构的第二实施例，其包括位于磁元件之下的位线。
图5B是显示按照本发明方法的第二实施例的高级流程图，用于提供包括位于磁元件之下的位线的MRAM体系结构。
图6是显示按照本发明方法的第三实施例的高级流程图，用于形成按照本发明的磁元件和位线。
具体实施方式
本发明涉及磁存储器的改进。下面给出的说明使本领域的普通技术人员能够实施并使用本发明，并且是按照专利申请的格式及其要求提供的。对于本领域的普通技术人员来说，对优选实施例的各种修改将是显而易见的，并且此处的基本原理可应用到其它的实施例。因此，本发明并不意在限制于所示的实施例，而是应给予与此处所述的原理和特征相一致的最宽范围。
序列号为No.10/459,133的、名称为“MRAM MEMORIESUTILIZING MAGNETIC WRITE LINES(利用磁写入线的MRAM存储器)”的、转让给本申请受让人的同时待决美国专利申请公开了一种MRAM体系结构，其解决了传统的MRAM器件中所遇到的许多问题。申请人特此通过引用而结合上述同时待决申请。图3显示了MRAM 70的一部分的一个实施例，MRAM 70包括上述同时待决的申请中所公开的基本结构。图3中所示的MRAM 70包括优选是MTJ堆叠90的磁元件90、形成在衬底80中的选择器件81、磁写入线82、位线83、导电立柱87、连接立柱96和地线97。选择器件81优选是包括栅极84、源极85和漏极86的FET晶体管。MTJ堆叠也包括具有固定磁矢量(未显示)的被钉扎层92、隧穿层93、具有可变磁矢量(未显示)的自由层94、和导电覆盖层(conductive capping layer)95。导电覆盖层95优选是非磁间隔层(nonmagnetic spacer layer)95。MTJ堆叠包括含籽晶层以及优选的反铁磁层的层(未明确显示)。
磁写入线82包括软磁材料，并且通过非磁间隔层95与MTJ堆叠90的自由层94分隔开。在一个实施例中，写入线83也是磁性的。磁写入线82优选基本上或完全由软磁材料构成。此外，至少与覆层相对的核心包括软磁层。在可选实施例中，磁写入线82可以是叠层(laminate)，包括与一层或多层非磁材料交替的一层或多层磁材料。此外，磁写入线82可以是磁性的或非磁性的，并通过绝缘层(未显示)与软磁层(未显示)分隔开。由于磁写入线82与自由层94之间的小间隔，因此自由层94的磁矢量静磁强耦合到磁写入线82的磁矢量。这样的静磁耦合促进了自由层磁矢量的转动幅度。因此，提高了写入效率。此外，按照上面关于磁写入线82所述的方式，写入线83也可以是磁性的。
尽管上述同时待决的申请中所述的MRAM体系结构很好地实现了其预期目的，但是本领域的普通技术人员将很容易意识到，制备也可能相对复杂，因为MTJ堆叠90下面的表面状况可能是复杂的。
本发明提供了一种用于提供并使用磁存储器的方法和系统。该方法和系统包括提供多个磁元件、至少第一写入线和至少第二写入线。每个磁元件具有顶部和底部。第一写入线连接到多个磁元件的第一部分的磁元件的底部。第二写入线位于磁元件的第二部分的顶部之上。第二写入线与磁元件的第二部分的每一个电性绝缘。
本发明将以特定类型的磁存储器单元、特定的材料、特定的元件构造来说明。然而，本发明通常更适用于期望降低静磁杂散场并提高磁稳定性的磁器件。例如，本领域的普通技术人员很容易意识到，该方法和系统可有效地用于与本发明一致的其它的磁存储器、其它的磁存储器单元和其它的材料和构造。此外，本发明是以特定的器件和MRAM体系结构为例来说明的，特定的器件诸如(MTJ)堆叠和金属氧化物半导体(MOS)器件。但是本领域的普通技术人员将很容易意识到，本发明不限于这样的器件和体系结构。因此，按照本发明的方法和系统通常更适用于简化制备和/或提高性能的磁器件。此外，本发明是以简单的非磁写入线为例来说明的。但是，本领域的普通技术人员将很容易意识到，该方法和系统可结合分段(segemnted)写入线和/或具有与本发明一致的其它特性的写入线来使用。此外，本发明是以具有特定位置和方向的字线和位线为例来说明的。但是，本领域的普通技术人员将很容易意识到，这些名称只是为了使论述清楚而已。因此，这些名称可被类似结构的其它术语所交换或替换，而不会影响本发明的实施。本发明还是以具有按照特定顺序执行的某些步骤的方法为例来说明的。但是，本领域的普通技术人员将很容易意识到，也可使用与本发明一致的其它的和/或额外的步骤和/或不同的顺序。
图4A显示了按照本发明的MRAM结构100的一个实施例，其包括位于磁元件之下的位线。为了清楚，只显示了单个磁元件、单条位线和单条写入字线。但是，本领域的普通技术人员将很容易意识到，MRAM 100包括许多磁元件和写入线。为了清楚，写入线在此称为位线和字线。所示的MRAM 100包括磁元件，优选是MTJ堆叠30’。MTJ堆叠30’优选与图1A所示的MTJ堆叠30相类似，因此用类似的方式标记。返回来参照图4A，MRAM 100包括位线110，位线110具有优选垂直于纸面的长轴(long axis)，如图4A所示。MRAM 100还包括写入字线112、MTJ堆叠30’和隔离晶体管113。MRAM 100中还包括导电立柱108、薄膜导体120和地线107。
MTJ堆叠30’至少包括具有固定磁矢量(未显示)的被钉扎层34’、具有可变磁矢量(未显示)的自由层38’、以及位于被钉扎层34’和自由层38’之间的介电层36’。在优选实施例中，MTJ堆叠30’还包括附加层32’，附加层32’可包括反铁磁材料层和籽晶层，反铁磁材料层与被钉扎层34’的表面接触以便固定被钉扎层34’中的磁化方向。应注意的是，尽管层32’、34’36’和38’是以特定的顺序显示的，自由层38’位于MTJ堆叠30’的顶部，但是并不禁止层32’、34’、36’和38’是以不同的顺序。特别地，不禁止自由层38’位于绝缘层36’之下以及被钉扎层34’位于绝缘层36’之上。在所示的MRAM 100的实施例中，自由层38’的易轴(easy axis)优选沿着写入字线112的对称轴(symmetrical axis)。特别地，易轴优选基本上垂直于位线110的纵向方向。
位线110位于MTJ堆叠30’的下面，并且电性连接到MTJ堆叠30’的底部。因此，位线110仍然可用于提供读取电流至MTJ堆叠30’。写入字线112位于MTJ堆叠30’之上。此外，写入字线112通过绝缘材料层118与MTJ堆叠30’电性隔离。
在一个实施例中，位线110以及写入字线112是非磁性的。但是，在可选实施例中，位线110和写入字线112之一或两者可以是磁性的。例如，位线110和/或写入字线112可包括如结合图2所述的覆层，或者可以是如上述同时待决申请和图3中所述的软磁写入线。位线110和/或写入字线112也可具有分别与位线110和/或写入字线112电性绝缘的软磁覆层。在一个这样的实施例中，位线110与MTJ堆叠30’的自由层38’静磁耦合。而且，如果位线110是软磁材料，则位线110可用作MTJ堆叠30’的被钉扎层。在这样的实施例中，可在MTJ堆叠30’中省略被钉扎层34’，且层32’位于位线110之下。此外，如果位线110没有用作MTJ堆叠30’的被钉扎层，则位线110优选地通过非磁的导电层与MTJ堆叠30’分隔开。
隔离晶体管113包括源极103、漏极104和栅极106。隔离晶体管113通过导电立柱108和薄膜导体120与MTJ堆叠30’连接。从图4A中可以看出，薄膜导体120在MTJ堆叠30’的顶部连接到MTJ堆叠30’。导电立柱108电性连接到隔离晶体管的漏极104。所示的导电立柱108包括两个部分114和116，其优选地是在如下所述的不同步骤中制备的。隔离晶体管113的源极103通过导电插塞105与地线107联结。
MRAM 100能以类似于图1A中所示的MRAM 1的方式被编程和读取。返回来参照图4A，为了编程MTJ堆叠30’，通过写入字线112提供电流，其被称作字线写入电流。字线写入电流产生磁场(未显示)。与字线写入电流相关的这一磁场使MTJ堆叠30’的自由层38’的磁化转动离开易轴方向，所述易轴方向优选地基本上垂直于位线110的纵向方向。在字线写入电流仍然流通的同时，通过位线110提供位线写入电流。位线写入电流产生第二磁场。如果位线写入电流产生的第二磁场足够大，并且位于主要(mostly)与MTJ堆叠30’的自由层38’的磁化方向相反的方向，则在字线写入电流和位线写入电流产生的磁场去除之后，自由层38’的磁化位于新的方向。如果位线电流产生的磁场不够大，并且没有主要与自由层38’的磁化方向相反，则在字线电流和位线电流去除之后，自由层38’的磁化位于原始的方向。因此，完成了数据编程序列。应当注意的是，在上述的数据编程序列期间，优选关闭隔离晶体管113。关闭隔离晶体管113有助于保护MTJ堆叠30’免受位线电流的损坏。
为了读取MTJ堆叠30’中存储的数据，驱动读取电流通过MTJ堆叠30’。在读取期间接通隔离晶体管113，以允许小的读取电流从位线110流过MTJ堆叠30’到达地线107。应注意的是，读取电流也流过薄膜导体120(在MTJ堆叠与导电立柱108之间)、导电立柱108和隔离晶体管113。在读取电流流过MTJ堆叠30’的同时，将跨过MTJ堆叠30’的电压降与参考器件进行比较。此比较使得可确定MTJ堆叠30’的状态。特别地，可确定MTJ堆叠30’是处于高电阻状态(自由层38’的磁矢量基本上与被钉扎层34’的磁矢量反向平行)还是处于低电阻状态(自由层38’的磁矢量基本上平行于被钉扎层34’的磁矢量)。高电阻状态可用于代表一(1)，而低电阻状态可用于代表零(0)。
因为位线110位于MTJ堆叠30’之下，而薄膜导体120位于MTJ堆叠30’之上，所以MTJ堆叠30’下面的表面状况相对简单。因此，其上形成MTJ堆叠30’的表面相对平坦。因此MTJ堆叠30’的制备可具有一致性及可重复性。因此，MRAM 100的磁特性在磁存储器单元之间的磁性能方面具有较小的变化。由此提高了MRAM 100的性能。
图4B是显示按照本发明方法150的一个实施例的高级流程图，用于提供包括位于磁元件之下的位线的MRAM体系结构。为了清楚，以MRAM 100为例来说明方法150。经过步骤152提供位线110。经过步骤154提供MTJ堆叠30’。在步骤152和154中提供位线110和MTJ堆叠30’，使得位线110电性连接到MTJ堆叠30’的底部。经过步骤156提供写入字线112，使其与MTJ堆叠30’电性绝缘。因此可提供MRAM100的组件。
图4C是显示按照本发明方法200的一个实施例的更详细流程图，用于提供包括位于磁元件之下的位线的MRAM体系结构。为了清楚，以MRAM 100为例来说明方法200。经过步骤202，用传统的CMOS过程在CMOS晶片上制备隔离晶体管113和导电立柱108的第一部分114。经过步骤204，制备位线110和导电立柱108的第二部分116。可用“减少的”过程或者“增加的”过程来进行步骤204。在一个实施例中，当使用减少的过程时，首先沉积一层金属膜。然后进行光刻和蚀刻过程，以定义导电立柱108的第二部分116和位线110。然后沉积介电层以覆盖导电立柱108和位线110。如果在步骤204中使用增加的过程，则提供介电层且通孔和沟槽蚀刻到介电层内。通孔和沟槽的形状和位置分别定义了导电立柱108的第二部分116和位线110的形状和位置。然后用电镀过程在已蚀刻到介电层内的通孔和沟槽中形成导电立柱108的第二部分116和位线110。
经过步骤206进行CMP过程。如果在步骤204中使用减少的过程，则在步骤206中进行的CMP过程去除一部分电介质，暴露出导电立柱108的顶部116和位线110。如果使用增加的过程，则CMP过程去除在通孔和沟槽外的任何过量(excess)金属材料。在任一情况下，步骤206中进行的CMP过程都提供了其上将形成MTJ堆叠30’的平坦表面。
经过步骤208提供用于MTJ堆叠30’的膜。为了获得这些膜，优选地将含有MRAM 100的晶片送到物理气相沉积(PVD)设备，以对晶片完全地沉积用于MTJ堆叠30’的膜。经过步骤210进行光刻和蚀刻过程，以定义MTJ堆叠30’。在定义了MTJ堆叠30’之后，经过步骤212在MRAM 100上提供一层介电材料。经过步骤214进行光刻过程和蚀刻过程，以暴露出MTJ堆叠30’的顶表面和导电立柱108的顶部116。经过步骤216进行沉积过程以沉积导电薄膜，优选是金属薄膜，由其定义薄膜导体120。经过步骤218用光刻和蚀刻过程来定义薄膜导体120。经过步骤220沉积薄介电层118，优选地是在其上形成MRAM的整个晶片上。薄介电层118用作薄膜导体120与写入字线112之间的绝缘层。经过步骤222形成写入字线112。以类似于可用于形成位线110的过程的方式，可用减少的过程或增加的过程来进行形成写入字线112的步骤222。
使用方法200，用于定义MTJ堆叠30’的光刻过程是在平坦的膜表面上进行的。换言之，由于MTJ堆叠30’下面的表面状况相对简单，所以其上形成MTJ堆叠30’的表面相对平坦。因此，可减少或避免由光刻过程的表面状况依赖性所导致的MTJ堆叠30’的变形。因此，MTJ堆叠30’的制备可具有一致性及可重复性。因此，MRAM 100的磁特性在磁存储器单元之间的磁性能方面具有较小的变化。由此提高了MRAM 100的性能。
图5A显示了按照本发明的MRAM体系结构100’的第二实施例，其包括位于磁元件之下的位线。为了清楚，只显示了单个磁元件、单条位线和单条写入字线。但是，本领域的普通技术人员将很容易意识到，MRAM 100’包括许多磁元件、位线和字线。此外，MRAM 100’的数个部分与图4A所示的MRAM 100相类似。因此类似于MRAM 100来标记MRAM 100’的这些部分。
返回来参照图5A，位线110’和导电立柱108’的结构和制备与MRAM 100和方法200中所示的不同。导电立柱108’包括单个部分。此外，位线110’在MTJ堆叠30”之下，而薄膜导体120’在MTJ堆叠30”之上。结果，MTJ堆叠30”下面的表面状况相对简单。因此，其上形成MTJ堆叠30”的表面相对平坦。因此，MTJ堆叠30”的制备可具有一致性及可重复性。因此，MRAM 100’的磁特性在磁存储器单元之间的磁性能方面具有较小的变化。由此提高了MRAM 100’的性能。
图5B是显示按照本发明方法200’的第二实施例的高级流程图，用于提供包括位于磁元件之下的位线的MRAM体系结构。为了清楚，以MRAM 100’为例来说明方法200’。经过步骤202’用传统的CMOS过程在CMOS晶片上制备隔离晶体管113’和整个导电立柱108’。因此，没有将位线110’与导电立柱108’的一部分同时形成。而是，在步骤202’中制备了隔离晶体管113和导电立柱108’之后，通过金属薄膜实施位线110，该金属薄膜是在与MTJ堆叠30”相同的沉积顺序中沉积的。因此，在形成了隔离晶体管113’和导电立柱108’之后，经过步骤203’进行CMP过程。因此，在沉积形成MTJ堆叠30”的膜之前，在步骤203’中获得了光滑的表面。
经过步骤204’提供至少一个导电层，优选是金属层，其将被用于形成位线110。经过步骤208’提供用于MTJ堆叠30”的层。经过步骤210’进行光刻和蚀刻过程，以定义MTJ堆叠30”的尺寸。然后经过步骤211通过额外的光刻和蚀刻过程来定义位线110的几何形状。其余的步骤类似于结合图4C所示的方法200所述的那些步骤。
因此，返回来参照图5B，经过步骤212’在MRAM 100上提供一层介电材料。因此，在步骤202’中位线110’与MTJ堆叠30”绝缘。经过步骤214’进行光刻过程和蚀刻过程，以暴露出MTJ堆叠30”的顶表面和导电立柱108’。经过步骤216’进行沉积过程以沉积金属薄膜，由其定义薄膜导体120’。经过步骤218’用光刻和蚀刻过程来定义薄膜导体120’。经过步骤220’沉积薄介电层118’，优选地是在其上形成MRAM的整个晶片上。经过步骤222’形成写入字线112。以类似于上述过程的方式，可用减少的过程或增加的过程来进行步骤222’。
使用方法200’，MTJ堆叠30”下面的表面状况相对简单，所以其上形成MTJ堆叠30”的表面相对平坦。因此，可减少或避免由光刻过程的表面状况依赖性所导致的MTJ堆叠30”的变形。因此，MTJ堆叠30”的制备可具有一致性及可重复性。因此，MRAM 100’的磁特性在磁存储器单元之间的磁性能方面具有较小的变化。由此提高了MRAM 100’的性能。
在一些实施例中，对于MTJ堆叠30或30’可能期望是长方形或正方形。图6是显示按照本发明的方法250的第三实施例的高级流程图，用于形成按照本发明的磁元件和位线。当期望MTJ堆叠30或30’是长方形或正方形时，优选使用方法250。因此，方法250是结合图4A和5A中的MRAMs 100和100’来说明的。方法250可用于替代定义MTJ堆叠30’或30”的几何形状的步骤210或210’。因此，优选地在步骤204和208或步骤204’和208’中沉积了位线10和MTJ 11层之后，开始进行方法250。
经过步骤252进行光刻和蚀刻过程，以便在相同的方向上分别定义位线110或110’的宽度以及MTJ堆叠30’或30”的尺寸。因此，步骤252在如图4A和5A所示的水平方向上定义位线110或110’的宽度以及MTJ堆叠30’或30”。经过步骤254进行另一组光刻和蚀刻过程，以便在沿着位线110或110’的长轴方向上分别定义MTJ堆叠30’或30”的尺寸。因此，如图4A和5A所示，步骤254垂直于纸面定义MTJ堆叠30’或30”的尺寸。通过使用方法250，可实现位线110或110’与MTJ堆叠30’或30”之间的对准，并可获得MTJ堆叠30’或30”的所期望形状。
应注意的是，根据以特定顺序进行的步骤252和254说明了方法250。但是，本领域的普通技术人员很容易意识到，上述顺序可以颠倒。在这样的实施例中，首先进行步骤254，用于在沿着位线110或110’的对称轴的方向上分别定义MTJ堆叠30’或30”的尺寸。其次进行步骤252，用于在相同的方向上分别定义位线110或110’的宽度以及MTJ堆叠30’或30”的尺寸。这样的顺序也使得可在位线110或110’与MTJ堆叠30’或30”之间分别实现对准，并可获得MTJ堆叠30’或30”的所期望形状。
因此，使用方法200、200’和/或250，可提供具有改进过程控制的MRAM 100和100’。此外，方法200、200’和/或250，MRAM 100和100’使得可增加过程的灵活性。而且，如上所述，可减小MRAM 100和100’的磁特性的变化，并且可提高MRAM 100和100’的性能。
本发明已公开了一种用于提供磁存储器的方法和系统，该磁存储器制备更简单、过程控制更强且设计和过程具有灵活性。尽管本发明是按照所示的实施例说明的，但是本领域的普通技术人员将很容易意识到，可改变实施例，并且这些变化将落在本发明的精神和范围之内。
因此，本领域的普通技术人员可进行许多修改，而并不偏离后附权利要求的精神与范围。