动态随机存取存储器 电容器的制造方法 本发明涉及一种半导体元件电容器的制造方法，特别是涉及一种动态随机存取存储器(DRAM)电容器的制造方法。
图1是动态随机存取存储器元件的一个存储单元，其由一转移晶体管T与一存储电容器C组成。转移晶体管T的源极连接到一对应的位线BL，漏极连接到存储电容器C的一存储电极10，而栅极则连接到一对应的字线VL。存储电容器C的一相对电极(opposed electrode)12连接到一固定电压源，而在存储电极10与相对电极12之间则设置一介电层14。
为增进存储电容器的存储容量，除了不停地寻找具有较高介电常数的电介质，或控制介电材料沉积的厚度与品质外，另外就是增加电容器存储电极的表面积。而在存储单元逐渐缩小的情况下，如何在DRAM逐渐缩减的基底表面积中增加电容器存储电极的表面积，是目前在制作工艺中常面临的问题。
在单一的芯片中，为增加数据存储量，集成电路存储器的存储密度有逐渐增加的倾向。高密度存储器可提供较为紧密的存储结构，且对于可存储相同量的多个芯片而言，可以在单一芯片的高密度存储结构上存储数据，势必较节省成本。通常，集成电路元件的密度，可藉由减小连接线(wiring lines)、晶体管栅极(gate)的尺寸，或集成电路地元件隔离区而增加。而减小电路结构元件的尺寸一般则需依据集成电路元件制造方法逐渐缩减的设计规则(designrules)。
目前大多用来增进电容器下电极表面积的方式，是利用制作各种具有不平坦表面的结构，以提供较大的下电极表面积，例如形成冠状(crown)、柱状、鳍状(fin)、树枝状或凹槽(cavity)等结构，甚至在上述结构上再形成一半球颗粒多晶硅层(HSG-Si)，更可使DRAM电荷存储电容值增加约1.8倍。
现有技术中，以冠状结构为下电极主体的方式，其是利用传统光刻腐蚀制作工艺方式，直接限定多晶硅层25作为电容器的下电极，如图2所示，其中还包括有一半导体基底20、MOS元件的字线21、位线22与源/漏极区23，绝缘层24与作为电容器下电极的多晶硅层25。在形成冠状多晶硅层结构25，进行微影曝光时，由于光源解析度(photo resolution)对设计规则所造成的限制，使得冠状结构上支柱的宽度u不能无限缩小，相对地，也使其局限了所能增加的表面积。
有鉴于此，本发明的主要目的，就是利用自动对准(self-aligned)的制作工艺形成冠状的电容器结构，其除了可克服设计规则与光源解析度的限制外，也可以解决对准误差的问题。
为达到上述目的，本发明提供一种动态随机存取存储器电容器的制造方法，一基底至少形成有一MOS晶体管，MOS晶体管的一位线电连接至MOS晶体管的源/漏极区之一，该制造方法至少包括下列步骤：首先，在基底上形成一绝缘层，并覆盖住MOS晶体管与位线，限定绝缘层，形成一介层窗，并暴露出MOS晶体管的源/漏极区之一。接着，在绝缘层上形成一第一多晶硅层，并在第一多晶硅层上形成一氮化硅层。之后，施加一光致抗蚀剂层，以限定第一多晶硅层与氮化硅层，形成一柱状结构，其中柱状结构包括填入介层窗的第一多晶硅层。在去除部分的光致抗蚀剂层以限定氮化硅层之后，去除未被光致抗蚀剂覆盖的氮化硅层，暴露出第一多晶硅层的部分表面，且在暴露出的第一多晶硅层表面形成一氧化物层。再去除第一多晶硅层上的氮化硅层，暴露出被氮化硅层覆盖的第一多晶硅层表面。接着，以氧化物层为掩模，沿暴露出的第一多晶硅层表面蚀刻第一多晶硅层，但不穿透第一多晶硅层。最后，去除氧化物层，而完成电容器该下电极的一主体，以及在下电极上形成一介电层，并在介电层上形成一第二多晶硅层，作为该电容器的一上电极。
为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。附图中：
图1显示一种动态随机存取存储器元件的电路示意图；
图2显示一种现有技术的动态随机存取存储器电容器下电极的剖面图；
图3A至图3I显示根据本发明的优选实施例的动态随机存取存储器电容器的制造流程剖面图；
请参照图3A至图3I，其显示根据本发明优选实施例动态随机存取存储器电容器的制造流程剖面图。
请参照图3A。首先将一硅基底30表面形成一元件隔离结构31，例如进行热氧化制作工艺，以硅的局部氧化(LOCOS)技术形成厚度约为3000埃的场氧化层，或形成浅沟渠(Shallow Trench)作为隔离结构。接着，将硅基底30进行热氧化制作工艺，形成一栅极氧化层32(Gate oxide)。再以例如化学气相沉积法(CVD)，在栅极氧化层32上形成一多晶硅层，且注入杂质增加导电性，最后再经对多晶硅层构图后，形成栅极33(或称字线)。之后，在基底30中形成源/漏极区34a、34b。利用现有技术，在源/漏极区34a、34b形成后，再形成一多晶硅层，并与源/漏极34b之一电连接，作为位线35，其中，字线与位线间有绝缘层相隔。
如图3B所示。接着，以CVD法沉积一平坦化的绝缘层36，覆盖住字线33与位线36，例如以APCVD或PECVD的方式沉积硼磷硅玻璃(BPSG)，之后进行再热流(reflow)或以化学机械研磨法(CMP)平坦化BPSG，经平坦化步骤后，可使后续的沉积制作工艺更容易进行，且可具有较好的沉积品质。再以传统微影制作工艺技术，例如光掩模蚀刻限定绝缘层36，形成电容器的介层窗37(via)，暴露出源/漏极区之一34a。
再请参照图3C。在绝缘层36上沉积一第一多晶硅层38，第一多晶硅层38需填满介层窗并延伸至绝缘层的表面上，之后再在第一多晶硅层38上沉积一毯覆式氮化硅层39。其中，第一多晶硅层掺有杂质(doped)以提高其导电性，且其沉积厚度约为1000-10000埃左右，而氮化硅层39厚度约为50-1000埃。接着，在氮化硅层39表面施加一光致抗蚀剂层40，以光刻腐蚀制作工艺限定氮化硅层39与第一多晶硅层38，例如以干蚀刻法(dryetching)进行蚀刻步骤，而使原本毯覆式的氮化硅层39与第一多晶硅层38，成为柱状结构的氮化硅层39a与第一多晶硅层38a，如图3D所示，其中，柱状结构包括填入介层窗的第一多晶硅层部分。
之后，去除部分的光致抗蚀剂层40，例如利用在一具有氧的环境下，进行各向同性的等离子制作工艺，使部分光致抗蚀剂层40灰化(ash)，而去除部分的光致抗蚀剂层，形成如图3E所示的光致抗蚀剂40a。继续以剩余在氮化硅层39a表面上的光致抗蚀剂40a，限定氮化硅层39a，去除未被光致抗蚀剂40a覆盖的氮化硅层，即去除柱状第一多晶硅层38a上外围的氮化硅层，而余下氮化硅层中央部位39b，暴露出部分第一多晶硅层38a表面，如图3F所示。例如以干蚀刻法去除部分氮化硅层，而暴露出部分第一多晶硅层38a表面。再进行剥除光致抗蚀剂40a的步骤。
请参照图3G。接着，在暴露出的第一多晶硅层表面进行热氧化制作工艺(thermal oxidation)，氧化第一多晶硅层表面，形成一氧化物层41，其中氧化物层的厚度约为100-3000埃。
接着，去除第一多晶硅层38a上残余的氮化硅层39b，例如以湿蚀刻法(wet etching)的热磷酸(hot phosphoric acid)溶液去除。如图3H所示，再蚀刻未被氧化物层41覆盖的第一多晶硅层38a，即沿暴露出的第一多晶硅层38a表面蚀刻该第一多晶硅层38a，例如以时间控制进行干蚀刻法，去除部分的第一多晶硅层，可将第一多晶硅层38a蚀刻成如图3H所示的多晶硅冠状结构38b。
在上述制作工艺中，由于利用自动对准蚀刻制作工艺形成冠状结构38b，使得冠状结构38b的周边支柱宽度V不会如现有技术一样，因微影制作工艺时光源的解析度而受到限制，也不会因对准误差而对元件造成损害，因此支柱的宽度v可以非常窄小。而支柱的宽度V窄小，可进而提供电容器较大的下电极表面积，以增加电容器的电容值。
最后如图3I所示。去除第一多晶硅层38b上的氧化物层41，再选择性地沉在第一多晶硅层38b上积半球颗粒多晶硅层(Hemispherical grainedpolysilicon，HSG-Si)42，其中，半球颗粒多晶硅层掺有杂质，而半球颗粒多晶硅层42与第一多晶硅层38b作为电容器的一下电极(bottom plate)。接着，再在第一多晶硅层38b上形成一介电层43，例如氧化物-氮化物-氧化物(ONO)，最后在介电层43上形成一第二多晶硅层44，作为电容器的上电极(top plate)，以完成动态随机存取存储器电容器结构。
本实施例是利用自动对准制作工艺形成冠状的电容器结构，克服设计规则、光源解析度对尺寸大小的限制，并解决对准误差的问题，还利用在冠状多晶硅层结构上沉积一半球颗粒多晶硅层，藉以增加电容器下电极的表面积而提升电容值。
虽然本发明已以一优选实施例揭露如上，但是其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作出各种更动与润饰，因此本发明的保护范围应当由后附的权利要求界定。