用于电压驱动开关元件的栅极控制电路 本申请要求日本专利申请No.JP-1085435的优先权，这个日本专利申请是在1998年3月31日提交的，其全部内容这里参考引入。
本发明涉及一种栅极控制电路，用于接通和断开一个电压驱动开关元件，例如MOS栅结构的绝缘栅半导体器件，比如MOS-FET、IGBT(绝缘栅双极晶体管)和IEGT(注入增强栅晶体管)。
绝缘栅半导体器件用作电力转换器的开关元件，电力转换器例如有驱动感应电动机的变换器，频率调制器，以及在电源故障情况下对外围设备供电的不间断电源。
尤其是，IGBT由于其电压起动特性和其转接相对高电流的能力，已经广泛地用于工业设备中。
图1表示用于IGBT 1的常规栅极控制电路。在图1中，IGBT 1是一个绝缘栅半导体器件，它具有一个集电极端C，一个发射极端E和一个栅极端G。一个用点划线表示的栅极控制电路100连接在端G和E之间。
栅极控制电路100由第一DC(直流)电源2A，第二DC电源2B，用于对IGBT1施加正电压的第一开关3A，用于对IGBT1施加负电压的第二开关3B，以及栅极电阻器4构成。栅极电阻器4、第一开关3A和第一DC电源2A的串联电路连接在IGBT 1的端G和E之间。此外，第二DC电源2B和第二开关3B的串联电路连接在端E和第一DC电源2A的负端的接合点与第一开关3A和栅极电阻器4的接合点之间。此外，端C和端E连接到一个电力转换器的主电路(未示出)。
IGBT1通过在端G和E之间施加一个正电压而接通，并且通过在端G和E之间施加一个负电压而断开。
图2是一个时间图，表示在IGBT1断开时，IGBT1的集电极端C和发射极端E之间的电压Vce和电流Ic之间，以及IGBT1的栅极端G和发射极端E之间的电压Vge和电流Ig之间地关系。
在断开时，第二开关3B接通，以便施加一个驱动电压Vg的负电压。于是，在断开过渡期间，在端G和E之间保持称为镜像电压的电压Vge。在过渡期间栅极电流Ig几乎恒定。当栅极电流Ig的积分(电荷)达到一定量电荷时，流入IGBT1的电流Ic减小，并且最终IGBT1断开。
然而，如图2所示，因为镜像电压在一段时间内(镜像时间)具有正值，所以在闭合第二开关3B之后，有一个延迟时间以使IGBT1完全断开。在端G和E之间由适合于IGBT1的镜像效应所引起的镜像电压一直保持到端G和E之间寄生电容所存储的电荷完全释放为止。这个延迟时间对效率有不利影响。
减小延迟时间的一个方法是降低栅极电阻器4的电阻，并且增加栅极电流Ig。但是因为栅极电流Ig突然上升，所以这个方法在端G和E之间引起浪涌电压。因此，降低栅极电阻器4的电阻引起IGBT1的开关损耗增加。结果，栅极电阻器4的电阻不能容易地改变。
此外，如果电力转换器由多个各自串联或并联连接的绝缘栅半导体器件，例如IGBT1构成，并且断开延迟时间相互不同，则电力转换器在施加到绝缘栅半导体器件上的电压或电流中失去平衡。结果，高电压或电流集中在多个绝缘栅半导体器件中的一个上。
因此，本发明的一个目的是提供一种栅极控制电路，它能在不降低栅极电阻器的电阻的情况下，减小在断开开关之后使绝缘栅半导体器件断开的延迟时间。
本发明的另一个目的是提供一种栅极控制电路，它能阻止施加在绝缘栅半导体器件上的浪涌电压的爆发。
本发明的另一个目的是提供一种电力转换器电路，它能同时接通或断开多个绝缘栅半导体器件。
这些和其他目的通过提供一种新型和改进型栅极控制电路来实现，这种栅极控制电路用于接通和断开一个具有栅极、发射极和集电极端的绝缘栅半导体器件，它包括一个第一DC电源，通过一个第一开关耦合到栅极端，并且布置为对栅极端施加一个正电压，以便当第一开关接通并且第二开关断开时，接通绝缘栅半导体器件；一个第二DC电源，通过一个第二开关耦合到栅极端，并且布置为对栅极端施加一个负电压，以便当第二开关接通并且第一开关断开时，断开绝缘栅半导体器件；一个二极管和电容器的并联电路，串联耦合到第二开关；以及一个断开帮助电路，布置为在电容器上产生负电荷，以帮助断开绝缘栅半导体器件。
按照本发明的一个方面，提供一种电力转换器电路，它具有多个绝缘栅半导体器件，各设有一个相应的栅极控制电路，其中根据检测的集电极-发射极电压或检测的发射极电流，通过控制各栅极控制电路的电容器中存储的电荷，使断开绝缘栅半导体器件的延迟时间实现相等。
连同附图参考以下详细叙述，将容易获得对本发明及其许多附带优点的更完全理解，同样变得更好理解，其中：
图1是IGBT的常规栅极控制电路的电路图；
图2是时间图，表示IGBT的集电极端和发射极端之间的电压和电流之间，以及IGBT的栅极端和发射极端之间的电压和电流之间的关系；
图3是本发明的第一实施例的栅极控制电路的电路图；
图4是时间图，表示图3中IGBT的集电极端和发射极端之间的电压和电流之间，以及IGBT的栅极端和发射极端之间的电压和电流之间的关系；
图5是本发明的第二实施例的栅极控制电路的电路图；
图6是本发明的第三实施例的栅极控制电路的电路图；
图7是本发明的第四实施例的栅极控制电路的电路图；
图8是本发明的第五实施例的栅极控制电路的电路图；
图9是本发明的第六实施例的栅极控制电路的电路图；
图10是本发明的第七实施例的栅极控制电路的电路图；
图11是本发明的第八实施例的栅极控制电路的电路图；
图12是本发明的第九实施例的栅极控制电路的电路图；
图13是本发明的第十实施例的栅极控制电路的电路图；
图14是本发明的第十一实施例的栅极控制电路的电路图；
图15是时间图，表示DC电源2A和2B的电压与流入图14的IGBT的栅极电流Ig之间的关系；
图16是本发明的第十二实施例的栅极控制电路的电路图；
图17是时间图，表示DC电源2A和2B的电压与流入图16的IGBT的栅极电流Ig之间的关系；
图18是本发明的第十三实施例的栅极控制电路的电路图；
图19是本发明的第十四实施例的栅极控制电路的电路图；
图20是本发明的第十五实施例的栅极控制电路的电路图；
图21是本发明的第十六实施例的栅极控制电路的电路图；
图22是时间图，表示图21中晶体管3E的电流IC和接通-断开定时之间的关系；
图23是本发明的第十七实施例的栅极控制电路的电路图；
图24是时间图，表示图23中晶体管3E的电压Vce和接通-断开定时之间的关系；
图25是本发明的第一实施例的电力转换器电路的电路图；以及
图26是本发明的第二实施例的电力转换器电路的电路图。
现在参考附图，其中在全部几个图中相同标号表示同样或对应部分。图3表示本发明的第一实施例的栅极控制电路101。在图3中，IGBT1是一个绝缘栅半导体器件，它具有一个集电极端C，一个发射极端E和一个栅极端G。由点划线表示的栅极控制电路101连接在端G和E之间。
栅极控制电路101具有第一DC(直流)电源2A，第二DC电源2B，用于对IGBT1施加正电压的第一开关3A，用于对IGBT1施加负电压的第二开关3B，以及栅极电阻器4。栅极电阻器4、第一开关3A和第一DC电源2A的串联电路连接在IGBT1的端G和E之间。此外，第二DC电源2B和第二开关3B的串联电路连接在端E和第一DC电源2A的负端的接合点与第一开关3A和栅极电阻器4的接合点之间。此外，端C和端E连接到一个电力转换器的主电路(未示出)。上述构成与图1相同。
如下所述，图1和图3之间的不同是栅极控制电路101还包括一个二极管5，一个电容器6，一个第三开关3C和一个第三DC电源2C。
首先，二极管5和电容器6的并联电路连接在第二开关3B和栅极电阻器4之间。其次，第三开关3C和第三DC电源2C的串联电路连接在第一开关3A和第一DC电源的接合点与二极管5和电容器6的接合点之间。在开关3C动作下，DC电源2C以比能使IGBT1断开的量要小的量对电容器6充电。
按照图4的时间图，叙述本发明的第一实施例的栅极控制电路101的操作。在图4中，电流Ic是在IGBT1的集电极端C和发射极端E之间流动的电流。电压Vce是在IGBT1的集电极端C和发射极端E之间的电压。栅极电压Vge是在栅极端G和发射极端E之间的电压，以及驱动电压Vg是使IGBT1接通和断开的电压。栅极电流Ig是使IGBT1接通和断开的电流。延迟时间是在接通第二开关3B之后使IGBT1完全断开的时间。
IGBT1通过在端G和E之间施加一个正电压而接通，并且通过在端G和E之间施加一个负电压而断开。
第一开关3A和第三开关3C同时接通和断开，以便当第一开关3A和第三开关3C都接通时，电容器6由第三DC电源2C的电压充电。在断开IGBT1时，也就是说，当第一开关3A和第三开关3C都断开，并且第二开关3B接通时，电容器6的电压和第二DC电源2B的电压的和作为驱动电压Vg施加在IGBT1上。于是，当电容器6的电荷释放到零电压时，驱动电压Vg通过二极管5达到第二DC电源2B的电压。
如图4所示，由于在过渡期间有相对大的栅极电流Ig流动，所以能减小延迟时间。由于电容器6几乎在电流Ic开始减小时完成放电，所以在IGBT1断开时，仅仅第二DC电源2B的电压施加在IGBT1上。
图5表示本发明的第二实施例的栅极控制电路102。
在第二实施例中，第二DC电源2B、第二开关3B和电容器6的接合点与图3所示的第一实施例不同。
如图5所示，开关3B和电容器6的位置颠倒，并且第三DC电源2C的正端连接到第二DC电源2B的负端。
第二实施例具有和第一实施例相同的操作和效果，并且开关3A、3B和3C以和第一实施例相同的方式转接。
图6表示本发明的第三实施例的栅极控制电路103。
在以下叙述中，仅叙述和第一实施例所述元件不同的元件。
在第三实施例中，除去图3中的第三DC电源2C，并且布置第二DC电源2B以代替第三DC电源2C。此外，添加一个第四开关3D。更具体地说，使第四开关3D连接在二极管5的负端和电容器6之间。第三开关3C的一端连接到电容器6和第四开关3D的接合点。第三开关3C的另一端连接到第一DC电源2A和第二DC电源2B的接合点。
在第三实施例中，开关3A和3B以和图1栅极控制电路100相同的方式操作。无论什么时候第二开关3B接通，第三开关3C就接通，并且第四开关3D断开。因此，电容器6由第二DC电源2B的电压充电。第三实施例的其他操作和第一实施例相同。
按照第三实施例，由于省略第三DC电源2C，所以能减小DC电源的数目。
图7表示本发明的第四实施例的栅极控制电路104。
在以下叙述中，仅叙述和第一实施例所述元件不同的元件。
在第四实施例中，用一个可变DC电源7来代替图3中的第三DC电源2C。开关3A、3B和3C以和图3所示第一实施例相同的方式操作。按照第四实施例，由于用可变DC电源7代替第三DC电源2C，所以能任意调节电容器6中存储的电荷量。此外，第四实施例具有和第一实施例相同的效果。
图8表示本发明的第五实施例的栅极控制电路105。
在第五实施例中，第二DC电源2B、第二开关3B和电容器6的接合点和图7第四实施例不同。
如图8所示，开关3B和电容器6的位置颠倒，并且可变DC电源7的正端连接到第二DC电源2B的负端。
第五实施例具有和第四实施例相同的操作和效果，并且开关3A、3B和3C以和第四实施例相同的方式转接。
图9表示本发明的第六实施例的栅极控制电路106。
在以下叙述中，仅叙述和第一实施例所述元件不同的元件。
在第六实施例中，在第三开关3C与二极管5和电容器6的接合点之间连接一个电阻器8，以便调节电容器6的充电速度。第六实施例的操作如下。
在第一开关3A接通条件下，当第三开关3C接通的时候，电容器6由第三DC电源2C通过电阻器8充电。因此，通过调节第三开关3C的断开时间，能控制电容器6中存储的电荷量。其他操作和第一实施例相同。
图10表示本发明的第七实施例的栅极控制电路107。
在第七实施例中，第二DC电源2B、第二开关3B和电容器6的接合点和图9第六实施例不同。
如图10所示，开关3B和电容器6的位置颠倒，并且第三DC电源2C的正端连接到第二DC电源2B的负端。
第七实施例具有和第六实施例相同的操作和效果，并且开关3A、3B和3C以和第六实施例相同的方式转接。
图11表示本发明的第八实施例的栅极控制电路108。
在以下叙述中，仅叙述和第一实施例所述元件不同的元件。
在图11的第八实施例中，除去图3所示的第三DC电源2C，并且添加一个电抗器9和一个二极管10。如图11所示，二极管10连接在第三开关3C与电容器6和二极管5的负端的接合点之间。此外，电抗器9的一端连接到二极管10的阳极和第三开关3C的接合点，并且电抗器9的另一端连接到第一DC电源2A的正端。此外，第三开关3C的一端连接到二极管10的阳极，并且第三开关3C的另一端连接到第一DC电源2A和第二DC电源2B之间的接合点。
在第八实施例中，电抗器9由第一DC电源2A供给能量。第一DC电源2A供给的能量取决于第三开关3C接通的持续时间。也就是，由电抗器9和第三开关3C形成一个升压斩波器。于是，如果第三开关3C断开，则存储在电抗器9中的能量就通过二极管10转移到电容器6。因此，通过改变第三开关3C接通的持续时间，能控制电容器6中存储的电荷量。在其他方面，操作和第一实施例相同。
图12表示本发明的第九实施例的栅极控制电路109。
在以下叙述中，仅叙述和第一实施例所述元件不同的元件。
如下述所讨论那样，在第九实施例中，除去图3中的第三DC电源2C，并且添加一个电抗器9和一个二极管10。
如图12所示，二极管10连接在第三开关3C的一端与电容器6和二极管5的阴极的接合点之间。此外，第三开关3C的另一端连接到第二DC电源2B的负端和第二开关3B之间的接合点。此外，电抗器9的一端连接到二极管10的阳极和第三开关3C的接合点，并且电抗器9的另一端连接到第一DC电源2A和第二DC电源2B之间的接合点。
在第九实施例中，当第三开关3C接通的时候，电抗器9由第二DC电源2B供给能量。第二DC电源2B供给的能量取决于第三开关3C接通的持续时间。于是，如果第三开关3C断开，则电抗器9的能量就通过二极管10转移到电容器6。因此，存储在电容器6中的电荷量取决于存储在电抗器9中的能量。因此，通过改变第三开关3C接通的持续时间，能控制电容器6中存储的电荷量。第九实施例的其他操作和第一实施例相同。
图13表示本发明的第十实施例的栅极控制电路110。
在以下叙述中，仅叙述和第九实施例所述元件不同的元件。
在第十实施例中，如图10所示，开关3B和电容器6的位置颠倒。此外，第三开关3C的一端连接到电抗器9的一端和二极管10的负端之间的接合点，并且第三开关3C的另一端连接到第一DC电源2A和第二DC电源2B之间的接合点。此外，电抗器9的另一端连接到第二DC电源2B的负端和电容器6的接合点。
第十实施例具有和第九实施例相同的操作和效果，并且开关3A、3B和3C以和第九实施例相同的方式转接。
图14表示本发明的第十一实施例的栅极控制电路111，其中断开IGBT 1的断路栅极电流Ig能比接通IGBT1的栅极电流Ig大。
在图14中，第二DC电源2B的绝对电压例如30V，比第一DC电源2A的绝对电压例如15V高，如图15所示。栅极电阻器4的一端连接到IGBT1的栅极端G，并且栅极电阻器4的另一端连接到开关，例如npn-晶体管23A和pnp-晶体管23B的接合点。如图14所示，晶体管23A和23B串联连接。晶体管23A和晶体管23B的串联电路与第一DC电源2A和第二DC电源2B的串联电路串联连接。发射极端E连接到第一DC电源2A和第二DC电源2B的接合点。此外，晶体管23A和23B的基极端连接到一个基极电阻器13的一端。基极电阻器13的另一端连接到一个设定器(未示出)，该设定器对基极电阻器13施加一个正电压，以便接通晶体管23A，或对晶体管13的基极施加一个负电压，以便接通晶体管23B。
在图14的实施例中，如果正电流流入基极电阻器13，则晶体管23A接通，于是使IGBT1断开。在IGBT1的端G和E之间存在寄生电容14，它是绝缘栅半导体器件例如IGBT1的特征。
按照图14的实施例，由于第二DC电源2B的电压的绝对值比第一DC电源2A的电压的绝对值高，所以断开IGBT1的断路栅极电流Ig能比接通IGBT1的通路栅极电流Ig大。结果，栅极控制电路111能减小延迟时间。
图16表示本发明的第十二实施例的栅极控制电路112。
在以下叙述中，仅叙述和图14所示第十一实施例所述元件不同的元件。
在第十二实施例中，第一DC电源2A的电压的绝对值和第二DC电源2B的电压的绝对值相同。此外，与栅极电阻器4并联连接一个二极管5A，以便通过断路栅极电流Ig。如图14所示，基极电阻器13的一端连接到晶体管23A和23B的基极，并且基极电阻器13的另一端连接到一个设定器(未示出)，该设定器对基极电阻器13施加一个正电压，以便接通晶体管23A，或对电阻器13的基极施加一个负电压，以便接通晶体管23B。
在图16的实施例中，如果晶体管23A接通，则通路栅极电流Ig流过一个包括第一DC电源2A、晶体管23A、栅极电阻器4和寄生电容14的电流路径，并且IGBT1接通。另一方面，如果晶体管23B接通，则断路栅极电流Ig流过一个包括第二DC电源2B、寄生电容14、二极管5和晶体管23B的电流路径，并且IGBT1断开。也就是，接通IGBT1的电流路径包括栅极电阻器4，而断开IGBT1的电流路径不包括栅极电阻器4。因此，如图17所示，即使第一DC电源2A和第二DC电源2B的电压的绝对值相等，断路栅极电流Ig也比通路栅极电流Ig大。结果，栅极控制电路112能减小延迟时间。
图18表示本发明的第十三实施例的栅极控制电路113。
在以下叙述中，仅叙述和图16第十二实施例所述元件不同的元件。
在第十三实施例中，把一个电容器6A和电阻器4A的并联电路与二极管5A串联连接。电容器6A的电容比寄生电容14的电容大，并且电阻器4A的电阻比栅极电阻器4的电阻高。
在第十三实施例中，如果晶体管23A接通，则通路栅极电流Ig流过一个包括第一DC电源2A、晶体管23A、栅极电阻器4和寄生电容14的电流路径，并且IGBT1接通。在这种情况下，通路栅极电流Ig由于栅极电阻器4而减小。另一方面，如果晶体管23B接通，则断路栅极电流Ig流过一个包括第二DC电源2B、寄生电容14、电容器6A、电阻器4A、二极管5和晶体管23B的电流路径，并且IGBT1断开。在这种情况下，寄生电容14放电，并且存储在寄生电容14中的电荷转移到电容器6A。在电容器6A完全充电之前，断路栅极电流Ig几乎不流入电阻器4A。因此，几乎所有断路栅极电流Ig主要流入电容器6A，并且断路栅极电流Ig比通路栅极电流Ig大。最终，如果电容器6A完全充电，则断路栅极电流Ig流入电阻器4A，并且与紧接接通晶体管23B之后比较减小。
此外，即使IGBT1故障和短路，晶体管23B也由电容器6A和电阻器4A的并联电路保护。
图19表示本发明的第十四实施例的栅极控制电路114。在本实施例中，栅极电阻器4、晶体管23A和第一DC电源2A的串联电路连接在IGBT1的端G和E之间。第二DC电源2B和电容器6A的串联电路与其并联连接。晶体管23B的集电极端连接到栅极电阻器4和IGBT1的栅极端G之间的接合点，并且晶体管23B的发射极端连接到电容器6A和第二DC电源2B的负端之间的接合点。
在图19的实施例中，如果晶体管23A接通，则通路栅极电流Ig流过栅极电阻器4。另一方面，如果晶体管23B接通，则断路栅极电流Ig不流过栅极电阻器4。结果，与图16和图18所示的栅极控制电路的断路栅极电流Ig比较，图19的断路栅极电流Ig流得快。
在图16所示栅极控制电路中，由于在流过断路栅极电流的电路中存在二极管5，所以有时在断路栅极电流Ig从零上升的时刻产生暂态电压。断路栅极电流Ig突然上升越大，暂态电压上升也越大。如果产生暂态电压，则对IGBT 1施加一个减电压，即暂态电压和第二DC电源的电压之间的差。结果，断路栅极电流Ig缓慢上升，并且延迟时间延长。相反，由于图19中栅极控制电路114在断路栅极电流路径中没有二极管，所以不存在暂态电压。因此，由于施加到IGBT1的电压不减小，所以断路栅极电流Ig立刻上升。
图20表示本发明的第十五实施例的栅极控制电路115。在以下叙述中，仅叙述和图14第十一实施例所述元件不同的元件。
在图20的实施例中，对图14所示的栅极控制电路111添加一个晶体管3E，一个电阻器4A和一个电阻器13。电阻器13和晶体管3E的基极-集电极与栅极电阻器4并联连接。晶体管3E的发射极端通过电阻器4A与IGBT1的发射极端E连接。当晶体管23A和3E都接通时，IGBT1接通。于是第一DC电源2A的电压施加到IGBT1，并且通路栅极电流Ig流入包括第一DC电源2A、晶体管3C、栅极电阻器4、电阻器13、晶体管3E、电阻器4A和IGBT1的电流路径。另一方面，当晶体管23B接通时，IGBT1断开，于是第二DC电源23B的电压施加到IGBT1，并且断路栅极电流Ig流入包括IGBT1、栅极电阻器4、晶体管3D和第二DC电源2B的路径。
最终，即使第一DC电源2A和第二DC电源2B的电压的绝对值相同，通路栅极电流Ig也变得比断路栅极电流Ig低，因为在通路栅极电流Ig流动的时候，电压Vge比第一DC电源2A小，并且在断路栅极电流Ig流动的时候，电压Vge等于第二DC电源2B。
当IGBT1接通时，如下计算电压Vge。
Vge=V2A×(R4A/(R4+R4A))
其中：
Vge：栅极端G和发射极端E之间的电压，
V2A：第一DC电源2A的电压，
R4：栅极电阻器4的电阻，以及
R4A：栅极电阻器4A的电阻。
图21表示本发明的第十六实施例的栅极控制电路116。在以下叙述中，仅叙述和图20所示第十五实施例所述元件不同的元件。
当出现过电流时，可能引起浪涌过电压。因此，如图21所示，在本实施例中，对图20栅极控制电路115添加一个电流传感器15，一个电流比较器16，二极管18a和18b，以及一个设定器17。在图21中，电流传感器15检测流入IGBT 1的发射极电流，并且对电流比较器16输出检测电流值。电流比较器16把该电流值与一个来自设定器17的参考电流Iref比较。如果检测发射极电流值超过参考电流Iref，则比较器16就通过二极管18a和电阻器13对晶体管3E的基极端输出一个信号X，以便接通晶体管3E。二极管18b防止信号X作为一个通路栅极电流Ig流到IGBT1。
如图22所示，如果流入IGBT1的检测电流值超过参考电流Iref，则晶体管3E接通。当晶体管3E接通时，一个相对低的断路栅极电流Ig流入IGBT1。因此，能阻止浪涌过电压的爆发。操作和效果在其他方面和图20所示的第十五实施例的栅极控制电路115相同。
图23表示本发明的第十七实施例的栅极控制电路117。在以下叙述中，仅叙述和图20第十五实施例所述元件不同的元件。
当施加到IGBT1的电压的变化率超过一个定值时，可能引起浪涌电压。因此，如图23所示，在本实施例中，对图20栅极控制电路115添加一个电压变化率检测器20，一个比较器21，二极管18a和18b，以及一个设定器22。
在本实施例中，电压变化率检测器20检测IGBT1的集电极-发射极电压Vce的变化率，并且把检测值输出到比较器21。比较器21把检测值与一个来自设定器22的参考阈值Vref比较。如果电压变化值超过参考阈值Vref，比较器21就通过二极管18a和电阻器13对晶体管3E的基极端输出一个信号X，以便接通晶体管3E。二极管18b防止信号X作为一个通路栅极电流Ig流到IGBT1。
如图24所示，如果检测变化率值超过参考电压阈值Vref，则晶体管3E接通。当晶体管3E接通时，一个相对低的断路栅极电流Ig流入IGBT1。因此，能阻止浪涌电压的爆发。
图25表示本发明的第一实施例的电力转换器电路。在本电力转换器电路中，相应地并联连接三个绝缘栅半导体器件，例如IGBT1，并且各IGBT1有一个集电极端，一个发射极端和一个栅极端。各个IGBT1连接在正端P和负端N之间。
在图25中，电流传感器11各自检测流过各个IGBT1的电流。三个栅极控制电路118对各个IGBT1的栅极端施加门信号。上述栅极控制电路101至110中的一个用作栅极控制电路118。设定器119从电流传感器11接收电流值，并且根据该电流值对栅极控制电路118输出控制信号。也就是，设定器119设定开关3C接通的持续时间，以便控制存储在电容器6中的电荷量。设定器119检测断开各个IGBT1的定时，也就是，设定器119检测流入各个IGBT1的电流Ic开始降低的定时。于是，如果设定器119检测到一个IGBT1具有迟定时，则设定器119对应于具有迟定时的IGBT1，设定足够增加栅极控制电路118的电容器6中存储的电荷的量。另一方面，如果设定器119检测到一个IGBT1具有快定时，设定器119对应于具有快定时的IGBT1，设定减小栅极控制电路118的电容器6中存储的电荷量。因此，由于缩短具有迟定时的IGBT1的延迟时间，所以能同时断开所有IGBT1。结果，栅极电流Ig不集中在各个IGBT1中的一个上。
图26表示本发明的第二实施例的电力转换器电路，其中相应地串联连接三个绝缘栅半导体器件，例如IGBT1，并且各IGBT1具有一个集电极端，一个发射极端和一个栅极端。IGBT1的串联电路连接在正端P和负端N之间。
在图26中，电压传感器12检测在各个IGBT1的集电极和发射极之间产生的相应电压Vce。三个栅极控制电路118对各个IGBT1的栅极端施加门信号。如上所述的栅极控制电路101至110中的一个用作栅极控制电路118。设定器119从电压传感器12接收电压值作为输入，并且根据电压值对栅极控制电路118输出控制信号。设定器119通过检测各个IGBT1的电压Vce开始上升的定时，响应断开IGBT1，然后设定开关3C接通的持续时间，以便控制存储在电容器6中的电荷量。于是，如果设定器119中的一个检测到一个IGBT1具有迟定时，则设定器119对应于具有迟定时的IGBT1，增加开关3C的接通时间，以便增加栅极控制电路118的电容器6中存储的电荷。另一方面，如果设定器119中的一个检测到一个IGBT1具有快定时，则设定器119对应于具有快定时的IGBT1，减小开关3C的接通时间，以减小栅极控制电路118的电容器6上存储的电荷。因此，由于缩短具有迟定时的IGBT1的延迟时间，所以能同时断开所有IGBT1。结果，电压Vge不集中在各个IGBT1中的一个上。
根据上述技术，对本领域技术人员来说很显然，本发明有无数变更和更改。例如，半导体开关如晶体管开关能用于栅极控制电路101至110中的3A、3B和3C。此外，其他半导体器件或机械开关能代替栅极控制电路111至117中的晶体管23A和23B。反并联半导体开关，能按双向流过电流的半导体开关，或其他能按双向流过电流的开关，能代替栅极控制电路115至117中的晶体管3E。因此不用说，在附加权利要求的范围内，本发明可以按除这里具体所述之外的方式来实施。