基准信号发生电路 本发明涉及获得与输入的色同步信号同步的基准信号的基准信号发生电路，特别涉及相对于多种电视制式可以产生频率不同的多个基准信号即色解调基准副载波的电路。
作为多种电视制式，有众所周知NTSC、PAL、SECAM三种制式，特别是世界上广泛使用着NTSC制式和PAL制式。而且，PAL制式还分为PAL-N制式和PAL-M制式。在四种制式、NTSC、PAL-N、PAL-M及PAL中使用的基准副载波的频率分别为3.579545MHz、3.582056MHz、3.575611MHz、4.433619MHz。
作为以往的基准载波产生电路，广泛使用着如图8所示的采用PLL(相位控制环)的APC(自动相位控制)方式的电路。
在图8中，电压控制振荡器(VCXO)1输出由外加石英振子2的谐振频率(例如，3.58MHz)大致决定的稳定频率fref的振荡输出信号。在以下的说明中，把频率fref的振荡输出信号简单地记为振荡输出信号fref。同样，对于其它信号名称和其频率关系也同样，在不必进行区别的情况下，可用合适的其中一个来表现。
色同步选通电路3从色度信号输入Cin中取出色同步信号fsc。振荡输出信号fref和色同步信号fsc被输入给APC电路4的相位比较器4a，从相位比较器4a中输出两信号的相位比较输出信号Δfsc。在用低通滤波器(LPF)4b平滑相位比较输出信号Δfsc后，将其反馈给电压控制振荡器1的控制端子。
利用该反馈的信号电压控制电压控制振荡器1。其结果，电压控制振荡器1的振荡输出信号ffre受到控制，以便达到与色同步信号fsc同一频率、同一相位。因此，可获得与色同步信号fsc相同稳定性的连续振荡信号fref作为基准副载波信号fcw。
由于未使用线圈和电容器，所以上述APC方式的基准载波发生电路在机械稳定性、相对于温度变化的稳定性方面良好，同时适合集成电路化。此外，采用石英的基准载波发生电路产生的振荡输出信号的固有频率波动非常小，电压控制端子的频率可变范围约为±500Hz。因此，如果输入色度信号，那么可瞬间获得与色同步信号同一频率、同一相位地连续振荡信号。
但是，如上所述，由于频率可变范围窄，所以为了产生多个不同频率的基准载波，就需要对应于各个频率的多个石英振子。
另一方面，在使用有宽的可变范围的电压控制振荡器(例如，RC振荡器)，产生多个不同频率基准载波的情况下，从固有频率至获得与色同步信号同一频率、同一相位的振荡信号的时间，即APC到达锁定的时间变长。此外，会导致在仅偏离目标振荡频率附近的水平频率部分的频率上的锁定，产生被称为边带锁定的现象。
为避免这种现象，必须抑制振荡频率的波动，使频率可变范围变窄，但难以与产生多个不同频率的基准载波兼容。此外，RC振荡器难以集成电路化。这是因为如果进行集成电路化，那么电阻R和电容器C的偏差变化变大的缘故。
例如在特公昭63-28521号公报中记载了为了产生对应于上述多种电视制式的多个不同频率的基准载波，按照各自的频率制备多种外加的石英振子，并交替使用的现有技术。
此外，在使用PLL的APC电路中，如果低通滤波器4b的通过带宽变窄，那么还存在达到同步的时间变长，稳定性变差的问题。在特开昭63-82084号公报中记载了通过扩宽低通滤波器的带宽提高稳定性，同时提高振荡频率精度的结构的现有例。在该现有例中，在两个电压控制振荡电路中分别设置石英振子，通过形成双重环路的PLL，提高振荡频率的稳定性。
但是，在上述两种以往技术中，存在电路复杂、电路空间增大、成本上升的缺点。特别在严格要求成本低、小型化等的民用机器中难以采用这些结构。
鉴于上述现有技术的问题，本发明的目的在于提供一种基准信号发生电路，该基准信号发生电路可用比较简单的电路结构，实现节省空间，降低成本，同时根据不同频率的多个色同步信号，可有选择地稳定地产生多个基准信号。
用于解决上述课题的本发明的基准信号发生电路的主要结构部分包括：通过外加石英振子生成稳定振荡频率的第一电压控制振荡器，和可以在比第一电压控制振荡器更宽的范围内改变振荡频率的第二电压控制振荡器(例如，多谐振荡器型的电压控制型RC振荡器)。
本发明第一方案的基准信号发生电路附加上述主要结构部分，并且还配置下列部分：把第一电压控制振荡器的输出信号进行m分频的第一分频器，把第二电压控制振荡器的输出信号进行n分频的第二分频器，把第一和第二分频器的输出信号进行相位比较的第一相位比较器，平滑第一相位比较器的输出信号输入到第二电压控制振荡器的控制端子形成反馈控制的路径的第一低通滤波器，把第二电压控制振荡器的输出信号与色同步信号进行相位比较的第二相位比较器，和平滑第二相位比较器的输出信号输入到第一电压控制振荡器的控制端子并形成反馈控制的路径的第二低通滤波器。从第二电压控制振荡器的输出信号中可获得期望频率的连续基准频率信号。
最好还配置使从第二相位比较器向第一电压控制振荡器的反馈控制仅在色同步信号的有效期间有效，同时使从第一相位比较器向第二电压控制振荡器的反馈控制仅在色同步信号的有效期间之外的期间有效的装置。从而利用两个反馈环使控制稳定。
此外，其构成最好使从第一相位比较器向第二电压控制振荡器的反馈控制仅在预定期间有效，和占空率可变。利用使直至PLL的锁定发生的预定期间充分长(增大占空率)，扩大电压控制振荡器的频率可变范围，尽快达到期望的频率，同时缩短达到期望频率后的预定期间，可以抑制频率的变动。
此外，最好还配有从色度信号中取出色同步信号的色同步选通电路。提供给该色同步选通电路的控制信号和使从上述第二相位比较器向第一电压控制振荡器的反馈控制仅在色同步信号有效期间内有效的控制信号，可以使用相同的信号。
最好还配有使第一电压控制振荡器的输出信号频率增大至α倍的倍增器，和使第二电压控制振荡器的输出信号频率减至1/α倍的第三分频器，同时其构成可使第一电压控制振荡器的输出信号经所述倍增器输入给第一分频器，第二电压控制振荡器的输出信号经倍增器输入给第二相位比较器，同时作为基准信号输出。通过采用倍增器，可以使用频率较低价格便宜的通用石英振子。
作为具体的设计数值例，α的值为4，第一电压控制振荡器的中心振荡频率约为4.43MHz，在输入3.575611MHz(PAL-M制式)的色同步信号时，最好把作为第一和第二分频器的分频数的m和n的值设定为186和150，在输入3.579545MHz(NTSC制式)的色同步信号时，最好把m和n的值设定为218和176，在输入3.582056MHz(PAL-N制式)的色同步信号时，最好把m和n的值设定为177和143。而且，输入4.433619MHz的色同步信号时，如果把第一电压控制振荡器的输出信号直接输入给第二相位比较器，那么作为以往的APC电路进行动作。
在不使用把第一电压控制振荡器的输出信号的频率增大到α倍的倍增器的情况下，第一电压控制振荡器的中心振荡频率约为17.7MHz，在输入3.575611MHz的色同步信号时，最好把作为第一和第二分频器的分频数的m和n的值设定为186和150，在输入3.579545MHz的色同步信号时，最好把m和n的值设定为218和176，在输入3.582056MHz的色同步信号时，最好把m和n的值设定为177和143，而在输入4.433619MHz的色同步信号时，最好把m和n的值同时设定为200。
本发明第二方案的基准信号发生电路附加上述主要结构部分，并且还配置：把第二电压控制振荡器的输出信号与所述色同步信号进行相位比较的相位比较器，平滑相位比较器的输出信号并反馈给所述第二电压控制振荡器的控制端子的低通滤波器，计时与第一电压控制振荡器的输出信号周期的m倍相当的第一时间的第一计数器，计时与第二电压控制振荡器的输出信号周期的n倍相当的第二时间的第二计数器，计时与第二电压控制振荡器的输出信号周期的p倍相当的比第二时间长的第三时间的第三计数器，和如果第二和第三时间同时比第一时间短，那么就减小第二电压控制振荡器的频率，而如果第二和第三时间同时比第一时间长，那么就增大第二电压控制振荡器的频率，在第二和第三时间期间有所述第一时间的情况下，将维持第二电压控制振荡器频率的电压提供给所述第二电压控制振荡器的控制端子的控制装置。从第二电压控制振荡器的输出信号中可获得基准信号。该结构也和第一结构同样，同时使用稳定性良好的频率可变范围窄的石英振荡器(第一电压控制振荡器)和使可变范围比较宽的第二电压控制振荡器。而且，还组合使用计数器等的数字控制，与多个频率的色同步信号对应。
最好第一计数器输入第一电压控制振荡器的输出信号，如果计数m个周期就输出第一信号，第二计数器输入第二电压控制振荡器的输出信号，如果计数n个脉冲就输出第二信号，第三计数器输入第二电压控制振荡器的输出信号，如果计数比n大的p个脉冲就输出第三信号，根据来自第一信号的稍微延迟的信号复位第二和第三计数器，控制装置包括依据第一信号锁存第二和第三信号的第一和第二锁存电路，和把解码第一和第二锁存电路的输出信号所获得的信号重叠在低通滤波器的输入信号上的解码器。
此外，在该结构中还配有从色度信号中取出色同步信号的色同步选通电路，而且，最好配有使从相位比较器向第二电压控制振荡器的反馈控制仅在色同步信号有效期间有效的装置。
此外，为了使基准信号输出的振荡频率范围变窄，最好还配有使第二电压控制振荡器的输出信号的频率减小至1/α倍的分频器。在这种情况下，第二电压控制振荡器的输出信号经分频器输入给相位比较器，同时被作为基准信号输出。
也就是说，基准信号输出的频率fcw变为fcw=fA/α(但是，fA为第二电压控制振荡器的输出信号的频率)，m、n、p的值满足下式：
如果将n/fA＜m/fREF＜p/fA变形，则成为
(1/α)(n/m)fREF＜fcw＜(1/α)(p/m)fREF
式中，n和p仅变化一个时的频率变化量为fREF/αm。因此，如果α变大，那么可以使频率的变化量变小。
作为第二结构的具体设计值，第一电压控制振荡器的中心振荡频率约为4.43MHz,α的值为4，在输入3.575611MHz的色同步信号时，最好把作为第二和第三计数器的计数数的n和p的值设定为6610和6603，在输入3.579545MHz的色同步信号时，最好把m和p的值设定为6617和6610，在输入3.582056MHz的色同步信号时，最好把m和p的值设定为6622和6616。而且，输入4.433619MHz的色同步信号时，最好把第一电压控制振荡器的输出信号直接输入给相位比较器。
图1是表示本发明第一实施例的基准载波发生电路的方框图。
图2是表示图1的基准载波发生电路的APC电路具体例的电路图。
图3是表示图1的基准载波发生电路的各信号的波形图。
图4是表示本发明第二实施例的基准载波发生电路的方框图。
图5是表示图4的基准载波发生电路的各信号的波形图。
图6是表示图4的基准载波发生电路的电压和电流转换器具体例的电路图。
图7是表示图4的基准载波发生电路的变形例的方框图。
图8是表示以往的基准载波发生电路结构的方框图。
下面，参照附图说明本发明的实施例。
(实施例1)
图1表示本发明第一实施例的基准载波发生电路的方框图。图1中，电压控制振荡器(VCXO)11输出大致依据外加石英振子12的谐振频率决定的稳定的频率的振荡输出信号fref。作为一例，使用4.433619MHz的石英振子12。
在用倍增器13使振荡输出信号fref变为四倍频率的信号后，用第一分频器(CD1)14进行m分频。因此，第一分频器14的输出信号变为4fref/m。
除第一电压控制振荡器(VCXO)11外，本实施例的基准载波发生电路还配有第二电压控制振荡器(CVCO)15。该振荡器15未使用石英振子，是频率可变范围比第一电压控制振荡器11更宽的电压控制型RC振荡器，例如由多谐振荡器电路构成。用第二分频器(CD2)16将该振荡器15的输出fA进行n分频。因此，第二分频器16的输出信号频率变为fA/n。
把第一分频器14的输出信号4fref/m和第二分频器16的输出信号fA/n输入给构成第一APC电路17的第一相位比较器17a，从相位比较器17a中输出两信号的相位比较输出信号。把该输出信号通过后述的第一和第二开关SW1、SW2用第一低通滤波器(LPF)17b进行平滑后，反馈给第二电压控制振荡器15的控制端子。
利用该反馈的信号电压控制第二电压控制振荡器15。其结果，使第二电压控制振荡器15的振荡输出信号fA被控制，以便输入给第一相位比较器17a的两个信号4fref/m和fA/n变为同一频率、同一相位。就是说，相对于频率，
4fref/m=fA/n (1)
的关系成立，假设设定m=n，则
4fref=fA (2)
可获得fref的四倍频率信号fA，作为第二电压控制振荡器15的振荡输出信号。而且，通过调整m和n的值，可以从第二电压控制振荡器15中获得期望频率的振荡输出信号。对此，将在后面详细叙述。
实际上，如图1所示，在把第二电压控制振荡器15的输出信号fA用第三分频器18分频至1/4频率后，可作为基准信号fcw(=fA/4)输出。此外，把该信号fA/4输入给构成第二APC电路19的第二相位比较器19a。
另一方面，用色同步选通电路20从色度信号输入Cin中取出色同步信号fsc，输入给第二相位比较器19a。相位比较器19a比较输入的两个信号fA/4和fsc的相位，输出相位比较信号Δfsc。该信号Δfsc通过后述的第三开关SW3用第二低通滤波器(LPF)19b进行平滑后，反馈给第一电压控制振荡器11的控制端子。
在色同步信号fsc与信号fA/4之间存在相位偏差的情况下，由于用低通滤波器19b平滑对应该偏差的相位比较器19a的输出信号Δfsc，并作为控制电压反馈给第一电压控制振荡器11的控制端子，所以其振荡输出信号fref被首先校正。其结果，利用第一APC电路17修正第二电压控制振荡器15的振荡输出fA。这样，利用包括第一和第二APC电路17、19的双重反馈电路，可获得作为基准副载波信号fcw的调整过的信号fA/4，以便达到与色同步信号fsc同一频率、同一相位。
图2表示APC电路的具体例。按实例示出第一APC电路19，但对于第二APC电路17来说，也可以用同样的电路构成。开关SW3的具体电路可省略，但在相位比较器19a和低通滤波器19b之间，最好插入使用晶体管等的开关电路。
相位比较器19a由众所周知的双重平衡连接差动增幅电路构成，输出与色同步信号fsc和信号fA/4的积相对应的信号。如果用低通滤波器19b平滑该信号，那么可获得与色同步信号fsc和信号fA/4的相位差相对应的正或负的电压信号。在相位差为零的情况下，该电压变为零。
下面，参照表示各信号波形的图3，更详细地说明本实施例的基准载波发生电路的动作。
图3表示从左向右为时间轴时的各信号的大致波形。从上依次说明。最上面的波形是色度信号输入Cin的实例。在它下面的波形是用色同步选通电路20从色度信号Cin中取出的色同步信号fsc。再在其下示出第一电压控制振荡器11的输出信号fref。然后在其下面示出把该信号fref用倍增器13扩大4倍频率后，用分频器14减小至1/m频率的分频信号4fref/m的波形。再有，振荡器11的输出信号fref为正弦波，但通过倍增器13和分频器14实施波形整形后变为矩形波。在其下面，示出把第二电压控制振荡器15的输出信号fA用第二分频器16分频至1/n频率的信号fA/n的波形。在图3中，描绘出信号fA/n与信号4fref/m相比处于以60度左右相位超前的状态。
在其下面示出用相位比较器17a比较这两个信号fA/n和4fref/m所获得的信号，即比较输出。该比较输出是具有相位差部分宽度的正脉冲。
在其下面的波形是色同步脉冲BGP。把该信号作为控制信号提供给色同步选通电路20和第二APC电路19的开关SW3。此外，其反相信号(/BGP)用于第一APC电路17的第一开关SW1的控制。由此，使包括第二APC电路19的反馈环在色同步脉冲BGP为高电平期间即仅在色同步信号有效的期间有效，使包括第一APC电路17的反馈环在色同步脉冲BGP为低电平期间即仅在色同步信号有效的期间之外的期间有效。因此，如图3所示，SW1的输出信号变为其上的比较输出和BGP反相信号的逻辑积。
在SW1输出信号的下面示出WINDOW信号。该信号用于在第一APC电路17内控制与第一开关SW1串联连接的第二开关。由此，使包含第一APC电路17的反馈环仅在WINDOW信号为高电平期间有效。因此，如图3所示，SW2的输出信号变为其上的SW1输出信号与WINDOW信号的逻辑积。而且，通过改变WINDOW信号的H电平期间(即占空率)，改变环增益。作为一实例，通过把直至进行PLL锁定的占空率设定为1/2，把环增益设定得比较高，使第二电压控制振荡器15的频率可变范围增宽，而在尽快达到期望频率方面，在达到期望频率后，通过把占空率下降至1/4，把环增益设定得比较小，可以抑制频率的变动。
WINDOW信号与4fref/m同步，是相位与脉宽不同的信号，能在生成分频器14的输出信号4fref/m的过程中生成，也就是说，如适当地改变取出分频器14的输出的位置，能获得WINDOW信号。
下面，说明使用本实施例的基准载波发生电路，与不同频率的多个色同步信号fsc对应时的具体例。如上所述，本实施例的基准载波发生电路通过适当地设定第一和第二分频器14、16的分频数m和n，可以与多个色同步信号频率fsc对应。
如上述式(1)所示，包括第一APC电路17的PLL环按满足4fref/m=fA/n的关系动作。另一方面，基准载波输出信号fcw等于fA/4，由于控制该信号，以便与色同步信号fsc相等，所以从式(1)和fA/4=fsc中可得到下式(3)。
fref=(m/n)fsc (3)
根据该式，相对于具体的多个色同步信号频率fsc，第一电压控制振荡器11的输出频率fref的变化在第一电压控制发射电路的输出频率可变范围内(约±500Hz)，为了使该范围尽量变小，最好求出m和n的值。作为一例，表1表示对应于四个电视制式，即对应PAL-M、NTSC、PAL-N和PAL的四种频率3.575611MHz、3.579545MHz、3.582056MHz和4.433619MHz的色同步信号的实例。
【表1】fsc(MHz)mn fref(MHz)fref-4.433619(Hz) 3.575611 186 150 4.433758 139 3.579545 218 176 4.433755 136 3.582056 177 143 4.433734 115 4.433619 200 200 4.433619 0
如上所述，通过适当地设定m和n的值，可以获得与多个频率的色同步信号对应的多种基准载波输出信号fcw。但是，在输入4.433619MHz的色同步信号时，也可以把第一电压控制振荡器11的输出信号fref直接输入给第二相位比较器19a。这种情况下，第二电压控制振荡器15和第一APC电路17不动作。
图1的电路中，倍增器13的倍数不必一定限定为4，同样地，第三分频器18的分频数也不必限定为1/4。一般来说，如果倍增器13的倍数为α，分频器18的分频数为β，那么倍增器13的输出频率变为α·fref，分频器18的输出频率变为β·fA。因此，上述关系式(1)被转换成下式(4)。
α·fref/m=fA/n (4)
此外，由于β·fA=fsc，所以从该式和式(4)中可得到下面的式(5)。
fref=(1/αβ)(m/n)fsc (5)
按式(5)，在α和1/β相等(图1的电路中同时为4)的情况下，变为上述式(3)。
这里，第2电压控制振荡器15的谐振频率fA根据式(4)表示为fA=(α/m)fref·n。因此，作为第2电压控制振荡器15在与第1电压控制振荡器11的谐振频率fref的关系中，采用具有包括由m、n、α的组合决定的谐振频率这样的谐振频率可变范围的频率。而且，该可变范围要选择得考虑到温度变化、电路元件偏差、电源变动等，即使在最恶劣的条件下，也能满足要求。
使用倍增器13和第三分频器18的原因是在通常比较低的频率下广泛使用便宜的石英振子12的缘故，但在使用带有色同步信号频率α倍的谐振频率的石英振子的情况下，就不需要倍增器13。
(实施例2)
图4表示本发明第二实施例的基准载波发生电路的方框图。图4中，第一电压控制振荡器(VCXO)31输出大致由外加石英振子32的谐振频率决定的稳定频率fref的振荡输出信号。作为一例，使用4.433619MHz的石英振子12。把电压控制振荡器31的振荡输出信号fref输入给第一计数器33。该计数器33计数m个振荡输出信号fref的周期，输出第一信号。即从计数开始，如果经过与m/fref相当的第一时间，那么计数器输出从L电平转换为H电平。
此外，除第一电压控制振荡器(VCXO)31外，还配有第二电压控制振荡器(CVCO)34。该振荡器34是未使用石英振子的频率可变范围宽的电压控制型RC振荡器，例如由多谐振荡器电路构成。把该振荡器34的输出fA输入给第二和第三计数器35、36。第二计数器35把第二振荡输出信号fA的周期计数n个后输出第二信号。就是说，从计数开始，如果经过与n/fA相当的第二时间，那么计数器输出从L电平转换为H电平。第三计数器36把第二振荡输出信号fA的周期计数p个后输出第三脉冲信号。就是说，从计数开始，如果经过与p/fA相当的第三时间，那么计数器输出从L电平转换为H电平。但是，把p设定得大于n值。
利用稍微延迟从第一计数器33输出的第一信号的信号复位第二计数器35和第三计数器36。因此，在第二时间n/fA和第三时间p/fA比第一时间m/fref长的情况下，不同时输出第二和第三信号(计数器输出不转换)。在第二时间n/fA和第三时间p/fA之间存在第一时间m/fref情况下，输出第二脉冲信号，但不输出第三脉冲信号。在第二时间n/fA和第三时间p/fA比第一时间m/fref短的情况下，输出第二和第三信号两者。
用第一锁存电路37锁存从第二计数器35输出的第二脉冲，用第二锁存电路38锁存从第三计数器36输出的第三脉冲。在第一和第二锁存电路37、38中输入作为锁存电路定时信号且从第一计数器33输出的第一信号。其结果，通过例如用2个门脉冲的反转时间稍微延迟第一信号的信号，在第二和第三计数器35、36复位前的计数器输出信号被保存在第一和第二锁存电路37、38中，并被输出。
因此，根据第一和第二锁存电路37、38的输出信号，如果反馈控制提供给第二电压控制振荡器34的控制端子的电压，那么可以控制第二电压控制振荡器34的输出信号fA，以便在第二时间n/fA和第三时间p/fA之间插入第一时间m/fref。进行这种动作的装置是译码器39及电流和电压转换器(V/I)40。下面详细说明它们的操作。
在把第二电压控制振荡器34的输出信号fA用分频器41分频为1/4频率后，作为基准信号fcw(=fA/4)输出。此外，把该信号fA/4输入给构成APC电路42的相位比较器42a。
另一方面，用色同步选通电路43从色度信号输入Cin中取出色同步信号fsc，输入给相位比较器42a。相位比较器42a比较输入的两个信号fA/4和fsc的相位，输出相位比较信号Δfsc。该信号Δfsc通过开关SW用低通滤波器(LPF)42b进行平滑后，反馈给第二电压控制振荡器34的控制端子。因此，第二电压控制振荡器34进行PLL控制，以便使和基准副载波输出信号fcw相等的信号fA/4的相位变得与色同步信号fsc的相位相等。
上述译码器39及电压和电流转换器40包括在反馈环中，因此，控制第二电压控制振荡器34的反馈环的一部分与上面的APC电路42兼用，以便在被第二计数器计时的第二时间n/fA和被第三计数器计时的第三时间p/fA之间，插入用第一计数器计时的第一时间m/fref。也就是说，如图4所示，把译码器39的输出信号输入给电压和电流转换器40，把其输出信号重叠在APC电路42的低通滤波器的输入信号上。
图5表示第一和第二电压控制振荡器31、34的振荡输出信号fref、fA，第一、第二和第三计数器33、35、36的输出信号，第一和第二锁存电路37、38的输出信号，以及译码器39的输出A、B的波形例。该图中，示出在第二时间n/fA和第三时间p/fA之间插入第一时间m/fref的情况。
由图5可知，在第二时间n/fA的经过时刻，第二计数器输出从L电平转换为H电平。在第一时间m/fref的经过时刻，第一计数器输出变为H电平，在该定时中，第二计数器的输出信号被第一锁存电路锁存。经稍微延迟后，第二计数器被复位，同时第一计数器自身也被复位。第三计数器经计数上升，输出从L电平转换为H电平，如图5中虚线所示，第三时间p/fA是经过时间，但实际上，由于在其之前在第二计数器和第一计数器本身被复位的定时中第三计数器也被复位，所以第三计数器的输出不转换，仍为原来的L电平。因此，第二锁存电路的输出信号仍为L电平。
但是，例如，在频率fA变得比期望频率高，第三时间p/fA比第一时间m/fref更早经过情况下，如上所述，第二、第三两个计数器的输出转换，第一和第二锁存电路输出同时变为H电平。相反地，在频率fA变得比期望频率低，第二时间n/fA比第一时间m/fref晚经过情况下，第二、第三两个计数器的输出仍为L电平，第一和第二锁存电路的输出同时变为L电平。
根据第一锁存电路和第二锁存电路的输出信号，译码器39将表2所示那样的两个译码器输出A、B提供给电压和电流转换器(V/I)40。
【表2】第一锁存电路输出 H H L第二锁存电路输出 H L L译码器输出A H H L译码器输出B L H H
此外，电压和电流转换器40由例如图6所示的电路构成，如果输入译码器输出A、B，那么可获得对应其组合的表3那样的电流输出。
【表3】译码器输出A H H L译码器输出B L H H电流输出流入零流出
表3中，流入电流输出是在频率fA下降方向的电流输出，而流出的电流输出是在频率fA上升方向的电流输出。
在图5的实例中，第一锁存电路的输出为H电平，第二锁存电路的输出为L电平时，译码器输出A、B同时变为H电平。这种情况下，频率fA在适当范围内，电压和电流转换器40的输出变为零。在第一和第二锁存电路输出同时为H电平的情况下，由于频率fA比上限频率高，译码器输出A变为H电平，译码器输出B变为L电平，所以电压和电流转换器40的输出变为使频率fA下降的方向的引入的电流输出。相反，在第一和第二锁存电路输出同时为L电平的情况下，由于频率fA比下限频率低，译码器输出A为L电平，译码器输出B为H电平，所以电压和电流转换器40的输出变为把频率fA升高的方向的电流输出。
因此，通过适当地设定第一计数器33的计数m、第二计数器35的计数n和第三计数器36的计数p，可以将频率fA控制在期望的范围内。例如，通过象表4那样设定m、n、p的值，相对于不同的三种色同步频率fsc(MHz)，大致以各自的频率fsc为中心，设定频率fA/4的良好的控制范围fosc1～fosc2(MHz)。第一电压控制振荡器31的输出频率fref为4.433619MHz时，使用m和p的值求出fosc1。同样地，使用m和n值求出fosc2。
【表4】fscm n p fosc1 fosc2 3.575611 2048 6610 6603 3.573631 3.577420 3.579545 2048 6617 6610 3.577420 3.581208 3.582056 2048 6622 6616 3.580667 3.583914
这样，把第二电压控制振荡器34的输出信号fA分频至1/4的fA/4被控制在fosc1～fosc2的范围内，而且，通过APC电路使fA/4的频率和相位与色同步信号fsc的频率和相位一致后，作为基准副载波信号fcw输出。
在本实施例中，在输入4.433619MHz的色同步信号(PAL制式)时，可以把第一电压控制振荡器31的输出信号fref直接输入给APC电路42的相位比较器42a。实际上，如图7所示，在图4的电路上追加三个转换开关SW2～SW4和两个旁路线51、52，在输入4.433619MHz的色同步信号时，开关SW2～SW4可转换到与图7状态相反的一侧。
由此，第一电压控制振荡器31的输出信号fref通过旁路线51和开关SW2直接输入给相位比较器42a，低通滤波器42b的输出通过SW3和旁路线52反馈给第一电压控制振荡器31的控制端子。此时，用SW4切断与电压控制振荡器31的控制端子连接的基准电压源。
在以上实施例的说明中省略了对分频器的m、n值或计数器的m、n、p值的变更的具体记载，但用通常的结构就能实现。例如，准备各个组合的电路，可以用来转换它们。转换既可以判断接收信号后自动转换，也可以由使用者手动转换。当然，也可以两者兼用。在自动转换时，通常使用的方法，例如可以使用限制器电路进行输入信号的频率检测。