低输出阻抗的参考电压输出电路技术领域
本发明涉及它的应用涉及模数/数模转换器领域，具体涉及一种低输出阻抗的参
考电压输出电路。
背景技术
参考电压输出电路能提供一定带负载能力的高精度电压输出。带负载能力主要依
赖电路的有效输出阻抗。参考电压输出电路常被用在模数转换器中，提供一个固定不变的
电压给模数转换器去量化模拟输入信号。模数转换器工作时，每个转换周期都会把参考电
压输出电路输出的固定电压接入量化器的输入，量化器的输入端接入参考电路的初始电压
不确定，参考电压输出电路会在很短时间把量化器的输入端电压建立到参考电压输出电路
输出的固定电压。固定电压建立的过程表现出过冲、下冲、振铃和直流失调等，参考电压输
出电路的输出阻抗越小，建立过程就越快精度越高。
参考电压输出电路的设计指标为输出阻抗必须在全频带范围内足够低。现有的参
考电压输出电路分为快参考电压输出电路结构和慢参考电压输出电路结构。快参考电压输
出电路的输出阻抗如图1。输出电路的带宽和增益定义了输出阻抗。优点对比慢参考电压输
出电路结构，不需要多与的芯片引脚外接电容。缺点是设计更宽频带的低阻抗输出需要更
大的带宽和增益设计，需要更大的功耗，而且设计难度大。慢参考电压输出电路的输出阻抗
如图2。在低频下参考电路的增益和带宽定义了输出阻抗，高频下外接的电容和串联的电阻
定义了输出阻抗。优点是参考电路不需要高增益和高带宽，从而节省了很多功耗。缺点是外
接电容会占用芯片引脚，封装引线会对参考电压输出电路带来振铃。
有一些改进的参考电压输出电路，如美国专利：US7573414B2《MAINTAINING A
REFERENCE VOLTAGE CONSTANT AGAINST LOAD VARIATIONS》,介绍了一种输出阻抗全频带
不变的电路，优点是低频下电路运放定义的阻抗曲线的转折点和高频下RC网路定义的阻抗
曲线的转折点重合，等效阻抗就是全频带范围一个恒定不变的输出阻抗。实际上，两个曲线
的转折点是曲线，转折点不明显，不能做到恒定不变，如果输出带容性负载后，阻抗会改变，
所以输出端会有电压变化。而且如果要得到很低的输出阻抗，运放必须有很大的带宽和增
益，RC网路的C也必须设计足够大才能重合阻抗曲线的转折点。高性能运放不容易实现且功
耗会变大和C变大会增加很大的芯片面积消耗。
发明内容
鉴于此，本发明提供一种容易实现且输出阻抗低的参考电压输出电路。
为达到上述目的，本发明提供如下技术方案：一种低输出阻抗的参考电压输出电
路，包括第一缓冲放大器AMP1、第二缓冲放大器AMP2、第一电容C1、第一电阻R1和第二电阻
R2，其中，输入端VIN接第一缓冲放大器AMP1的正端输入和第二缓冲放大器AMP2的正端输入，
第一缓冲放大器AMP1的输入负端分别接第一缓冲放大器AMP1的输出端、第一电容C1的正端、
第一电阻R1的一端，第一电阻R1的另一端接输出端VOUT，第一电容C1的负端接地，第二缓冲放
大器AMP2的输入负端分别接第二缓冲放大器AMP2的输出端、第二电阻R2的一端，第二电阻R2
的另一端接输出端VOUT。
进一步，所述第一缓冲放大器AMP1的输出阻抗的时间常数等于R1C1网络的输出阻
抗的时间常数。
进一步，所述第二缓冲放大器AMP2的输出阻抗的时间常数等于出端VOUT接负载网
络的输出阻抗的时间常数。
进一步，输出端VOUT经依次连接的负载电阻RLOAD和负载电容CLOAD接地。
由于采用了以上技术方案，本发明具有以下有益技术效果：
1.本发明电路不需要高性能运放就能实现全频带内低阻抗输出。
2.由于考虑负载电阻电容，使本发明电路实际工作时全频带输出阻抗为一个不变
常数。
3.本发明电路功耗低，比起常规低功耗参考输出电路不需要外接大电容。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进
一步的详细描述，其中：
图1是常规快参考电原理图和输出阻抗频率图；
图2是常规慢参考电原理图和输出阻抗频率图；
图3是本发明电路的电原理图；
图4是本发明接负载电容后电原理图；
图5是本发明输出阻抗频谱图。
具体实施方式
以下将结合附图，对本发明的优选实施例进行详细的描述；应当理解，优选实施例
仅为了说明本发明，而不是为了限制本发明的保护范围。
一种低输出阻抗的参考电压输出电路，包括第一缓冲放大器AMP1、第二缓冲放大
器AMP2、第一电容C1、第一电阻R1和第二电阻R2。
具体实施应用如图4所示，本发明的输出端口VOUT接负载电容CLOAD。
图5为本发明带负载电容时的全频带输出阻抗图。
其工作原理如下：
低频下，510框内的输出阻抗为缓冲器运放和电阻R1串联，其输出阻抗：
Zfp＝(R1+s*LAMP1)
Zfp为低频下输出端口Vout通过510框看进去的阻抗，LAMP1为第一缓冲放大器AMP1的
电感特性，s为拉普拉斯变量。
高频下，510框内的输出阻抗为第一电容C1和第一电阻R1串联，其输出阻抗：
Zsp＝R1+1/(s*C1)
全频带范围内的输出阻抗为：
Zeff＝(Zfp*Zsp)/(Zfp+Zsp)
设计使510框内输出阻抗和频率无关，使输出阻抗为一个常数，即缓冲器运放输出
阻抗Zfp的时间常数和RC网络的输出阻抗Zsp时间常数相等：
1/(R1*C1)＝R1/LAMP1
其中，LAMP1在低频下等效为：
LAMP1≈RAMP1/(A/p)
其中，RAMP1为第一缓冲放大器AMP1的开环输出阻抗，A为第一缓冲放大器AMP1的开
环直流增益，p为第一缓冲放大器AMP1开环增益的3db带宽。
最终510框内电阻电容电路输出阻抗曲线和运放输出阻抗曲线的拐点相重合，输
出阻抗图形如图5中510框箭头指的输出阻抗曲线。
考虑容性负载CLOAD，如520框内，同510框内设计思路一样，设计第二缓冲放大器
AMP2输出阻抗Zfp的时间常数和RC网络的输出阻抗Zsp时间常数相等：
1/(RLOAD*CLOAD)＝R2/LAMP2
其中，CLOAD为负载电容，RLOAD为与CLOAD串联的开关晶体管的导通电阻和引线寄生电
阻总和，R2为第二缓冲放大器AMP2输出到输出端口VOUT的引线寄生电阻总和，LAMP2为RAMP2/
(A/p)，其中A为第二缓冲放大器AMP2的开环直流增益，p为第二缓冲放大器AMP2开环增益的
3db带宽。
最终520框内电路输出阻抗曲线为一常数，如图5中520框箭头指的输出阻抗曲线。
综上，如图5，510框和520框为并联关系，阻抗并联后变得更低，工作时输出阻抗和
频率无关，且为一个低常数，本发明中的第一缓冲放大器AMP1和第二缓冲放大器AMP2设计不
需要高增益高带宽，所以功耗低。
本发明采用标准0.18μm CMOS工艺，在负载电阻RLOAD为30Ω，负载电容CLOAD为3pF。
所述的第一缓冲放大器AMP1设计电感特性为0.3n，第二缓冲放大器AMP2设计电感
特性为0.09n，第一电容C1容值大小为1200pF，第一电阻R1阻值大小为0.5Ω，第二电阻R2阻
值大小为1Ω。
以上所述仅为本发明的优选实施例，并不用于限制本发明，显然，本领域的技术人
员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的
这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些
改动和变型在内。