《可以自动切换启动模式的解码器装置.pdf》由会员分享，可在线阅读，更多相关《可以自动切换启动模式的解码器装置.pdf（7页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN101986277A43申请公布日20110316CN101986277ACN101986277A21申请号201010523541422申请日20101029G06F11/16200601H04N7/2620060171申请人成都九洲电子信息系统有限责任公司地址610041四川省成都市高新区天府大道中段765号72发明人王勤74专利代理机构电子科技大学专利中心51203代理人周永宏54发明名称可以自动切换启动模式的解码器装置57摘要本发明涉及可以自动切换启动模式的解码器装置，包括处理器单元、内存单元和PCI连接器，还包括总线开关单元和存储器单元，所述总线开关单元通过EMIF。
2、A总线和处理器单元联结实现通信，通过FLASH总线和存储器单元联结实现通信，通过PCI总线和PCI连接器连接实现通信，所述PCI连接器引出有一根PCI信号检测线和总线开关单元连接用以控制总线开关单元与存储器单元和PCI连接器通信的开断，所述PCI信号检测线具有连接有电阻的高电平端。本发明的有益效果是在单独供电的情况下可以单独启动解码器，从而可以单独对解码器进行调试或软件升级，以排除解码器本身的问题。51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书3页附图2页CN101986278A1/1页21可以自动切换启动模式的解码器装置，包括处理器单元、内存单元和PCI连。
3、接器，其特征在于，还包括总线开关单元和存储器单元，所述总线开关单元通过EMIFA总线和处理器单元联结实现通信，通过FLASH总线和存储器单元联结实现通信，通过PCI总线和PCI连接器连接实现通信，所述PCI连接器引出有一根PCI信号检测线和总线开关单元连接用以控制总线开关单元与存储器单元和PCI连接器通信的开断，所述PCI信号检测线具有连接有电阻的高电平端。2根据权利要求1所述的可以自动切换启动模式的解码器装置，所述总线开关单元具有三个控制端，其中两个控制端分别为高电平和低电平，一个控制端与PCI连接器连接，当PCI连接器与PCI主机连接时PCI连接器输出低电平，当PCI连接器与PCI主机断开。
4、时PCI连接器输出高电平，从而用以控制总线开关单元与存储器单元和PCI连接器通信的开断。权利要求书CN101986277ACN101986278A1/3页3可以自动切换启动模式的解码器装置技术领域0001本发明属于通信技术领域，尤其涉及解码器技术领域。背景技术0002解码器则包括视频解码器和音频解码器。目前，通常的解码器，一般将解码器的启动程序存放在PCIPERIPHERALCOMPONENTINTERCONNECT，外围组件互联接口标准主机的驱动程序中，而没有在解码器内部设置用于解码器的启动程序备份的存储器。这样，一旦PCI主机出现故障或者PCI驱动程序被破坏，解码器的启动程序将完全丢失，使。
5、解码器不能单独进行维修和调试。发明内容0003本发明的目的是为了克服现有的解码器不能单独启动的不足，提出了可以自动切换启动模式的解码器装置。0004本发明的技术方案是可以自动切换启动模式的解码器装置，包括处理器单元、内存单元和PCI连接器，其特征在于，还包括总线开关单元和存储器单元，所述总线开关单元通过EMIFA总线和处理器单元联结实现通信，通过FLASH总线和存储器单元联结实现通信，通过PCI总线和PCI连接器连接实现通信，所述PCI连接器引出有一根PCI信号检测线和总线开关单元连接用以控制总线开关单元与存储器单元和PCI连接器通信的开断，所述PCI信号检测线具有连接有电阻的高电平端。000。
6、5所述总线开关单元具有三个控制端，其中两个控制端分别为高电平和低电平，一个控制端与PCI连接器连接，当PCI连接器与PCI主机连接时PCI连接器输出低电平，当PCI连接器与PCI主机断开时PCI连接器输出高电平，从而用以控制总线开关单元与存储器单元和PCI连接器通信的开断。0006本发明的有益效果是由于本发明的解码器自身具有可以存储解码器的启动程序的存储器单元，而且具有控制制总线开关单元与存储器单元和PCI连接器通信的开断的PCI信号检测线，因此本发明的解码器可以自动选择通过PCI主机调取驱动程序或者通过调取自身存储器单元的驱动程序启动，从而使解码器自成一个完整的模块，可以单独进行启动，这样，。
7、一旦PCI主机出现故障或者PCI驱动程序被破坏，就可以把解码器从PCI主机上取下，在单独供电的情况下单独启动解码器，从而可以单独对解码器进行调试或软件升级，以排除解码器本身的问题。附图说明0007图1是本发明的具体实施例的结构原理图。0008图2是本发明的具体实施例内启动时的结构原理图。0009图3是本发明的具体实施例外启动时的结构原理图。0010图4是本发明的具体实施例总线开关单元的结构原理图。说明书CN101986277ACN101986278A2/3页40011附图标记说明处理器单元1、内存单元2、总线开关单元3、PCI连接器4、存储器单元5、电源单元6。具体实施方式0012下面结合附图。
8、和具体实施例对本发明做进一步的说明。再对具体实施例进行说明前，先做如下基础性定义。0013本发明中解码器的启动模式被分为内启动和外启动两种模式，当解码器从其自身的存储器单元调取备份的解码器的驱动程序单独启动时被称为内启动，当解码器通过PCI连接器从PCI主机中调取解码器的驱动程序启动时被称为外启动。0014另外，本发明中高电平和低电平的定义是相对的，如定义高电平为5V，低电平为0V，此时高电平和低电平相当于控制信号中的数字信号“1”和“0”，当然也可以将高电平和低电平的具体数值进行调整或者将高电平和低电平对应的数字信号做相反定义，这些情况都不会被视为对本发明的保护范围的限制。0015如图1所示。
9、，可以自动切换启动模式的解码器装置，包括处理器单元、内存单元、PCI连接器、总线开关单元和存储器单元，所述总线开关单元通过EMIFA总线ASYNCHRONOUSEXTERNALMEMORYINTERFACE，异步外围存储器接口和处理器单元联结实现通信，通过FLASH总线和存储器单元联结实现通信，通过PCI总线和PCI连接器连接实现通信，所述PCI连接器引出有一根PCI信号检测线和总线开关单元连接用以控制总线开关单元与存储器单元和PCI连接器通信的开断，所述PCI信号检测线具有连接有电阻的高电平端。0016图中的处理器单元可以是具备DDRDOUBLEDATARATESDRAM，双倍速率同步动态随。
10、机存储器专用接口的DSPDIGITALSIGNALPROCESSOR，数字信号处理器或专用媒体处理器，该处理器单元还必须具备EMIFA总线接口；内存单元可以是DDR、DDR2、DDR3等；总线开关单元的信号连通电阻需要小于5，且信号的通道数不能低于PCI连接器的信号数据总数，总线开关单元推荐使用型号为SN74CBT16214或SN74CBTLV16214的总线开关，该总线开关有三位通路选择控制端，可以切换8组信号的连接状态，但是本实施例只需切换两组信号的连接状态；存储器单元可以是NOR或非门FLASH存储器类型，也可以是NAND与非门FLASH存储器类型。0017如图4所示为具体实施例总线开关。
11、单元的结构原理图，所述总线开关单元具有三个控制端S0、S1和S2，其中两个控制端S0和S1分别为高电平和低电平，一个控制端S2与PCI连接器连接，当PCI连接器与PCI主机连接时PCI连接器输出低电平，当PCI连接器与PCI主机断开时PCI连接器输出高电平，从而用以控制总线开关单元与存储器单元和PCI连接器通信的开断。0018图中出现的电源单元6可以不被视为本解码器装置的组成部分，它用于向解码器装置的各个组成单元输出各种电压，本实施例中电源单元6的输入端分别接入5V电压和12V电压，输入端输出分别输出12V、18V、33V或5V电压，当外启动时输入5V电压，内启动时输入12V电压。0019由于。
12、在本实施例中只需切换两组信号的连接状态，将处理器单元的控制端S0拉高为高电平、控制断S1拉低为低电平，仅使用控制端S2一端就可以实现二选一开关控制，说明书CN101986277ACN101986278A3/3页5当【S0S1S2】100时，EMIFA总线侧与PCI侧连通；当【S0S1S2】101时，EMIFA总线侧与FLASH总线侧连通。0020PCI信号检测线连接到PCI连接器的一个地信号连接脚。当解码器没有连接PCI主机时，该连接脚因上拉电阻此处电阻取值1K的电平上移作用呈现为高电平，从而使使处理器单元的控制端S2也为高电平；另外，当解码器连接PCI主机时，该连接脚因主机上PCI插槽连接到。
13、地而使其电平下移为低电平，从而使处理器单元的控制端S2为低电平。由于采用上述原理，使处理器单元的控制端S2的电平随着解码器连接PCI主机或不连接PCI主机而发生高电平和低电平即数字信号0、1之间的逻辑改变，从而解码器自动改变了启动模式。0021如图2所示为实施例内启动时的结构原理图，当解码器没有连接到PCI主机时，PCI信号检测线连接的处理器单元的控制端S2也高电平，此时，总线开关单元将EMIFA总线与FLASH总线接通同时将EMIFA总线与PCI总线断开，在电源和其它系统控制信号稳定后，解码器将自动从存储器单元加载解码器的启动程序，引导主程序的运行。0022如图3所示为实施例外启动时的结构原。
14、理图，当解码器连接到PCI主机时，PCI信号检测线连接的处理器单元的控制端S2为低电平，此时，总线开关单元将EMIFA总线与FLASH总线断开同时将EMIFA总线与PCI总线接通，在电源和其它系统控制信号稳定后，解码器将自动从PCI主机加载解码器的启动程序，引导主程序的运行。0023本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。说明书CN101986277ACN101986278A1/2页6图1图2说明书附图CN101986277ACN101986278A2/2页7图3图4说明书附图CN101986277A。