《适用于高压继保装置的高速串行数据总线.pdf》由会员分享，可在线阅读，更多相关《适用于高压继保装置的高速串行数据总线.pdf（6页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN102063397A43申请公布日20110518CN102063397ACN102063397A21申请号201010568236722申请日20101201G06F13/38200601G06F13/40200601H02J13/0020060171申请人南京因泰莱电器股份有限公司地址211100江苏省南京市江宁科学园天元东路52号72发明人张杭张伟74专利代理机构南京知识律师事务所32207代理人张苏沛54发明名称适用于高压继保装置的高速串行数据总线57摘要本发明涉及电力系统自动化技术，尤其涉及高压继电保护装置，以及数字化变电站二次设备。为了解决传统高压数字继电保护装置。
2、中，高速多通道电压电流采样值在多处理器间难于实时共享的问题，本发明提出的HSSDB高速串行数据总线采用数据（DATA），时钟（CLK）和帧同步（FS）三条串行信号线，拓扑结构上采用单工广播形式。物理层采用MLVDS低摆幅差分电平，每帧数据拥有32个数据槽位可以灵活传输电压电流采样值。同时具备CRC校验信息，提高系统容错检错能力。HSSDB总线数据传输数据率为512MBIT/秒，满足高压继保装置在50HZ工频环境下每周波200点采样数据多个通道传输的要求。本发明解决了高压电力继保装置中，多处理器系统大数据量采样数据共享以及传输的问题，提高了系统的灵活性和可靠性，同时降低了系统总体成本。51INT。
3、CL19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书3页附图1页CN102063407A1/1页21一种适用于高压继保装置的高速串行数据总线，它分为物理层，数据链路层和应用层三层结构，其特征在于所述物理层，共拥有三条传输信号线，分别是数据DATA、随路时钟CLK和帧同步FS，在物理层电气特性上，采用了高速低摆幅MLVDS电平方式，具有很强的抗干扰能力；所述数据链路层，在串行数据线上，区分每帧的数据结构，并对数据进行解串行操作并放入缓冲区中供处理器使用，传输过程中，无需处理器参与；所述应用层，总线的31个数据槽位根据应用的不同，灵活的存放不同的数据信息。2根据权利要求1所述的。
4、高速串行数据总线，其特征在于它采用单工广播方式发送数据，并且遵循时分复用的原则。3根据权利要求1或2所述的高速串行数据总线，其特征在于每个数据帧可传输32个16BIT宽度数据，即每帧供512BIT数据量，其中前30个数据槽位留给应用层传输数据使用，第31个数据槽位用来存放前30个数据槽位的CRC校验信息，用来保证数据传输的可靠性，第32个槽位空出，作为两个数据帧之间的等待间隔；同时，总线数据传输数据率为512MBIT/秒，满足高压继保装置在50HZ工频环境下每周波200点采样数据多个通道传输的要求。4根据权利要求3所述的高速串行数据总线，其特征在于所述三条传输信号线中，帧同步FS信号线表示每帧。
5、的开始，低电平有效，宽度为一个随路时钟CLK时钟周期宽度，每两个帧同步FS信号之间的间隔表明了数据帧的间隔，随路时钟CLK信号是总线时钟信号，随帧同步FS和数据DATA信号线一起传输。5根据权利要求4所述的高速串行数据总线，其特征在于所述帧同步FS和数据DATA信号线在随路时钟CLK信号线的上升沿发生变化，并且随路时钟CLK信号线在总线空闲状态下依然按照固定频率翻转。权利要求书CN102063397ACN102063407A1/3页3适用于高压继保装置的高速串行数据总线技术领域0001本发明涉及电力系统自动化技术，尤其涉及高压继电保护装置，以及数字化变电站二次设备。背景技术0002当今继电保护。
6、领域二次设备已经全面转向数字化方向，以微处理器为核心的保护装置已经成为主流。高压电力继保装置因其采样精度高并且数据量大，通常采用多处理器协同处理的模式，在这种背景下，在处理器之间共享高速采样数据就成为制约系统整体性能和灵活性的关键因素。0003现有的基于多处理器结构的继保装置中，大部分是把采用将开入开出量，显示界面等处理器要求不高的任务分派到若干辅助处理器上，而例如保护电压，保护电流的采集与后处理，以及保护算法等数据耦合紧密的任务，由于处理器间没有高速并且结构灵活的数据交换通路而没有办法得到分布式处理。也就是说，没有从根本上解决处理能力和系统灵活性的问题。发明内容0004现有技术的主要缺点，归。
7、根到底是在多处理器间，没有一个高速并且结构灵活，性能可靠的数据交换通路，来使得保护电压，保护电流等大数据量的模拟量信号得到实时分派，使得在多处理器间共享并协调处理得到可能。HSSDB总线可有效的解决传统装置中存在的这些问题。0005针对现有技术的不足，本发明的HSSDB总线属于高速串行总线，采用单工广播方式发送数据，并且遵循时分复用的原则。根据OSI通讯模型，HSSDB数据总线可以分为物理层，数据链路层和应用层等3层结构。下面就分别描述此3层的具体结构。0006物理层每条HSSDB总线共拥有3条信号线，分别是数据（DATA），随路时钟（CLK）和帧同步（FS）。HSSDB总线在物理层电气特性上。
8、，采用了高速低摆幅MLVDS电平方式。MLVDS电平的主要优点是速度快，并且采用全差分结构，抗共模干扰能力强，并且采用一发多收的传输模式，符合HSSDB总线广播传输方式的要求。相比传统的RS485等差分电平，在高速传输数据时，拥有更小的EMI发射强度。0007数据链路层HSSDB数据链路层的主要功能是在串行数据线上，区分每帧的数据结构，并对数据进行解串行操作并放入缓冲区中供处理器使用。每个HSSDB数据帧可传输32个16BIT宽度数据，即每帧供512BIT数据量，其中前30个数据槽位留给应用层传输数据使用，例如保护电压，保护电流等，第31个数据槽位用来存放前30个数据槽位的CRC校验信息，用来。
9、保证数据传输的可靠性。第32个槽位空出，作为两个数据帧之间的等待间隔。在HSSDB的3条传输信号线中，FS信号线表示每帧的开始，低电平有效，宽度为一个CLK时钟周期宽度，每两个FS信号之间的间隔表明了HSSDB数据帧的间隔，CLK信号是HSSDB总线时钟信号，随FS和DATA信号线一起传输。FS和DATA信号线在CLK信号线的上升沿发生说明书CN102063397ACN102063407A2/3页4变化，并且CLK信号线在总线空闲状态下依然按照固定频率翻转。0008应用层为了实现HSSDB的通用性和适用性，HSSDB总线的31个数据槽位不做硬性规定，根据应用的不同，可以灵活的存放不同的数据信息。
10、。例如电压电流采样值，有效值，运算中间结果或者是开入开出量等。0009总线速度参数HSSDB为了满足数字化变电站以及高压继保装置中高数据采样率下数据传输的要求，其工作频率上限定为50HZ交流工频条件下，每周波不大于200点采样速率。按照每HSSDB数据帧中实时传送1个采样点的设计，则其每秒应该能够传输2005010000个数据帧，按照HSSDB每帧512BIT数据计算，HSSDB数据总线的基础波特率参数为512MBIT/秒。考虑到实际工况的不同，设计20的偏差容限，则其下限波特率为4096MBIT/秒，上限波特率为6144MBIT/秒。0010可实现性HSSDB总线虽然拥有很好的实时性能和强大。
11、的数据传输能力，但是其同时也拥有良好的可实现性。在FPGA等可编程逻辑器件大量采用的现实条件下，可以以较低的成本实现HSSDB总线传输逻辑功能，同时，多家IC厂商也推出了多款支持MLVDS电平的高速收发器，一般的速率性能都能达到100MBIT/秒以上，完全满足HSSDB的512MBIT/秒的要求。综合以上两点，再加上适当的控制程序，既可以完全实现HSSDB总线的全部功能。0011本发明有益效果本发明解决了高压电力继保装置中，多处理器系统大数据量采样数据共享以及传输的问题，提高了系统的灵活性和可靠性，同时降低了系统总体成本，并且具有良好的可实现性和商业价值。附图说明0012图1是本发明实施例的示。
12、意图。具体实施方式0013下面举一个实例来说明HSSDB高速串行数据总线的实际使用方式。0014在传统的数字式继电保护装置中，如果想要将采样功能和保护算法处理功能分别放在不同的处理器上实现，则一般是采用双口RAM将两者连接起来，其中一个处理器负责采样，并计算有效值和频率信息，处理完成后放进双口RAM中交给另外一个处理器进行保护算法的计算，这种方式模式比较固定，倘若需要在系统上增加新的功能，例如将采样值等信息通过以太网方式发给录波装置等，就很难实现。利用HSSDB总线就可以轻松完成。如图1所示。0015图1中，整个系统分为3块功能插件板和一个系统背板组成，3块功能插件板上的微处理器或者数字信号处。
13、理器通过背板上的HSSDB总线相连。其中采样板是HSSDB总线的数据发送者，其负责采样电压电流数据，然后计算有效值和频谱等信息，然后将这些数据分别放入HSSDB每帧中的30个数据槽位，并广播发送。保护算法功能板不需要处理采样和数据处理任务，其只要通过HSSDB总线接收经过采样板处理后的中间数据并运行相应的保护算法并控制相应的保护出口即可。而其中的以太网通讯板则可以将HSSDB总线上的采样等数据，以以太网或者是其他的总线方式，发送给相应的数字录波器等装置。作为功能扩充，说明书CN102063397ACN102063407A3/3页5此系统可以方便的添加其他功能板卡即可方便的从HSSDB总线上获取。
14、实时的采样值等信息。满足了系统结构的灵活性和可扩展性，同时，因为系统功能分解到各个处理器上运行，对于处理器的速度大大降低，可以有效的节约系统总体成本和维护成本。0016本发明的关键点在于1HSSDB总线全称为HIGHSPEEDSERIALDATABUS，即高速串行数据总线。00172HSSDB总线采用了MLVDS电平作为串行总线物理层，获得了很高的传输速率和抗干扰性能。00183HSSDB总线采用了CLK，DATA和FS三条信号线，以同步的方式进行串行数据的传输，同时在每帧数据都附带CRC校验，提高传输可靠性。00194HSSDB总线采用了广播的数据发送方式，采样板卡作为数据源，其他板卡作为数。
15、据接受者，系统结构灵活，增加新功能不改变现有装置软硬件结构。00205HSSDB总线采用每帧32数据槽位的链路层模式，可以实现各种灵活的系统应用。00216HSSDB总线总线采用512MBIT/秒的基准速率，满足几乎所有应用条件的要求，同时兼顾系统可实现性和实现成本。0022虽然本发明已以较佳实施例公开如上，但它们并不是用来限定本发明，任何熟习此技艺者，在不脱离本发明之精神和范围内，自当可作各种变化或润饰，但同样在本发明的保护范围之内。因此本发明的保护范围应当以本申请的权利要求保护范围所界定的为准。说明书CN102063397ACN102063407A1/1页6图1说明书附图CN102063397A。