数字信号的误差补偿装置及方法技术领域
本发明涉及一种以1比特表示模拟信号的各取样的1比特形式数
字信号的误差补偿装置及方法。
背景技术
在索尼公司(SONY)与菲利浦公司(PHILIPS)所开发的超级声频
CD(Super Audio CD)，记录遵循所谓直流数字(Direct Stream
Digital)DSD方式的1比特形式数字信号。实质上，DSD方式与周知的
Delta Sigma调制，即Δ∑调制方式相同。
图1是原理上显示Delta Sigma调制器。此Delta Sigma调制器是
由如下部份所构成：差分器2，连接于模拟信号输入线1；积分器3，
连接于差分器2；1比特量化器4，连接于积分器3；比特时钟脉冲产
生器5；及延迟器6，用于构成连接于1比特量化器4与差分器2之间
的负反馈回路。由1比特量化器4得到的图2(C)显示的2值数字信号，
利用延迟器6予以延迟1取样周期而供给至差分器2。差分器2是由减
法器所构成，自图2(A)所示模拟信号，减去延迟器6的输出而后输出
显示差分即Δ的信号。积分器3是积分即累积差分器2的输出。1比特
量化器4是利用从比特时钟脉冲产生器5产生的图2(B)的比特时钟脉
冲信号进行积分器3输出的量化。原理上，在模拟信号较图2(A)的基
准电平Vr为的正半波时，1比特量化器4输出逻辑1，而于较基准
电平Vr为低的负半波时，则输出逻辑0。但是，在图1，由于具有延
迟器6所构成的负反馈回路、差分器2、积分器3，故如图2(C)所示那
样，在图2(A)的模拟信号的正半波与负半波的期间，成为含有逻辑1
与逻辑0两者的脉冲列。由图2(A)的模拟信号与图2(C)的数字信号的
比较可明确显示，在模拟信号的高电压电平时，逻辑1的密度将变大，
在模拟信号的低电压电平时，逻辑0的密度将变大。因此，在Delta Sigma
调制方式，模拟信号的电压电平的大小是以脉冲波形的密度大小来表
现。因此，Delta Sigma调制也可认为是脉冲密度调制(PDM)的一种。
遵循Delta Sigma调制方式的数字信号是以1比特表现模拟信号的
各取样。相对于此，现有的典型PCM方式的数字信号是以多个比特(例
如16比特)表现模拟信号的取样。在Delta Sigma调制方式与PCM方
式，在数字信号合计的比特数为相同的情形，能够使Delta Sigma调制
方式的取样频率较PCM方式为高。例如，若设定PCM方式为以16比
特表现1取样的情形的取样频率为f1，则能够设定Delta Sigma调制方
式的取样频率f2为f1的16倍。因而，一旦以Delta Sigma调制方式提
高取样频率，AD变换的分辨度将提高，且模拟信号的记录及再生的忠
实性也将提高。
还有，在PCM方式，提高取样频率也能使AD变换的分辨度提高。
可是，此情形下将导致合计比特数的增大。
但是，在再生遵循光盘等记录介质上所记录的Delta Sigma调制方
式的数字信号再生时，与广泛使用CD(高容量盘片)的情形相同，发生
数据的读取误差。此误差若为可能订正，则遵照循环冗余检查(Cyclic
Redundancy Check)CRC等误差订正符号以订正误差。误差若为不可能
订正的情形，在紧接误差区间之前淡出(fade out)，在紧接误差区间之
后淡入(fade in)，而抑制在误差区间的模拟信号的输出。
还有，以PCM方式利用于将近发生误差之前的数据插补不可能订
正的误差位置。一旦将此前值插补方法适用于Delta Sigma调制方式的
1比特形式数字信号的误差位置，相反地导致噪声的增大。即，遵循
Delta Sigma调制方式的1比特形式数字信号，在将近误差之前的1比
特逻辑1或0并无模拟信号的振幅信息。例如在将近误差之前的值为
逻辑1，若以此逻辑1补偿误差区间，DA变换后的模拟信号则包含如
图6所示的大噪声。
发明内容
本发明的目的在于提供一种可能的数字信号的误差补偿装置及方
法，与PCM方式同样补偿1比特形式数字信号的再生或传输误差。
本发明为了解决前述课题以达到该目的，而提供一种数字信号的
误差补偿装置，包含：
误差检测及订正机构，其具有如下功能：连接至一传输路线，该
传输路线用于传输含有以1比特表示模拟信号的各取样的1比特形式
数字信号与该数字信号的误差订正数据的信号，并检测该数字信号的
误差产生的功能；在检测出该数字信号的误差时，根据该误差订正数
据，订正该数字信号的该误差的功能；及判断该数字信号误差的订正
是否为可能或是否已为可能的功能；
插补数据产生机构，用于产生为了插入到该数字信号的误差发生
位置的插补数据，该插补数据含有多个逻辑1与多个逻辑0，并将该逻
辑1的数目与逻辑0的数目设为相等；且将该逻辑1与逻辑0的配置
设定成于将该插补数据变换成模拟信号时，可得到具有超过音频频带
的频率的模拟信号；及
插补数据配置机构，连接至该误差检测及订正机构与该插补数据
产生机构，当于该误差检测及订正机构产生显示误差订正为不可能的
信号时，将该插补数据配置于该数字信号的误差发生的位置。
并且，在本申请案各权利要求项及上述说明中所谓‘误差发生位
置’，不仅指实际的误差位置，也意味着包含误差位置之前或之后或前
后的比特的部分。
还有，如权利要求2所示，最好该插补数据将其多个逻辑1与多
个逻辑0配置成使得在将此插补数据变换为模拟信号时的频率达于
20kHz以上。
另外，如权利要求3所示，最好该插补数据是由[1010]、[0101]
[1100]、[0011]、[0110]及[1001]之中选出1个或是选出1个的整数倍所
构成的。
另外，如权利要求4所示，最好该数字信号是将模拟信号经Delta
Sigma调制后所成的信号。
另外，如权利要求5所示，最好该数字信号是以第1给定比特数
单位进行交错；该插补数据是由第2给定比特数所构成的最小单位或
由此最小单位的整数倍所构成的；及该第1给定比特数被设定为与该
第2给定比特数相同或为该第2给定比特数的整数倍。
另外，如权利要求6所述的误差补偿方法，最好具有如下步骤：
第1步骤，传输含有以1比特表示模拟信号的各取样的1比特形
式数字信号与该数字信号的误差订正数据的信号；
第2步骤，检测在该第1步骤所传输的该数字信号的误差；
第3步骤，若在该第2步骤检测出误差，即根据该误差订正数据
以订正该数字信号的误差；
第4步骤，判断在该第3步骤订正该数字信号的误差是否为可能
或是否已为可能；以及
第5步骤，若在该第4步骤得到误差的订正为不可能或已为不可
能的判断结果，即在该数字信号的误差发生位置配置以插补数据，该
插补数据包含多个逻辑1与多个逻辑0，且将该逻辑1的数目与逻辑0
的数目设为相等，同时将该逻辑1与逻辑0的配置设定成在将该插补
数据变换成模拟信号时，可得到具有超过音频频带的频率的模拟信号。
根据权利要求各项的发明，因为插补数据为由逻辑1与0的相同
数目所构成的，以DA变换后的模拟信号观测，能得到保持于将近发
生误差位置之前信号电平平均值的效果。此结果，与1比特形成数字
信号的PCM方式的前值插补相同的误差补偿变得可能，相较于现有的
装置及方法，误差补偿便可以顺利且容易地达到。
附图说明
图1是概略显示Delta Sigma调制电路的方块图。
图2是概略显示图1的各部状态的波形图。
图3是显示含有依本发明的实施方式的误差补偿电路的再生装置
的方块图。
图4是显示记录介质的记录格式的1例的图。
图5是显示依本发明已插补过误差位置的状态的波形图。
图6是将与PCM方式的前值插补同样方式，对1比特形式数字信
号施以插补的状态，以模拟信号的状态显示的波形图。
符号说明：1模拟信号输入线，2差分器，3积分器，41比特量化
器，5比特时钟脉冲产生器，6延迟器，10数据转换装置，11放大及
波形整形电路，12误差检测及订正电路，13插补数据产生器，14插补
切换电路，15数字模拟转换器，16记录介质，17转动装置，18光传
感器，191比特形式数字信号传输路线，20第1输出线，21第2输出
线，22第3输出线，22a虚线，23第1切换开关，24第2切换开关，
25NOT电路
具体实施方式
下面，将参照附图1～5，依照本发明的实施方式说明数字声频信
号的再生装置。
图3的再生装置是由以下部份所构成：数据转换装置10、放大及
波形整形电路11、误差检测及订正电路12、依本发明的插补数据产生
器13、插补切换电路14、及数字模拟转换器15，即DAC15。
数据转换装置10具有盘片状记录介质16、此记录介质16的转动
装置17与光传感器18，将记录于记录介质16的1比特形式数字信号
予以再生。还有，在数据转换装置10，虽然含有与现有的光驱同样，
将光传感器18传输至记录介质16的半径方向的装置、对物镜的驱动
装置等，但在图3省略这些图示。
在记录介质16，记录遵循图1及2所示的Delta Sigma调制方式的
1比特形式数字信号(以上称为主数据)的误差订正数据。图4是概略显
示于记录介质16的记录格式的1例。1帧具有同步信号(SYNC)区间
A1、地址信号区间A2、主数据区间A3与误差订正区间A4。在同步
信号区间A1，配置此帧的同步信号。地址信号区间A2配置此帧，即
主数据区间A3的地址信号。在主数据区间A3，以图1及2所示的Delta
Sigma调制方式记录将声音模拟信号变换为1比特形式数字信号。如上
述的说明，1比特形式数字信号是以1比特表示模拟信号的各取样。在
误差订正区间A4，为了订正主数据区间A3的误差，例如配置必要的
公知的CRC数据。还有，也可配置遵循交错校正码CIRC(Cross
Interleave Reed Solomen Code)的数据等，以取代CRC数据。
由图1的Delta Sigma调制电路依次得到的1比特形式数字信号所
构成的主数据，区划成如图4所示的帧而记录于记录介质。此时，能
够将主数据以第1给定比特数单位而进行现有的交错。
光传感器18是将对应于记录介质16数据的光学位变换成电信号。
连接于光传感器18的放大及波形整形电路11，是放大数据的再生
信号，并且经波形整形成方形波而输出至传输路线19。
连接于传输路线19的误差检测及订正电路12为光驱等公知的构
件，具有检测传输至传输路线19的主数据误差的第1功能；在检测出
主数据误差时，根据误差订正数据而订正误差的第2功能；判断主数
据误差的订正是否为可能或是否已为可能的第3功能。以误差检测及
订正电路12传输所订正的主数据至第1输出线20。以误差检测及订正
电路12检测出误差时，传输显示此状况的信号至第2输出线21。当以
误差检测及订正电路12判断误差订正为不可能时，传输显示此状况的
信号至第3输出线22。
插补数据产生器13是响应输出线21的误差检测信号而产生由2
值信号所形成的插补数据。插补数据是由第2给定比特数所形成的最
小单位或此最小单位的整数倍(n倍)所形成的。在此实施方式中，插补
数据的最小单位为[1010]的4比特。因而，在误差发生位置配置[1010]
或该整数倍的插补数据。插补数据的最小单位除了[1010]之外，也能设
为[0101]、[1100]、[0011]、[0110]或[1001]等。以第1给定比特数为单
位而进行主数据交错时，将该第1给定比特数设为与插补数据最小单
位的第2给定比特数相同，或为第2给定比特数的整数倍。一旦在主
数据中进行交错，噪声将被分散而变得不明显。
可以使用插补数据的条件如下所示。
(1)含有显示多个逻辑1的比特与多个逻辑0的比特，显示逻辑1
的比特数与显示逻辑0的比特数为相同数目。
(2)将插补数据变换为模拟信号时，成为超过音频频带的频率的模
拟信号。
还有，插补数据产生器13的插补数据是以与输出线20的主数据
相同的时序而依次传出。
插补切换电路14在输出线20主数据的误差产生位置插入插补数
据，具有第1及第2切换开关23、24与NOT电路25。第1切换开关
23连接于第1输出线20与DAC15之间，在第2输出线21得到显示主
数据为正常或误差订正为可能或正常进行订正的第1比特准信号时，
响应此第1电平而成为ON状态，将主数据传输至DAC15。第2切换
开关24连接于插补数据产生器13与DAC15之间，与第1切换开关23
进行相反动作。即，第2输出线21显示误差的订正为不可能或无法订
正的低电平状态时，连接于第2输出线21的NOT电路25的输出将成
为第1电平状态，响应此NOT电路25的输出，第2切换开关24成为
ON状态，将插补数据传输至DAC15。
第1切换开关23的OFF时间幅度及第2切换开关24的ON时间
幅度，在插补数据的最小单位即此实施方式中设定为4比特或其整数
倍。因而，第2切换开关24的ON时间幅度，并不一定限制与在图5
所示的误差位置t1～t2相同。利用第2切换开关24的ON，在插补数
据的置换时间幅度并不仅是图5的t1～t2区间，也可是在将近t1之前
的t1’～t1区间及在将近t2之后的t2～t2’区间的其中一个或包含二个。
因而，在本发明的‘误差发生位置’意味着不仅是t1～t2区间，而是
于t1～t2区间附加t1’～t1区间或t2～t2’区间或它们两者。
误差检测及订正电路12及插补数据产生器13为了误差检测及订
正、与主数据及插补数据的传输时间点的调整而内藏内存。
例如，连接于切换电路14的DAC15以低通滤波器等公知的电路，
将1比特形式数字信号变换成模拟信号。还有，必要的话，能够在切
换电路14与DAC15之间，接上信号处理电路。
DAC15的输出供给于扩音器等电-音响变换装置。
图5是概略地显示遵循本发明，以插补数据补偿主数据无法订正
的误差时的DAC15输出波形。在图5中，利用数据补偿t1～t2的误
差位置。若观测图5的模拟信号，并不局限于1比特形式数字信号，
可以得到与PCM方式的前值插补相同的效果。即，若在由1比特形式
数字信号所形成的主数据比特列的t1～t2间，例如配置[1010]或其n倍
(但是n为整数)的插补数据，平均观测t1～t2区间，逻辑1及逻辑0的
密度成为一定，若以模拟信号观测，则可以得到与插补于将近t1前的
值相同的效果。
此结果，在图5以虚线显示的正确波形与插补波形的差异将变小，
产生减低噪声的效果。
【变形例】
本发明并不限定于上述的实施方式，例如以下的变形也是可能的。
(1)在图3，虽然在由记录介质16所再生信号的传送路线19的后
段，配置误差检测及订正电路12、插补数据产生器13、插补切换电路
14。但是，取而代之，也可在1比特形式数字信号的传出装置与接受
装置之间的传输路线，配置图3的配置误差检测及订正电路12、插补
数据产生器13、插补切换电路14，以补偿数据传输误差。
(2)也可将误差检测及订正电路12区分为误差检测电路与误差订
正电路。
(3)在图3，虽然显示误差检测及订正电路12包含同步信号检测电
路与地址检测电路，但也可独立设置这些电路。
(4)如虚线22a所示，也可将插补数据产生器13连接至第3输出线
22，以响应显示误差无法订正的信号，而产生插补数据。另外，也可
无视于误差的有无，经常从插补数据产生器13产生插补数据。
(5)记录介质16并不局限于光盘，也可为如硬盘及软盘的磁盘、或
是磁带、或是光磁盘片等。