压电喷墨头及其压力腔成型法 技术领域
本发明涉及一种压电喷墨头及其压力腔的成型法，特别涉及一种利用硅芯片作为框架以制作一大孔洞，再于大孔洞内进行光阻层的填充与蚀刻步骤，以形成复数个隔离的小凹槽，用作压电喷墨头的压力腔。
背景技术
压电式(Piezoelectric)喷墨打印技术是利用施加电压方式使压电陶磁产生形变，经由挤压墨水所产生的高压将墨水喷出。压电式喷墨头不会因为高温气化产生化学变化，故具有极佳的耐久性。而且，压电陶磁反应速度快，不会受限于热传导速度，故可提升打印速度。根据不同压电产生变形的机制，目前已经商业化的压电式喷墨头可分为弯曲式(bend mode)与推拉式(push mode)两种。弯曲式的压电喷墨头的操作原理是通过所施加的电压而使压电陶磁盘(piezo ceramic)产生收缩变形，且会受到振动片(diaphragm)的牵制而形成侧向弯曲，进而挤压压力腔(pressure chamber)内的墨水，则位于喷嘴处的墨水会因承受内外压力差而加速喷出。推拉式的压电喷墨头的操作原理是通过两个电极地外加电压急速变换时，使压电陶磁盘产生收缩变形，而使振动片产生更大的弯曲变形，而其产生的推力可以挤压压力腔内的墨水，进而使墨水加速喷出喷嘴处。
然而，公知压电喷墨头技术大多采用积层陶瓷共烧法来成型震动片以及压力腔等组件，其成型法包含有粉末原料(PZT、ZrO2、PbO、TiO2、其它适当添加物)的合成、混合、干燥、锻烧、粉碎、造粒、压缩、成型、烧结以及极化作用等步骤，但碍于上述制程繁琐且难度高，一直存在着良率低、成本高、不利于大量生产等缺点。有鉴于此，如何利用蚀刻制程取代常用的陶瓷共烧法以提高压力腔成型制程的稳定度，成为当前亟需研发的重要课题。
近年来，半导体的蚀刻制程领域中，有许多致力于硅芯片上制作深孔蚀刻的研究，用以应用于微机电结构。然而，不论是利用化学反应进行的湿式蚀刻(wet etching)或是利用物理反应进行的干式蚀刻(dry etching)，都无可避免发生方向性蚀刻、蚀刻速率过低以及制程昂贵等缺点。因此，若以直接蚀刻硅芯片的方式来制作压电喷墨头的压力腔，无法精确控制压力腔的轮廓、深度以及均一性，也无法制作出高分辨率的压力腔结构。
发明内容
本发明的主要目的在于提出一种利用硅芯片结合、研磨、氧化、光阻填充、光阻微影等技术使压电喷墨头的压力腔成型的方法，以解决公知技术遭遇到的问题。
根据上述目的，本发明的压电喷墨头包括有：一硅基底，其包含有至少一个大孔洞；一光阻层，填充于该硅基底的大孔洞内，且该光阻层内包含有复数个隔绝的小凹槽，该小凹槽用来作为一压力腔；一第一氧化硅层，系覆盖该硅基底，该光阻层以及该小凹槽的表面，用来作为该小凹槽的黄光微影制程的阻挡层；一硅层，形成于该第一氧化硅层表面上；以及一第二氧化硅层，形成于该硅层表面上。
根据上述目的，本发明的压电喷墨头的压力腔的成型法，是先于一硅芯片的一预定区域内蚀刻形成一大孔洞，再于大孔洞内填充一光阻层，后续对光阻层进行黄光微影或蚀刻制程，以于大孔洞的光阻层中形成复数个隔离的小凹槽，则此小凹槽可用作为一压力腔。而且本发明压力腔成型技术可以与另一硅芯片结合并进行粘合、研磨、蚀刻等技术，以同时完成震动层的制作，且形成大孔洞的蚀刻并不限于硅晶片结合前，而在填入光阻层之前均可进行。
本发明的优点之一在于，压力腔成型步骤仅需对光阻层采用一般的黄光微影方式，而不需要对硅芯片进行湿蚀刻或干蚀刻，故可避免一般硅蚀刻所遭遇到的问题，如：斜角缺陷、蚀刻速率过低以及制程昂贵等缺点。
本发明的另一优点在于，使用硅芯片的接合、研磨、氧化、黄光微影等技术，可利用表面上的硅层作为压电喷墨头的震动层，并可直接于背面的光阻层中制作压力腔，因此具有制程步骤简化、制程困难度低且制程稳定度高等优点，可以使压电喷墨头的良率提高、成本降低、产量增加。
附图简要说明
图1A至图1C为本发明实施例1的压电喷墨头的压力腔成型技术的示意图。
图2A至图2H为本发明实施例2的压电喷墨头的压力腔与震动层成型技术的剖面示意图。
图3A至图3F为本发明实施例3的压电喷墨头的压力腔与震动层成型技术的剖面示意图。
符号说明
10第一硅芯片 12大孔洞
14光阻层 16第一SiO2层
17含氢键溶剂层 18第二SiO2层
20第二硅芯片 20A硅层
S22iO2粘着层 26压电陶磁层
28小凹槽
具体实施方式
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合说明书附图，作详细说明如下：
本发明提供一种压电喷墨头的压力腔及其成型技术，是先于一硅芯片的一预定区域内蚀刻形成一大孔洞，再于大孔洞内填充一光阻层，后续对光阻层进行黄光微影或蚀刻制程，以于大孔洞的光阻层中形成复数个隔离的小凹槽，则此小凹槽可用作为一压力腔。而且本发明压力腔成型技术可以与另一硅芯片结合并进行粘合、研磨、蚀刻等技术，以完成震动层的制作。本发明的压电喷墨头的震动层及压力腔成型技术可以应用于压电变形机制的压电式喷墨头中，例如弯曲式(bend mode)与推拉式(push mode)两种压电式喷墨头。
【实施例1】
请参阅图1A至图1C，其显示本发明实施例1的压电喷墨头的压力腔成型技术的立体示意图。首先，如图1A所示，提供一第一硅芯片10，然后将第一硅芯片10当作一框架，以将一预定区域蚀刻形成一大孔洞12。在较佳实施例中，大孔洞12的蚀刻方式可选用喷砂法、湿式蚀刻、干式蚀刻或其它可施行的蚀刻制程，而且依据产品需求以及制程搭配变化，大孔洞12的数目、面积与轮廓均可作适当变化，一较佳实施例是将大孔洞12的面积控制为10000μm×10000μm。然后，如图1B所示，利用一般的光阻涂布技术，于第一硅芯片10的大孔洞12内填充一光阻层14。最后，如图1C所示，对第一硅芯片10的大孔洞12内的光阻层14进行黄光微影或是蚀刻制程，则可于光阻层14中形成复数个小凹槽28，则这些相互隔绝的小凹槽28成为本发明压电喷墨头的压力腔。依据产品需求以及大孔洞12的设计，小凹槽28的数目、面积与轮廓均可作适当变化，一较佳实施例是将小凹槽28的面积制作成200μm×3000μm。
【实施例2】
本发明实施例2的技术是将上述的压力腔成型技术结合另一硅芯片的粘合、研磨、蚀刻等技术，以完成震动层的制作。
请参阅图2A至图2H，其显示本发明实施例2的压电喷墨头的压力腔与震动层成型技术的剖面示意图。
首先，如图2A中立体图所示，依照实施例1所述方式，以第一硅芯片10作为压力腔的框架，将一预定区域蚀刻形成大孔洞12。
后续进行绝缘层覆硅(silicon-on-insulator，SOI)技术，可将第一硅芯片10与另一个硅芯片紧密接合，成为一绝缘层覆硅基底。请参阅图2B的剖面示意图，提供前述第一硅芯片10并进行表面氧化程序，可于第一硅芯片10表面上形成一第一SiO2层16，随后于第一SiO2层16表面上涂布一含氢键溶剂层17，如：丙酮或酒精。另外，提供一第二硅芯片20并进行表面氧化程序，在第二硅芯片20的表面上形成一第二SiO2层18，随后于第二SiO2层18表面上涂布一含氢键溶剂层17，如：丙酮或酒精。接下来，如图2C所示，利用含氢键溶剂层17提供的暂时粘合、芯片对位、芯片压合等技术，可使第一SiO2层16以及第二SiO2层18粘合成为一SiO2粘着层22，进而使第一硅芯片10与第二硅芯片20形成紧密接合。而后，可对第二硅芯片20进行研磨制程，例如化学机械研磨技术(chemical mechanicalpolishing，CMP)，使残留之硅层20A厚度约达5～20μm，用来当做一震动层20A。另外，也可对第一硅芯片10的底部进行研磨制程，例如化学机械研磨技术(chemical mechanicalpolishing，CMP)，以使第一硅芯片10的厚度达到压力腔的预定深度。
如图2E所示，在硅层20A表面上形成一压电陶磁层26。如图2F所示，先于第一硅芯片10的大孔洞12内填入一光阻层14，再对光阻层14进行黄光微影或蚀刻制程，并利用SiO2粘着层16作为一阻挡层，则可于光阻层14中形成复数个小凹槽28，则这些相互隔绝的小凹槽28成为本发明压电喷墨头的压力腔，此结果可参阅图2G的剖面示意图以及图2H所示的压力腔的立体示意图。
后续的压电喷墨头制程，可在压力腔下方进行墨水槽、通孔以及喷孔片的制作，在此不再加以撰述。
相较于公知技术，本发明技术的压力腔成型步骤仅需对光阻层14采用一般的黄光微影方式，例如：软烤、曝光、显影、硬烤等步骤，而不需要对第一硅芯片10进行湿蚀刻或干蚀刻，故可避免一般硅蚀刻所遭遇到的问题，如：斜角缺陷、蚀刻速率过低以及制程昂贵等缺点。而且，本发明使用硅芯片的接合、研磨、氧化、微影等技术，可利用硅层20A作为压电喷墨头的震动层，并可直接在第一硅芯片10背面的光阻层14中制作压力腔，因此具有制程步骤简化、制程困难度低且制程稳定度高等优点，可以使压电喷墨头的良率提高、成本降低、产量增加。
【实施例3】
本发明实施例3的压电喷墨头的压力腔成型技术，与实施例2相似，不同之处在于采用接合剂方式来取代SOI技术，可以进一步减少制作成本并简化制作流程。
请参阅图3A至图3F，其显示本发明实施例3的压电喷墨头的压力腔与震动层成型技术的剖面示意图。
首先，如图3A所示，以第一硅芯片10作为压力腔的框架，将一预定区域蚀刻形成大孔洞12。然后，在第一硅芯片10的表面上提供一接合剂，其材质可为：树脂、磷硅玻璃(phosphosi1icate glass，PSG)、旋涂玻璃(spin on glass，SOG)或是干膜(dry film)等等，以提供作为一粘合层24。同时，提供一第二硅芯片20，并于其表面上提供一接合剂，其材质可为：树脂、磷硅玻璃(phosphosilicate glass，PSG)、旋涂玻璃(spin on glass，SOG)或是干膜(dry film)等等，以提供作为一粘合层24。
然后，如图3B所示，进行芯片粘合技术，粘合层24可使第一芯片10以及第二芯片20暂时贴合，再利用芯片的对位、压合技术，便可将第二硅芯片20的底部向下压合至第一硅芯片10的表面上。
接着，如图3C所示，进行研磨制程，例如化学机械研磨技术(chemical mechanicalpolishing，CMP)，研磨去除一部分的第二硅芯片20，直至使残留的硅层20A厚度约达5～20μm，可以用来当做一震动层。另外，也可对第一硅芯片10的底部进行研磨制程，例如化学机械研磨技术(chemical mechanical polishing，CMP)，以使第一硅芯片10的厚度达到压力腔的预定深度。
如图3D所示，于硅层20A表面上形成一压电陶瓷层26。如图3E所示，先于第一硅芯片10的大孔洞12内填入一光阻层14，再对光阻层14进行黄光微影或蚀刻制程，并利用粘合层24作为一阻挡层，则可于光阻层14中形成复数个小凹槽28，则这些相互隔绝之小凹槽28成为本发明压电喷墨头的压力腔。
后续的压电喷墨头制程，可于压力腔下方进行墨水槽、通孔以及喷孔片的制作，在此不再加以撰述。
虽然本发明已以较佳实施例的方式揭露如上，然而并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，因此本发明的保护范围应当以本发明的权利要求书所界定的范围为准。