改进的高品质因数电容器 本发明总体上涉及半导体器件的制造。特别是本发明给出了用于制造半导体器件上高品质电容器的新设计技术。
谐振电路或元件的品质因数(即电气工程符号Q)被定义为存储在无功部分例如电容中的能量，与消耗在有功部分的能量之比。对于一些简单的电阻-电感-电容电路，电感和电容器存储能量而电阻消耗一些能量。直观上，如果电阻大，任何起始振荡将会快速衰减为零。小的电阻将电路振荡保持较长。对于电容器，Q被定义为：
如方程(1)中所见，Q与电阻成反比。涉及电容器品质因数的主要部分是器件内固有的串联电阻。为了获得高Q，电容器中的电阻，如方程(1)所示，应最小化。
在现有技术中，如图1所示，描述了一种电容器设计，在此，几乎相同面积的顶部和底部导电极板侧向偏置，以便于底板上的接点穿过半导体层。在现有技术中，串联电阻主要归因于顶板和底板接点间的有效距离。
因此，需要提出一种减少接点间距离的新设计，则它减少如方程(1)中所示的电容器本征的有功部分。当串联电阻的减少得以实现时，电容器的品质因数被优化。
本发明的目地在于提出一种用于半导体器件上电容器的新设计技术。
本发明的另一目的在于提出一种改善电容器品质因数的新设计技术。
本发明的另一目的在于提出一种减少电容器本征串联电阻的新设计技术。
本发明的另一目的在于提出一种提供低成本制造的新设计技术。
根据本发明的一实施例，用于电容器的一种改进的设计技术，该电容器包括至少一个底部导电极板；一与该至少一个底部导电极板连接的介电层；多个与该介电层连接的顶部导电极板；与该至少一个底部导电极板连接的多个金属接点，其中，该多个接点中的至少一个位于由多个顶部导电极板中的两个产生的空隙之间；以及与该多个顶部导电极板连接的第二多个金属接点。
根据本发明的另一实施例，底部导电极板可为一单块板。
根据本发明的另一实施例，底部导电极板可为多个导电极板。
根据本发明的另一实施例，用于高Q值电容器的一种改进的设计技术，该电容器包括一底部导电极板；一与介电层连接的顶部导电极板，其中顶部导电极板包括多个小孔；多个与底部导电极板连接的金属接点，其中多个金属接点中的至少一个穿过多个小孔中的至少一个而不与顶部导电极板接触；第二多个与顶部导电极板连接的金属接点。
本发明上述的和其它的目的、特征和优点将通过以下结合附图对本发明更具体的优选实施例的说明中得以明确。
图1为现有技术的图示。
图2为本发明一实施例的剖面图。
图3为本发明第二实施例的剖面图。
图4A为本发明第三实施例的斜示图。
图4B为本发明第三实施例的顶视图。
参照图2，其示出了一种用于高品质因数电容器100的改进的设计技术。改进的设计技术包括一电容器，其具有沉积在场氧化物5上的共用底板10，多个顶板20以及底板10和顶板20间的共用介电层30。导电材料的顶板20采用已知的光刻和刻蚀技术成行或带状排列。
非导电层50，图中所示为一单层，但它可能是几个非导电层的合并，填充顶板20的导电带之间的通路并覆盖顶板20以便将底板10和顶板20相互隔离并与后续的导电层绝缘。每个顶板20具有一个或多个金属接点45，而底板10具有多个经由顶板带20形成的通路穿透介质层30和非导电层50的接点40。金属接点40和45可与电路的其余部分连接。
参照图3，在此类似标号对应于类似元件，用于高Q值电容器100的改进的设计技术的第二实施例包括场氧化物5上的多个底板11，多个顶板20以及底板11和顶板20间的共用介电层30。导电材料的底板11和顶板20成行或带状排列。非导电层50，图中所示为一单层，但如前一实施例中所述可能是几个非导电层的合并，填充顶板20的导电带之间的通路并覆盖顶板20，以便将底板11和顶板20相互绝缘并与后续的导电层绝缘。
每个底板11与一个或多个金属接点40连接，接点40经多个顶板20之间产生的通路中的小孔穿透介质层30和非导电层50。金属接点45与顶板20连接。金属接点40和45同样可采用半导体制造领域的技术人员已知的各种技术与电路的其余部分连接。
参照图4A，在此相同标号代表相同元件，用于高Q值电容器100的改进的设计技术的另一实施例包括一电容器，其具有单一底板10、具有多个小孔25和多个表面金属接点45的单一顶板22以及底板10和顶板22之间的共用介电层30。在前面实施例中所述的保护性非导电层50存在但未示出。
顶板22中的小孔25允许金属接点40(未示出)与底板10接点而不与顶板22接点或短路。借助下述某一制造技术，例如当顶板22为多晶硅，而底板10为衬底(即MOS电容器)时，表面金属接点45定位于场岛(fieldisland)46上，即绝缘材料如二氧化硅的薄膜。
小孔25，如图4A和4B所示，为矩形形状，但那些本领域的技术人员将认识到其它多边或圆的几何图形是可能的。金属接点40(未示出)和45随后采用半导体制造领域的技术人员已知的各种技术与电路的其余部分连接。
上述每个实施例中，除图2用作下述每种构造形式的对比，底板10、顶板20和介电层30的组成可根据应用变化。在一种构造形式中底板10为沉积在氧化的单晶硅衬底上的多晶硅层。介电层30，其特性在下面描述，位于形成底板10的多晶硅层上。顶板20为沉积在介电层30上的第二多晶硅层。
在第二种构造形式中底板10为一被掺杂以提供电容特性的单晶硅衬底。介电层30再次位于底板10上。顶板20包括沉积在介电层上的多晶硅层。
在第三种构造形式中底板10为一沉积在氧化的单晶硅层上的多晶硅层，该单晶硅层沉积在氧化的单晶硅衬底上。介电层30位于底板10上。顶板20为金属成分，即铝、铜或其它导电金属，它沉积在介电层30上。
在第四种构造形式中，底板10为一单晶硅衬底，经掺杂以提供电容特性。介电层30也位于底板10上。顶板20为金属成份，即铝、铜或其他导电金属，其沉积在介电层30上。
以上各种不同构造形式中所述的多晶硅层(aka polysilicon,aka poly)为半导体型材料，该材料可能表现或可能不表现作为结晶结构一部分的非晶态特征。以上结构中所述的介电层可包括二氧化硅、氮化硅、氮氧化物，或其任意组合。此外，本发明可预期半导体材料即多晶硅和导电材料即金属的另外构造形式，用于形成实现基本上相同结果的底板和顶板和介电层(例如绝缘体上的硅)。
在半导体工艺领域中熟知的光刻和刻蚀技术可被用于构图图2-4中所示的底板10和顶板20，包括例如条带、通路和小孔的设计技术。电容器100的这些独特的设计特征限制了与顶板20(或多个顶板22)有关的金属接点45和与底板10(或多个底板11)有关的金属接点40之间的距离，由此降低了本征有功部分并改善了电容器100的品质因数。
虽然本发明参照一优选实施例对其特别示出和说明，但本领域的技术人员将明白，可实现其中形式和细节的变化而不偏离本发明的精神和范围。