共面振荡器电路结构 本发明涉及到包含安装在一个基片上的多个有源器件的集成电路倒装芯片电路，基片上具有连接到集成电路的金属化图形。本发明具体涉及到毫米波集成振荡器电路和具体的共面振荡器电路结构，特别是由包括金属化图形的多个相互连接的重复单元构成的共面振荡器电路结构，能够减少公共端子上的寄生耦合。
几乎是所有采用三端有源器件的振荡器都需要有从输入到输出的信号路径。三端有源器件振荡器的输入限定了一个输入电压或电流相位，而两个输出载流端在低频也就是直流(DC)时通常具有同相或反相(反相)电流。对于一个微波FET来说，控制输入是栅极，反相输出是漏极。对于通常用来提供大输出功率的大公共源极FET来说，连接到电路的栅极端的返回路径在转回来连接到漏极(反相)端之前需要延伸很长的距离。与连接到栅极和反相端的电流路径有关的任何寄生电感或电容都会限制可以达到的振荡器频率响应。
现有技术的振荡器电路用线路接头将有源器件连接到基片上地谐振器和反馈电路。在毫米频段，最短的线路接头可以达到1／10波长。线路接头还会形成一个具有比较高的寄生电感的环，因为它与承载返回电流的导体相距比较远。这样的环会带来不可接受的发热损失。
加引线的器件通常具有600到2500微米中心的引线。这些器件的引线还要通过在微波频率上有损耗的玻璃至金属，陶瓷或塑料密封。消除加引线的器件和线路接头可以有效地减少损耗和寄生电感。倒装片或碰撞接头片具有极低并且均匀的寄生电感。
其他现有技术的电路结构使用了基片，在基片上面限定了有关的线条或微带导体谐振器和需要连接到有源的三个端子器件的反馈电路。微带电路往往具有额外的介电损耗并且会在基片一侧的信号线和基片另一侧的接地面之间的场中存储磁能(也就是寄生电感)。对于高频振荡器来说，消除微带电路是有利的。共面电路通常具有低介电损耗，因为场的损耗被耦合到介电体，而场致的低发热损耗进一步集中在相邻导体之间的空隙中。
在高频电路中常常使用共-漏极电路结构，因为它可以提供改善的增益-频率特性。在电路中与一个FET振荡器的公共端有关的寄生电感和电容会产生大的延迟和与栅极-漏极电路有关的电感。由于延迟和电感会使频率受到限制。连接到公共端的电流路径的损失还会导致过多的相位噪声。
用小FET器件的阵列构成的大FET器件可以在振荡器中提供比小FET器件本身更低的相位噪声，因为从一个相关的FET阵列组合注入锁定信号同时具有统计学上的噪声组合。然而，用小FET器件的阵列装配大器件会形成往来于器件端子的比较长的信号路径。较长的路径具有较高的寄生电感和增加的发热损失，这样会降低较大结构的效果。
在已知的组合电路结构中，集成电路器件阵列的单个器件被各自连接到一或多个调谐或阻抗匹配电路的子集，组合输入和／或输出信号以实现阻抗匹配或功率组合。在本文所参考的授予Mohwinkel等人的美国专利US5623231描述了一例连接在电路中的这种电路子集。
Mohwinkel等人揭示了一种具有许多FET和设在芯片的一个公共面上选定位置处的许多相关端子的共-源极微波放大器芯片。在一个基片上形成相关的电路，它具有对应着芯片上的器件端子的许多端子。基片上的输入信号线和输出信号线被连接到相关的端子，将多个输入和输出线加以组合。
Mohwinkel等人揭示的共-源极放大器是将来自组合电路的信号输入连接到多对FET的栅极端。来自FET对的漏极端的信号输出在输出信号线上加以组合。如果金属化图形从漏极连接到栅极而构成这种电路的振荡器，图形就会有很长的路径。
在授予Wade的美国专利US4135168中揭示了一例共-漏极微波电路。Wade揭示的共-漏极FET电路是将源极和栅极连接到近旁的基片上的相关电路。漏极连接被制成一个大的散热体，它不是金属化的源极和栅极电路的一部分，也不与其共面。供电流从栅极到漏极和从源极到漏极的延伸的返回路径会形成明显的串联电感和并联电容。
总之，传统的大型共-源极器件存在与损耗和将谐振器和反馈电路连接到输入和输出端所需要的大型物理布局有关的寄生电感相关的问题。在传统的共漏极电路中，这种物理布局仍然具有从栅极到漏极和从源极到漏极的返回电流需要长信号路径的特点。
现有技术的毫米或微波平面电路显示出与栅极=漏极和源极-漏极电路中的长RF连接的电感和电容有关的不够理想的接头线路和／或微带发热损耗。这对于可以用来构成具有较短的连接和低寄生振荡器的一种低寄生共漏极电路结构的实现是一个优点。
本发明的共面共漏极振荡器电路结构可以明显地减少与栅极-漏极和源极-漏极电路的返回线路有关的寄生电感和电容。作为一种特殊的三端式器件，本发明能够构成高频工作的振荡器，与现有技术的振荡器相比，具有较宽的电压调谐范围和较低的相位噪声。
本发明的第一实施例是一个粘结在平面基片上的基本或单一的三端式倒装片有源器件。在基片上形成具有第一和第二共面导体的谐振电路(谐振器)。分别由在一个连接区内粘结到第一和第二最近端上的倒装片将第一和第二导体耦合到栅极(控制)端和漏极(反相)端。同样在基片上形成具有第三和第四共面导体的反馈电路。分别用在一个连接区内粘结到第三和第四最近端上的另一个倒装片将第三和第四导体连接到源极(非反相)端和公共漏极端。第一导体和第三导体被设在第二导体的一侧，而第四导体与公共漏极相邻。
第二实施例的基本振荡器具有第一(栅极)和第三(源极)共面导体，它们被设在与公共漏极相邻的共面的第二和第四导体相反的一侧。
两个实施例中的第一和第二导体都构成耦合到栅极／漏极器件端子上的谐振器的一部分。两个实施例中的第三和第四导体都构成耦合到源极／漏极器件端子上的反馈电路的一部分。在两个实施例中，与分别耦合到栅极／漏极和源极／漏极端子对的谐振器和反馈电路有关的寄生电感和电容都是最小的。
可以通过复制和镜像基本振荡器的复制品并且将相邻的复制品结合到一起而装配成大型振荡器。具有大的有源栅极宽度的FET对于增加输出功率和减少相位噪声是重要的。在连接到相应的三端倒装片器件阵列上的基片上的共面电路耦合阵列中组合基本谐振器和反馈电路，从而实现阻抗匹配和功率组合。
本发明的一个实施例是一个粘结的共-漏极FET倒装片的阵列，它具有相邻的成对器件的源极和栅极电极。相邻对的源极和栅极电极分别被连接到阵列中相反一侧的隔开的公共源极和栅极端。成对连接的漏极的电极被设在相邻的对的另一侧。可以将成对的源极和栅极连接的器件布置成一个线性阵列，将具有至少一个漏极电极的每一对连接连接到相邻一对的漏极电极共用的一个器件端子上。
在一个绝缘基片上形成组合的电路谐振器和反馈(或是栅极／漏极和源极／漏极)共面电路，每个共面电路有多个导体端子。可以用许多相互连接的相邻单元构成各个组合的谐振器和反馈电路。各单元可以一模一样地复制或者是从一个单元到下一个单元有所修改地复制。从这一点来看，所谓的单元是指许多相互连接的子电路结构中的一个，包括在基片上形成的共面图形。
每个共面电路中的每个单元在相邻的信号或共-漏极返回端子之间可以具有一个信号导体端子。这样，每个共面电路中的每个单元在它和每个相邻单元之间就有一个共-漏极的返回端子。
器件端子和导体端子是这样布置的，当倒装片阵列器件端子被粘结到基片导体端子上时，谐振器端子被连接到两个对应的栅极／漏极端子。相应的反馈单元的反馈端子被连接到各个对中相应的源极／漏极端子。谐振器和反馈单元的共-漏极返回端子被连接到各个器件对中各自的公共漏极。
这样就能为了谐振器或者反馈电路的阻抗匹配或功率组合或分离的目的而布置各个器件对的谐振器和反馈电路单元。将FET分割成按照这种组合电路连接的较小的复合对可以获得高频特性，因为相互连接的器件对的尺寸较小，因而器件一级的寄生电感和电容就比较小。
相邻单元之间的公共漏极或公共信号返回线路可以作为各个器件对的阻抗匹配网络的一部分，并且具有减少杂散寄生电容和电感的优点。
在本发明的具体例子中，相邻对之间的共-漏极端子是独立的，或者是由作为谐振器和反馈电路的同一个基片上的公共共面接地段来连接。
关于谐振器和反馈电路还有这样的例子，可以交替地省略一(或多个)共-漏极端子的连接点，从而形成具有不同数目的有源对中的谐振器和反馈功能。
本发明一个实施例的共-漏极振荡器包括一个具有指状组合型电容的栅极谐振器单元。本发明的一个栅极谐振器的具体实施例包括一个可以和三维谐振腔相比的共面框架。本文所说的平面腔或共面腔是在高频振荡器技术中公知的三维腔的一种二维模拟形式。共面框架限定了一个开口(对三维腔的共面模拟)，它可以容纳由布置在两个指状电容耦合组内的隔开的细长导体段构成的一个共面电容。一个组的最近端单独连接到独立的输入信号控制端。每个输入信号控制端连接到FET合成阵列中相邻一对FET的栅极(控制)电极。每一对这种栅极控制的FET的源极(控制)电极和组合的源极-漏极电路的至少一个反馈端连接。
栅极和源极连接的器件对被布置成阵列，让对中每一个器件的漏极(受控)电极彼此相对偏移，并且大体上与这一对的源极和栅极端垂直。相邻一对器件的漏极电极被连接到介于二者之间的一个公共器件漏极端。共面的共-漏极连接段连接所有的共-漏极端。漏极段是共面腔框架的一部分，因此也是振荡器的谐振器的一部分。
源极端被设在共-漏极段的一侧，而栅极端设在另外一侧。源极端被连接到与源极电路的共面源极返回导体平行并且隔开的共面反馈信号导体。源极返回导体被连接到共-漏极段，构成在源极电路中寄生最小的阻抗控制功能。
中心共面导体在所要的频率范围内形成一个电感元件，它被连接在第二组电容段末端的一个节点和一个调谐可变电阻的一个电极之间。可变电阻的另一个电极连接到腔体框架上。
电容，电感元件，可变电阻和FET输入如此构成一个接地的漏极振荡器电路的谐振器。
这些电容段，FET和框架的结构提供了一种在选择频率上的谐振共面腔，并且进一步在中心导体和栅极电极之间构成了相等的信号分流。通过耦合电容段从中心导体上平行地分离信号电流可以改善振荡器输出功率和合成阵列的相位噪声性能。
为了进一步了解本发明的目的和优点，以下要参照附图详细解释本发明，图中用相同的符号来表示相同的部件，在附图中：
图1是按照本发明的一个基本共面共-漏极振荡器电路的简化平面图。
图2是一个基本共面共-漏极振荡器电路的的另一实施例的平面图。
图3表示在按照本发明的一个共-漏极振荡器共面电路阵列中连接的一对器件的平面图。
图4表示按照本发明的一个组合单元振荡器电路阵列50的一个实施例。
图5表示按照本发明的另外一例共面共-漏极振荡器阵列。
图6是按照本发明的共面共-漏极振荡器阵列的又一个实施例。
图7表示按照本发明的共-漏极振荡器电路阵列的一个实施例，其中的RF开路电路端接到栅极-漏极谐振器。
图8表示按照本发明的共-漏极振荡器电路阵列的一个实施例，其中的RF短路电路端接到栅极-漏极谐振器。
图9是用来说明图10的栅极-漏极谐振器电路的一个等效电路。
图10是按照本发明的共-漏极振荡器的一个实施例中的指状组合型电容共面腔谐振器的平面图。
图11表示按照本发明的共-漏极指状组合型电容共面腔谐振振荡器的一个双谐振器的实施例。
本发明提供了一种电路结构，其中的第一导体的一部分连接到一个有源器件的控制输入，并且与连接到有源器件的反相端的另一个导体相邻地定位。第一导体的另一部分和连接到有源器件的非反相端的又一个导体相邻地定位。在图1中用20来表示这种结构。电路结构20包括一个具有平面22a的绝缘基片22。倒装片集成电路24(它被画成了透明的)在虚线表示的电路24的范围之内限定了一个连接区24a。电路24包括一个由粘结到表面22a上的倒装片构成的三端有源器件26。
在表面22a上形成三个连续的共面导体，相互之间各有端子连接。第二导体32被设在与第一导体30相邻的一侧并与之隔离。第一导体30从倒装片器件端子38上最近的倒装片连接点30a延伸到处在器件26相对两侧的相对的末端30b和30c。导体32在与第一导体30的末端30b相同的方向上从一个最近端32a延伸到末端32b。
另一个导体34与导体30邻接。导体34在与导体30的末端30c相同的方向上从与端子30a相邻并与之隔离的一个最近端34a延伸到末端34b。最近端34a是粘结到连接区24a内部的器件端子40上的一个倒装片。导体32和34被设在与导体30相同的一侧。
器件26包括一个输入信号控制电极26a，由电极26控制的反相信号传送电极26b，以及由电极26a上的控制信号来控制的非反相信号传送电极26c。反相电极26b传送与电极26a的控制信号具有反相关系的一个信号。电极26a，26b和26c分别被连接到器件端子36，38和40，这些端子又分别通过倒装片粘结到导体端子32a，30a和34a。
器件26可以是一个GaAs FET，双极结晶体管，PBT，HBT或是其他器件。如果器件26是一个FET，输入信号控制端36就是栅极，反相端38是漏极，而非反相端40是源极。以下的说明以一个GaAS FET为例。
本发明的说明书是以用来控制反相和非反相电极中的电流的控制电极为例。这种形式可以等效地用于电压控制，而电路可以体现为按照Thevenin的理论(“Prinicples of Circuit Synthesis(电路合成原理)”，Kuh and Pederson，page 51，1959，McGraw-Hill BookCompany，New York)的等效电压或电流源。
端子36，38和40位于连接区24a的内部。倒装片器件的外形所限定的区域内可以完成倒装片对器件的粘结。
共面导体30，32和34的尺寸，形状和间隙可以布置成使器件端子对36，38以及38，40分别具有可控的阻抗特性。端子38是由相邻的成对导体(30a，30b)，(32a，32b)以及(30a，30c)，(34a，34b)构成的共面电路的公共端子。因此，和从最近端30a，32a到末端30b，32b以及从30a，34a到末端30c，34b的共面电路路径有关的寄生电感和电容是最小的。
在基片22上通过常规手段例如电镀，掩模和蚀刻或者是通过淀积和构图而构成两个共面导体电路42，44。第一电路42连接成共面导体端30b和32b的延伸部。第二电路44连接成共面导体端30c和34b的延伸部。
在本发明实施例的一个共漏极FET振荡器中，电路42可以是一个谐振器电路，而电路42可以是在端子30a上有一个共漏极连接点的反馈电路。这样就能通过作为共面电路的一部分的共面连接导体30，32和30，34的布局而使器件26和两个电路42，44之间的寄生电感和电容最小。
图中没有表示偏置连接，但是可以用粘结导线或架空的桥或是其他导电轨迹来实现，将RF阻塞电路元件介于各个端子和适当的电源之间。
共面导体30，32和30，34可以通过彼此的电磁耦合而构成谐振器和反馈电路42，44的一部分。耦合部位30，32和30，34可以包括宽度一致的简单共面直线导体及其组合。还可以包括额外的部件，例如芯片电容，电阻或电感等等，它们可以安装在基片22上并且通过粘结导线或架空的桥或是其他共面倒装片端子连接点来连接。
漏极端子38在连接点30a上构成谐振器42和反馈电路44之间的公共RF连接。对于给定的源极，漏极和栅极端子布局，导体30，32和30，34可以做得足够短，从而尽量减少谐振器电路42和栅极-漏极连接点以及反馈电路44和源极-漏极连接点之间的寄生电感。
图中没有表示有源器件的寄生元件，但是它们是振荡器等效电路中的一个公知的部分。与集束引线或导线接头的器件相比，倒装片有源器件具有很小的寄生电感元件。最重要的寄生元件是诸如栅极-漏极，栅极-源极和漏极-源极端子之间的电容，尽管图中没有表示，但这是本领域技术人员所公知的。
为了在共面电路和小有源部件之间进行连接，随着CPW的尺寸变化，可以使共面传输线或共面波导(CPW)的阻抗特性保持恒定。这一特性以及将这三个端子分离成具有共同的漏极(反相)端子的谐振器对和反馈对的特点可以在三端倒装片有源器件的连接点上减少寄生电感和发热损失。
参见图2，在图中用标号20’表示了本发明的另一个实施例，图中相同的元件采用了相同的标号。振荡器20’包括图1的振荡器的所有元件；另外，导体30的一段30d穿过端子36和40之间在导体34相对一侧的末端30’c连接到反馈电路44上。在这种情况下仍可以使导体30，32和30，34的中的寄生电感最小。
谐振器和反馈电路42，44可以从以下的电路组中选择，这其中包括共面沟线电路，沟槽带电路，共面波导电路，共面条带电路，共面传输线电路和其他采用共面导体的电路以及这些电路的组合。
通过复制和连接图1和2所示的基本电路中相邻的镜像图像就可以制成较大的电路阵列。下述的图3表示的例子是通过复制和连接图1或2的镜像图像复制图形组合而成的一对器件。下述的图4-6是复制和连接图1或2的镜像图像复制图形的一些例子。
参见图3，在图中表示了图1所示的电路结构的另一个实施例20”，图中相同的元件采用了相同的标号。在倒装片电路24上限定了一个额外的三端器件28。器件28具有分别连接到同样的控制端36和非反相端40的栅极电极28a和源极电极28c。器件28的反相或漏极电极28b连接到第二漏极倒装片端子39。
第四公共导体30’具有在一个公共的最近点30a’接合的相对的末端30c’和30b’。末端30c’连接到反馈电路，而末端30b’连接到谐振器42。导体30’在公共点30a’连接到倒装片端子39。导体段30d可以在栅极端子36和源极端子40之间的位置上连接两个公共漏极端子38，39。
共面电路端子，共面导体以及器件电极和端子的拓扑图可以象图3所示那样对称地布置。对称的拓扑图要求分割信号电流，并且在有关的器件端子和导体上对等地相加。这样就需要从栅极导体32上将栅极信号电流平等地分割到栅极电极26a和28a，并且分别在漏极和源极导体30，30’和34上使来自漏极和源极电极26b，28b和26c，28c的漏极和源极信号电流平等地相加。
图3的谐振器42是由包括导体30，32和30’，32的组合电路构成的。图3的反馈电路44也是由包括导体30，34和30’，34的组合电路构成的。导体30，32，34，30’以及与电路42，44相组合的器件26和28的电极的尺寸，形状和间隙可以让流过各个栅极，漏极和源极电极的直流电流相等。
按照本发明可以构成较大的器件阵列。参见图4，在图中表示了用来构成按照本发明的共漏极振荡器电路50的一种基本电路阵列的实施例。振荡器50，具有一个连接到FET阵列的栅极-漏极侧的高Q栅极-漏极谐振器电路102。振荡器50包括一个具有平面56的倒装片集成电路54。电路54包括一个由J对相邻的三端有源器件1，2，..，2j-1，2j，...2J构成的纵向阵列52。J是一个根据理想的功率输出，尺寸，或是与振荡器50的信号有关的相位噪声以及其他设计因素来选择的整数，j是从1到J的范围内的一个数。
为了便于说明，假设有源器件是一种GaAs FET。也可以采用其他器件。
为了便于说明，用另一个范围从1到2J的整数符号1来表示每一个器件。每一对j对应着单个器件52(1)，52(1+1)，其中的1=2j-1。每个器件1包括各自的栅极或电流控制电极57(1)，一个分开的漏极或反相电流传送电极59(1)，以及各自分开的源极或同相电流传送电极64(1)。各个器件的栅极，漏极和源极电极被连接到对应的栅极端阵列58的栅极端58(j)，漏极端阵列62的漏极端62(j)，以及源极端阵列66的源极端66(j)。栅极，源极和漏极端58，62和66被限定在阵列56的面上，以下要进一步描述。
在下文的说明中，FET阵列端被限定为共面的，可以利用中间的焊锡或焊球等等将它们安装到设在一个相邻平面上的对应的基片导体端上，例如是基片的安装面。
电路54a的边界限定了一个容纳FET电极和FET端子的连接区。电路54a大体上是矩形的，具有相对的双边和相接的端。
第一对器件52(1)和52(2)各自的栅极电极57(1)和57(2)连接到设在二者之间的一个电气共享的栅极端58(1)。第二对器件(未示出)各自的栅极电极57(3)和57(4)连接到设在二者之间的一个共享的栅极端58(2)。后续的各对器件52(2j-1)和52(2j)各自的栅极电极57(2j-1)和57(2j)连接到设在各自器件之间的共享的栅极端58(j)。
栅极端58(j)是这样排列的，让栅极端阵列58与FET阵列52的一侧平行。栅极电极57(1)被作为公共的输入电极，尽管振荡器的输出功率可以从栅极侧或是源极侧提取。器件阵列52的一侧具有属于谐振器一方的栅极端阵列58。
相邻器件52(2j-1)和52(2j)和源极电极64(2j-1)和64(2j)同样可以连接到排列成源极端阵列66的共享的源极端66(j)。源极端阵列66与阵列52平行地排列，并且设在阵列52相对的反馈一侧。
每一对栅极和源极连接器件52(2j-1)和52(2j)的漏极电极59(2j-1)和59(2j)被偏移地设置在各自的栅极和源极电极之间，并且朝着器件阵列52的相对一端。
第一漏极电极59(1)被设在阵列52的一端，而最末一个漏极电极59(2J)处在阵列52相对的一端。第一漏极电极59(1)被连接到设在阵列52一端的第一漏极端62(1)。最末一个漏极电极59(2J)被连接到设在阵列52相对一端的最末一个漏极端62(J+1)。
相邻的成对器件j和j+1是分开的，让第一对j的第二器件52(2j)的漏极电极59(2j)和第二对j+1的第一器件52(2j+1)的漏极电极59(2j+1)相邻并且连接到相邻一对j和j+1之间的一个共享的漏极端62(j+1)。
漏极端62(k)，1≤k≤J+1被排列成与阵列52侧面平行的漏极端阵列62。漏极端的阵列62在连接区54内位于栅极端阵列58和源极端阵列66之间。
具有一个平面86的绝缘基片82包括栅极导体段90(j)，漏极导体段92(k)和源极导体段94(j)的三个指状组合型纵向阵列90，92和94，对应着上述J对器件的端子阵列58，62和66，其中的1≤k≤J+1并且1≤j≤J。
每个漏极导体段92(j)包括位于连接区54a中的一个漏极导体端96(j)，它大致位于相对的末端92a和92b之间的中心。每个栅极和源极导体段90(j)和94(j)具有各自的最近端和末端。每个栅极和源极导体段90(j)和94(j)包括在连接区54a内连接到各自最近端的各自的栅极导体端98(j)和源极导体端100(j)。各个栅极导体端98(j)和源极导体端100(j)被相邻地设置在漏极导体端96(j)和漏极导体端96(j+1)之间。一个共-漏极导体段92c(j)可以连接在每一对j共享的漏极端96(j)和96(j+1)之间，形成一个用于所有器件对j=1到J的连续的构架92c。
各个漏极导体端96(j)，栅极导体端98(j)和源极导体端100(j)是这样安排的，当倒装片电路54的面56与基片82的面86对齐时，可以通过导体的相互连接而形成各个导体端和芯片端(也就是栅极导体端98(j)到栅极电极端58(j)，漏极导体端96(j)到漏极电极端62(j)和源极导体端100(j)到源极电极端66(j))之间的导电接触，使导电的凸起或球(未示出)处在中间。
各个栅极导体段90(j)和源极导体94(j)背离各自的栅极导体端98(j)和源极导体端100(j)向末端延伸到各自的末端。
漏极导体92的阵列是这样排列的，让导体92(j)的末端92a(j)在远离中心端96(j)的方向上延伸，与相邻的栅极导体90(j)和栅极端98(j)分开。导体92(j)的末端92b(j)在远离中心端96(j)的方向上延伸，与相邻的源极导体94(j)和源极端66(j)分开。栅极导体阵列90和源极导体阵列94是这样安排的，让栅极导体90(j)和源极导体94(j)在漏极导体92(j)和92(j+1)之间分开。
第一共面组合谐振器电路102也是在基片表面82上形成，并且连接到栅极段90(j)的末端和漏极段末端92a(j)。第二共面组合反馈电路104同样是在基片表面82上形成，并且连接到源极段94(j)的末端和漏极段末端92b(j)。
每个栅极段90(j)和漏极段92(j)组合构成组合电路102的一部分。每个栅极段90(j)和漏极段92(j+1)组合构成组合电路102的另一部分。
每个源极段94(j)和漏极段92(j)组合构成组合电路104的一部分。每个源极段94(j)和漏极段92(j+1)组合构成组合电路104的另一部分。
阵列90，92，94的每个导体段的尺寸具有宽度Wi和长度Li。每一对相邻段l，j之间有一个间隙Sij。阵列90，92，94中各个段的尺寸Wi和Li及其与相邻段之间的间隙Sij是可以选择的，提供理想的阻抗变换(匹配)，串联自感，耦合电感和电容，以及与相邻的段和相邻的共-漏极段的并联电容，这些都是各个栅极-漏极102或以及-漏极104电路中的一部分。
栅极端阵列58位于漏极端阵列62的一侧，而源极端阵列66位于漏极端阵列62的相对一侧。这样，从漏极端阵列62的任何一侧都可以形成沿着基片表面到任何共-漏极端62(j)的导电路径。这对于减少连通连接到作为用于调谐的共-漏极连接的一部分的共-漏极端或者是连接到阵列52中的晶体管的栅极-漏极或源极-漏极端的阻抗变换电路上的寄生电感和电容是重要的。
电路102和104可以在以下的电路组及其组合当中选择，这一电路组包括共面沟线电路，共面沟线条带电路，共面波导电路，共面条带传输线电路和其他采用共面导体的电路。
电路102和104以及导体段的尺寸和间隙是可以选择的，为每个栅极电极57(1)提供幅值和相位几乎相等的电流信号，使共-漏极连接62(j)有效地同相。
在本发明的振荡器实施例50中，由栅极谐振器电路102确定频率，并且可以用来为各个栅极-漏极段对90(j)，92a(j)和90(j)，92a(j+1)提供输入阻抗变换。源极电路104是一个漏极-源极反馈组合电路，用来提供反馈和各个源极和漏极段对94(j)，92(j)和94(j)，92(j+1)之间的漏极-源极增强电容。
可以通过对一或多个导电段90(j)，92(j)或94(j)的电感和／或电容耦合或者是通过在一或多个段(未示出)上粘结引线从振荡器50中提取输出功率。通过在相邻对之间增加交叉耦合电阻并且利用Wilkenson合成器等等对相邻对的输出功率加以适当组合就可以实现多对器件52(1)的并联组合或推挽组合。
具有对称的源极和漏极结构的FET，也就是在源极和栅极之间的沟道尺寸和掺杂浓度与栅极和漏极之间的尺寸和浓度相同的FET通常被制成具有位于栅极和漏极焊盘之间的作为源极焊盘的中心端焊盘。为了在本发明的实施例中使用这种FET，必须改变FET的电压偏置，让中心焊盘能够取代共-源极变成共漏极工作方式。
有些FET具有不对称的源极和漏极结构，也就是修改了横向几何形状或掺杂分布图，用来增加漏极-源极击穿电压而不增加源极电阻。这种不对称FET的金属层次可以是这样布置的，漏极电极相对于需要粘结到各个基片代替端上的栅极和源极端可以集中布置。
如果需要降低漏极和栅极或漏极和源极之间的耦合电容，可以省略漏极导体段92c(j)。
由连续连接的段92c(j)构成的漏极构架为用来抑制不利振荡模式的栅极电路102和源极电路104提供了一个共享的导体。根据频率确定电路102和104的需要也可以去掉一或多个中间漏极导体段92c(j)。
按照现有技术中公知的方式适当地组合反馈源极电路104中的信号就能够获得推挽或串联输出。通过连续复制这种组合而构成具有良好相位噪声的振荡器还可以构成更大的阵列。
按照本发明，介于栅极和源极端连接点98(j)，100(j)之间并且连接到漏极导体段92(j)的共-漏极端连接点96(j)和各自的栅极和源极导体段90(j)，94(j)一起向末端延伸，从而使多个单元的共-漏极晶体管能够连接到源极-漏极和栅极-漏极连接点上的调谐，组合和匹配电路，使沿着共-漏极导体段的额外电路长度产生的损失和延迟最小。
参见图5，图中表示的振荡器300是图4的振荡器50的一种变形。振荡器300包括一个将相邻的成对FET布置成线性阵列的集成电路芯片302。阵列302具有限定了栅极-漏极侧的相对端和处在相对端之间并且限定了一个连接区302a的一个相对的源极-漏极侧。
在具有一个平面301a的基片301上面形成一个共面栅极漏极调谐电路305和一个源极-漏极反馈电路307。栅极-漏极调谐电路305是由在连接区302a内连接到共享漏极端306(1)，306(3)和306(5)的共面漏极导体312(1)，312(3)和312(5)构成的。相对的末端312(1)a，(2)a，(3)a和312(1)b，(2)b，(3)b在不同方向上从触点306(1)，(3)，(5)向外延伸。
漏极导体312(1)，312(3)和312(5)分别被栅极导体314(1)和314(2)隔开。栅极导体314(1)和314(2)具有最近端和末端，最近端各自与反方向分支318(1)a，318(1)b和318(2)a，318(2)b的一个共享端接合。分支318(1)a，318(1)b和318(2)a，318(2)b的另一端分别连接到共享的栅极端308(1)，308(2)，308(3)和308(4)。共面调谐元件T1被设在导体312(1)，314(1)和312(3)314(1)和312(3)，314(2)以及314(2)和312(5)之间。共面漏极导体312(1)，312(3)，312(5)和栅极导体314(1)和314(2)构成多导体共面波导栅极-漏极电路305的一部分。
漏极导体312(1)，312(3)，312(5)朝着源极-漏极电路307延伸到末端312(1)b，312(3)b，312(5)b。两个额外的漏极导体312(2)和312(4)在最近端被连接到连接区302a内的额外的共享漏极端306(2)和306(4)。导体312(2)和312(4)朝着末端延伸并且构成源极电路307的一部分。
具有最近端和末端的共面源极导体316(1，2，3，4)分别被间隔地放置在各对共面漏极导体312(1)，312(2)；312(2)，312(3)；312(3)，312(4)；和312(4)，312(5)之间。分开的调谐元件T2被设在共面源极导体316(1，2，3，4)之间。源极导体316(1，2，3，4)的最近端在连接区302a内分别被连接到共享的源极端310(1，2，3，4)。源极导体316的末端被连接到一个共享的场金属件320。共面漏极导体312(1，2，3，4，5)和源极导体316(1，2，3，4)，场金属件320，和调谐元件T2构成了多共面波导反馈电路307的一部分。
平面芯片阵列302具有四对FET，每一对具有粘结到各个共享的栅极-源极端子对308(1)，310(1)；308(2)，310(2)；308(3)，310(3)；308(4)，310(4)上的共享的栅极和共享的源极倒装片。每一对FET具有各自的漏极倒装片，粘结在相邻的漏极端子对306(1)，306(2)；306(2)，306(3)；306(3)，306(4)；306(4)，306(5)上。
一个共面共-漏极构架312连接在共面漏极导体312(1)，312(2)，312(3)，312(4)，312(5)之间。为振荡器电路300构成有效的RF公共端。
可以通过耦合到栅极电路305或源极电路307的印刷轨迹，引线或者是架空桥，一段传输线等等耦合输出功率Po。
为了获得理想的反馈和所需的调谐频率，各个段312，314，316，318和调谐元件T1，T2的尺寸W，L是可以选择的。
在本发明的其他实施例中可以用另一种调谐电路代替图5的多共面波导305，例如是单个开路半波或四分之一波传输线或者是一个短路四分之一波形状器(Colpitts-型)。
图6表示按照本发明的另外一例共面共-漏极振荡器400，图中相同的元件与图5中所用相同。
栅极代替314的最近端被短路到导电框架320’，栅极形状器电路305’，FET阵列302和源极电路307’被围在框架的内部。
纵向外围漏极导体段312’(1)a，b和312’(3)a，b代替了图5中原先的外围漏极段312(1)和312(5)。段312’(1)a和312’(3)a的相对的末端分别连接在垂直端段320’a与漏极端306(1)和306(5)之间。段312’(1)b和312’(3)b的相对的末端分别连接在垂直端段320’b与漏极端306(1)和306(5)之间。这样就形成了连续的导电框架320’。
栅极导体314(1)，314(2)的末端短路到端段320a’。中心漏极导体段312(3)的末端也短路到端段320a’，用相邻的栅极段314(1)，314(2)和外围漏极段312’(1)a和312’(3)a构成一个短路的四分之一波多共面波导谐振器。
源极电路307’被外围漏极导体段312’(1)b的内部包围，而312’(1)b的末端连接到框架段320’b的相对端。源极端310(1)和310(2)被连接到源极分支322(1)a，322(1)b的最近端，而源极端310(3)和310(4)分别被连接到源极分支322a(2)b，322(2)b的最近端。
分支322(1)a，322(1)b的末端在源极导体316’(1)的最近端被接合到一起。分支322(2)a，322(2)b的末端在源极导体316’(2)的最近端被接合到一起。源极导体316’(1)处在外围接地漏极段312’(1)b和中心漏极段312’(2)之间间隔相等的中心。源极导体316’(2)处在漏极段312’(3)b和中心漏极段312’(2)之间间隔相等的中心。
源极调谐元件T2被共线地设在源极段316’(1)和316’(2)各自的末端与框架段320’b的内部之间。这样就形成了多共面波导增强型源极-漏极电容反馈电路307’。
也可以用短路的共面条带传输线或是短路或开路的并联沟线来构成源极电路307’，适当地调节长度就可以在指定的振荡频率上提供源极和漏极之间所需的电容。
从上述实施例中可以看出，通过修改栅极和源极电路可以制成各种结构的共-漏极振荡器电路。还可以看出在FET阵列中可以增加额外的子部分，用相应的电路子部分来增加功率输出和／或改善相位噪声。
诸如T1和T2等耦合元件可以用来调谐和消耗振荡器的功率。本发明的共-漏极振荡器可以如所示的耦合那样按推挽方式工作，或者是按照同相方式工作，按照公知的同相耦合将两半注入锁定。
本发明还包括其他的共面共漏极结构，可以采纳电极源极端位于栅极电极和漏极电极端之间的FET阵列。图7和8表示了两个这种例子。
图7表示一个共面共-漏极振荡器500的一部分，如上所述，有一个粘结在导电图形基片503上的FET阵列501。在阵列501上限定了一个连接区501。振荡器500包括一个具有上述开路端的共面波导栅极谐振器电路。
FET阵列501的源极，漏极和栅极电极阵列510，512，514连接到对应的阵列端子510’，512’，514’(未示出)。用焊锡凸起或焊球将这些阵列端子连接到安装在基片503上的各自的源极，漏极和栅极导体端子510，512，514。
源极导体端子510(1，2，3)分别被连接到平行的共面源极导体段504(1，2，3)的最近端。段504(1，2，3)的末端在一个方向上从阵列501向外延伸到与开路的末端相等的长度为止。
漏极导体端512(1，2)沿着阵列501的一侧设置，并且分别连接到平行的共面漏极导体段506(1，2)b的最近端。漏极导体段506(1，2)b分别被对称地设在源极端504(1，2)和504(2，3)之间。漏极导体段506(1，2)b的末端在一个方向上从阵列向外延伸。
源极导体段504和漏极导体段506b构成了振荡器500的源极-漏极多共面波导反馈电路。通过延长导体504和506就可以增大漏极-源极电容，或者是采用微波集成电路(MMIC)芯片电容等等。
漏极导体端512(1，2)分别在连接区501a内与y-形的共面导体分支508a，b的最近基座端接合。分支508a，b具有分支臂508(1，2)a和508(1，2)b，它们的末端从基座端508a，b朝着阵列501的另一侧分叉。
分支508(1)a和508(2)a被设置在栅极端514(1)和各自的源极端510(1)和510(2)之间。分支508(2)a和508(2)b被设置在栅极端514(2)和各自的源极端510(2)和510(3)之间。分支508(1)的末端在连接区501a内与漏极导体段506(1)的最近端接合。分支508(2)的末端与漏极导体段506(2)a的最近端接合。分支508b(1)的末端同时与漏极导体段506(2)a的最近端接合。分支508b(2)的末端同时与漏极导体段506a(3)的最近端接合。
栅极端514(1，2)分别被连接到平行的栅极导体段502(1，2)的最近端。段502(1，2)从阵列的另外一侧向末端延伸。
导体段506(1，2)被设置在栅极导体段502(1)的周围。导体段506(2，3)被设置在栅极导体段502(2)的周围。段506(1，2，3)由它们的最近端从阵列501向外延伸到末端。
段506(1，2，3)a和502(1，2)构成了共-漏极振荡器500的一个开路端接的多共面波导栅极调谐电路的一部分。
连续导体结构512，508，506限定了阵列501的FET的共-漏极连接，将栅极和源极端彼此隔开。这样就能组合由FET阵列501的漏极电极提供的反相RF信号，使返回到各自栅极或源极电路的路径长度最短，并且使寄生电感和电容最小。
各个栅极-漏极导体对的循环的栅极-漏极电流使506(1)a，506(2)a和502(1)仅有很短的一段漏极导体508(1)a，b耦合到各个源极-漏极导体对504(1)，512(1)和504(2)的循环的源极-漏极电流。
参见图8，在图中表示了本发明的共-漏极振荡器电路600的一个实施例，RF短路端接的栅极调谐电路中相同的元件与图7中采用相同的符号。
一个端部导体段522与漏极导体段506(1，2，3)a的末端接合。端部导体段522分别被RF耦合电容520(1，2)连接到栅极导体段502(1，2)的末端。电容520可以是芯片电容，薄膜电容等等，用来在段502(1，2)的末端和导体段522之间提供调谐元件或是基本为零的RF阻抗。
漏极-源极电路也可以是一个谐振器电路，在漏极-源极谐振器停止谐振时提供源极和漏极之间的电容反馈；对于并联式谐振是在谐振以上，而对于串联式谐振则是在谐振以下。
共-漏极振荡器600的变容调谐可以通过在栅极-源极调谐电路或源极-漏极调谐电路中提供变容器的电磁耦合来实现。
通过调谐栅极-漏极电路和源极-漏极电路可以获得宽广的调谐范围。在本发明的共-漏极结构中，很容易实现从栅极或源极导体和共-漏极导体到单一或是多矢量的低电感连接。
图9和10用一种具有指状组合型电容的谐振器栅极电路的共-漏极振荡器表示了本发明的另一个实施例。图9是图10的振荡器700的一个等效电路。等效电路702代表图10的一个栅极-漏极(输入)谐振器。等效电路704代表图10的FET栅极-漏极电路，它连接着一个下文所述的源极-漏极反馈电路。
Cl是下述的一个指状组合型共面腔谐振器电容，Cg是具有源极-漏极电路连接的FET的等效输入(栅极-漏极)组合704的等效电容(在图10中表示了803，825(1-5)，826(1-4)，830(1-4)和845(1-4)的组合)。
振荡器电路700的条件是由Cv，Leq，re和Cl构成的栅极谐振器输入电路702的等效损耗电阻re的量值必须小于有源器件(在此处也就是FET)的输入704的等效小信号串联负电阻。Cv代表连接在栅极电路和共-漏极之间的调谐可变电抗器的电容，Leq是输入电路702的串联电感。Cl是下述的指状组合型共面腔谐振器电容的电容，而是Cg是连接到图10的源极-漏极电路的FET的等效输入704上的电容。
如果电容Cl太小，可变电抗器Cv的调谐范围就会过小，如果为了扩大调谐范围而使Cv变小，可变电抗器增大的串联电阻就可能使的量值re大于ri(连接到图10的源极-漏极电路的FET的等效负输入电阻)，从而阻止振荡。
如果电容Cl过大，使谐振器702与FET输入的耦合太强，噪声在Cg中感应的电抗波动就会给振荡频率造成大的波动，产生过度的相位噪声。
为了高频操作的需要，输入电路702的Leq必须足够低。如果电流循环在输入电路中的返回路径过长，串联电感就会太大，当Cl处在其理想范围时无法实现高调谐频率。
在图10中表示了一个指状组合型电容“共面腔”谐振振荡器电路。此处所谓的共面腔是用来模拟惯用的振荡器中使用的腔。它是规则的三维腔的一种二维模拟。谐振器的形状类似于沿着凹角圆筒腔谐振器的一个轴提取的截面，有一个从一个内壁上突出的内部中心柱(位于轴线上)与相对内壁的内侧隔开。
一个可变电抗器807将等效的凹角柱连接到共面腔的一个等效的内壁。共面指状组合式电容802和串联的FET输入对应着等效柱和等效的相对内壁之间的电容间隙。电路800在FET输入702上提供低串联电阻和电感(对照图9的re，Leq)，同时具有用来实现共漏极振荡器操作的足够的串联电容Cl。
共面指状组合式电容共面腔谐振器电路801被连接到一个FET阵列822的一侧。第二共面电路803被连接到FET阵列822的相对一侧。电路801和803的共-漏极连接(参见下文)位于电路801和803之间。电路801和803是通过按照常规的方法在一个绝缘基片上对导电片进行构图而形成的。
栅极电路801包括位于一个共面导电框架806内部的共面指状组合式电容802，框架具有一个内部周长804。源极电路803可以是多种共面电路当中的一种，例如是一个开路电路，近四分之一波长传输线等等，适合在有关FET的源极和漏极之间提供足够的电容反馈。
框架806是由与漏极端公共导体段812的一对相对端邻近的两个相对的外腿808和810构成的，并且在相对的一对相对端邻近一个可变电抗器导体段814。
共面电容802被共面导电框架806的内部周长804包围。周长804限定了一个共面腔段804a和一个可变电抗器插入段804b。共面腔段804a的周长804的一部分的形状是一个围绕电容802的稍稍延长的六边多边形。图10中所示的共面腔804a的高宽比是1．3∶1。共面腔段804a的尺寸和高宽比可以在一定的范围内改变。共面腔段804a的尺寸和高宽比被选择为在适当的频率产生谐振。
可变电抗器插入段804b可以是由限定在段814内的正方形或者矩形，用来接收具有一个阴极807a和一个阳极807b(未示出)的调谐可变电抗器807。
在本发明的其他实施例中，谐振器可以是六边形之外的形状(例如是圆形，多边形等等)，并且不需要插入可变电抗器。共面腔段804a的高宽比可以适当改变。不会受到空间的限制，高宽比大约为1∶1被认为损失最小。
共面腔段804a的周长尺寸和周长与电容802的间隙是利用一种商用的电磁模拟软件包例如Zeland Software的“IE3D”来选择的，它受到理想调谐频率(即高频比较小)的限制并且有足够低的损失(对较大尺寸来说比较低)。
共面电容802是由一组隔开的共面栅极导体段820(1∶4)和另一分组隔开的导体分叉840a，b，c(1∶4表示顺序的索引编号1，2，3，4)的指状组合构成的。分叉840a，b，c在处于基座导体段840最近端的一个公共中心导体输入节点840e上接合。导体840在远端有一触点840d。分叉840b位于分叉840a和840c之间。触点840d的末端延伸进入可变电抗器插入804b之内并且连接到可变电抗器的阳极807b(未示出)。导体840和导体分叉840a，b，c沿着一条穿过分叉840b和触点840d的线A-A对称地设置，让分叉840a的末端在对面相邻的栅极导体820(1)和820(2)之间延伸到一个长度L1，分叉840b的末端在大体上平行并且等间隔的对面相邻的栅极导体820(2)和820(3)之间延伸到一个长度L2，而分叉840c的末端在大体上平行并且等间隔的对面相邻的栅极导体820(3)和820(4)之间延伸到一个长度L3。
节点840e和触点840d之间的那一部分导体840构成一个感应电抗耦合元件，在整个有关的频率范围内成为图10中的电感Leq的一部分。
L1，L2，L3的尺寸范围和相邻分叉840与导体820之间的间隔是这样安排的，使中心导体中的信号电流被电容和电磁耦合平均地分配给独立的栅极电极832(1，2)a和832(1，2)b。可以使用商用的电磁模拟工具按照需要的频率范围来选择这种间隔和尺寸。
分开的共面栅极导体端818(1∶4)被限定在共面栅极导体端818(1∶4)各自的最近端上。符号1∶4代表索引编号1，2，3，4的顺序。导体端818(1∶4)被粘结在FET阵列822中各自的FET栅极端818’(1∶4)上。
分开的共-漏极导体端824(1∶5)被限定在共面共-漏极端公共导体端812上。导体端824(1∶5)被粘结在FET阵列822中对应的FET共-漏极端824’(1∶5)(未示出)上。FET共-漏极端824’(1∶5)按照1到1；2到2，3；3到4，5；4到6，7和5到8的顺序连接到漏极电极828(1∶8)；其中的第一个索引是漏极端索引编号，而第二个索引是漏极电极索引编号。
FET阵列822包括两个C-形FET栅极金属段832a，b，它们的延伸臂832(1，2)a和832(1，2)b连接到分别用来控制漏极电极828(1，2)，828(3，4)，828(5，6)和828(7，8)中的电流的栅极指上。
由通过共-漏极段812的公共连接来组合来自漏极电极828的电流。
分开的共面源极导体826(1∶4)被限定在源极导体段830(1∶4)上，用来粘结到FET阵列822的FET源极端826(1∶4)上。
可变电抗器电极(阴极或阳极)连接器层842被设置在插入804b中，并且连接到来自框架806的插入部分804b的最近端的重叠的导体接头809上。
调谐电压由连接到一个可变电源(未示出)上的RF扼流圈844提供给可变电抗器的阳极807a(未示出)。
共面源极电路803被连接到源极端，根据需要为FET提供适当的源极-漏极反馈。电路803可以是由相邻漏极段825(1∶5)之间的多个源极导体段845(1∶4)连接到FET上的一个组合电路。
本发明的指状组合式电容802增加了适量的输入串联电容，而寄生电感很小，在振荡器电路的工作频率上减少了FET中的电容波动的有害影响。这样就能减少振荡器输出信号的相位噪声。
参见图9，电容Cv相当于可变电抗器807的电容，re是谐振器中的串联电阻(包括电容802，电感840e和可变电抗器807的串联电阻)，-ri是谐振的FET输入端的等效负电阻，而Leq是分叉840a，b，c和触点840d之间的中心导体腿840的电感分量，包括电容802，可变电抗器807和框架返回腿808，810的自感。
指状组合式电容802的紧凑特征和缩短的段820(1∶4)以及840a∶c提供了最小的寄生自感，因此，振荡器特性可达到比较高的调谐频率。
从图中可见，电感腿840被合并入与并联的多个导体820(1∶4)耦合的并联分叉840a，b，c中，并联分叉和这些导体的串联电感通常比并联分叉和导体与电容耦合的形式构成单个并联导体对时的总长度的电感要小。
指状组合式电容802的进一步优点是有多个导体端片818，可以和对应的多个FET端互连，从而获得高功率输出和低相位噪声。
参见图11，在图中表示了按照本发明的共-漏极指状组合式电容共面腔谐振振荡器的一种双谐振器实施例900。
第一和第二共面腔902a和902b被限定在一个共面导体框架908中。采用前述的常规工艺在基片910上淀积和构图框架908。框架908可以是圆形或者大致成矩形，限定了连接到垂直的相对两侧908c，d的两个相对端908a，b。
第一和第二指状组合式电容904a和904b绕着一条中心线B对称地设置在彼此对称设置的腔902a，b中。
腔902a，b分别被围绕电容904a，b的框架908的内部周长912a，b所限定。周长912a，b与电容904a，b相距足够远，以减少有害的电容耦合效应，但是其间隔又有充分的限制，以便获得高调谐频率。共面腔中心导体914具有围绕中心线B设置的相对的边沿914a，b，其边沿构成了调谐腔902a，b的周长912a，b的一部分。
指状组合式电容904a和904b包括与交错的栅极导体段919a，b，c隔开的交错的电容导体段917a，b。
第一电容904a的中心电容导体906a在交叉点916a处插入分叉电容导体段917a，b。段917a，b的最近端朝着FET阵列922延伸，而末端分别在交错的相邻栅极电容导体段919a，b，c之间平行并且等间隔地朝着可变电抗器阳极连接点924延伸。
栅极电容导体段919a，b，c的最近端朝着FET阵列922延伸，其一端分别连接到栅极导体端918a，b，c。端919的末端在交错的段917之间延伸，并且端接到开路端。端子918a，b，c被连接到半个倒装片FET阵列922中的FET920a，b，c的各自的栅极端918’a，b，c(未示出)上。
从一个连接到一个段919的片上的偏置电源(未示出)可以为FET的栅极提供偏置，例如是连接在段919a的末端。芯片上的栅极偏置交叉连接点921a将三个端918a，b，c连接到一起。也可以单独连接每一个段，但是需要增加片和粘结导线。交叉连接点921a还有助于抑制连接的FET之间的奇数模式的振荡。
按顺序交错的电容耦合段917和栅极段919在相对的最近端和末端连接，形成一种指状组合式电容结构。
介于相邻分支段917的栅极导体段919之间的延伸尺寸和间隔是可以选择的，让中心导体906a，b中的信号电流被电容性或电磁性地分割成幅值和相位大体均等的栅极电流进入各自的FET。
第二电容904b是电容904a的镜像图像，并且将来自大体906b的信号电流在幅值和相位上均等地分割进入阵列922的FET920b，e，f。
FET源极连接点923被制成上述的源极-漏极指状组合式电容反馈电路结构(未示出)，增加适量的源极-漏极反馈电容，使调谐范围内的振荡得以优化。
FET920a，b，c，d，e和f的FET漏极端934a，b，c，d被漏极到框架908的相对一侧908b，在FET的漏极构成一个共-漏极RF接地。在栅极端918和源极端923之间设置共-漏极908b可以控制栅极-漏极和栅极-源极电路共用的信号电流，在公共点上提供最小的寄生电感和电容。
电容导体906a，b的末端延伸并且接合，接触到倒装的调谐可变电抗器阳极924。导体906a，b将电容904a，b电感性耦合通过可变电抗器阳极924，并且通过框架908和914返回到共-漏极导体908b。
为了实现宽调谐范围的高谐振Q并且满足FET阵列922的负电阻限制，谐振器900的电感必须具有最小的分布电容和最小的导体电阻。如果共面腔中心返回导体914过窄，分布电阻re就会过高。如果导体914过宽，分布电容就会过高。为了获得最佳性能，导体914的宽度必须要优化。
在框架908中从一侧908延伸的导电接头926被连接到可变电抗器935的一个导电电极层930。一个RF扼流圈932连接到另一个可变电抗器电极层924，从一个外部电源(未示出)提供用于调谐可变电抗器的偏置电压。
参见图11，双谐振器900的工作方式与图10的单一谐振器相似，只不过是FET的栅极电流在可变电抗器924和FET阵列922之间跨过一部分谐振器900被分割到两个并联的同相路径，被导体906a，b分离到两个电容904a，b并且通过共面腔框架908和共面腔中心导体914返回。
测量显示出本发明的共面共-漏极指状组合式电容双共面腔振荡器使用人造晶体高电子迁移率晶体管(PHEMT)可以在40GHz左右中心频率上实现大于2GHz的调谐范围，从振荡的中心频率起偏移100kHz处的每赫兹相位噪声优于76dBc(低于载波的分贝)。PHEMT的栅极长度大约是0．15微米，总的栅极宽度大约是900微米。PHEMT被划分成6个单元，每单元有两个栅极指，每个单元具有自身的栅极片和自身的源极片，源极／漏极具有一串7个片，每一对单元之间有一个源极片，并且在阵列的每一端各有一个源极片。为了倒装片粘结，源极，漏极和栅极片的构造足够大，直径大约有2密尔(千分之一英寸)。
PHEMT和一个由静电屏蔽可变电抗器调谐的谐振器组合构成在新近提交的专利申请08／555777中所述的振荡器，可供本文参考。
值得注意的是，如果具备适当的导体涂层和构图能力，本发明另一个实施例的共面指状组合式电容904a，b和共面腔908可以放置在FET阵列922的表面上。将电容904和共面腔908放置在GaAs FET的表面上可以在相同的频率和／或更高的工作频率上实现小型振荡器电路。由于GaAs的高介电常数而使性能有所改善，并且由于它是在芯片上构图并且消除了FET和电容／平面腔之间的一些粘结点(例如球或凸起)而降低了寄生电容。
还可以用一种金属-绝缘-金属(MIM)结构代替指状组合式电路来实现电容904a，b。源极-漏极电容也可以放置在FET芯片的表面上和／或装配成MIM电容。为了获得按照本发明的另一种振荡器，其他倒装元件诸如电感，电容，多重二极管等等可以安装在基片上。
在本发明的其他实施例中可以使用其他有源器件，例如双极晶体管，异质节晶体管，场效应晶体管，双极晶体管，谐振隧道晶体管，空间分布变换器件，浸透式基极晶体管，固态三极管和超导三极管器件。没有反馈电路的本发明的实施例还可以适用于二端式器件，例如Gunn二极管，隧道二极管等等。
按照本发明，上述的说明仅仅是为了解释而并非构成对本发明的限制。可以理解的是，本发明的尺寸，形状和外观以及各种元件的制造方法都是可以修改的，或者是在本发明的原理和范围之内包括或者排除某些元件。本发明仅仅受到权利要求书的限制。