自适应均衡器及自适应均衡方法 【技术领域】
本发明涉及在数字移动体通信、数字卫星通信及数字移动体卫星通信等数字无线电通信装置中使用的自适应自动均衡器，即自适应均衡器及自适应均衡方法。
背景技术
在数字移动体通信中，电波从移动台周围的地形及地物受到反射、衍射及散射，由此，有时产生接收信号的幅度及相位急剧变动的衰落。而且，在延迟波的延迟时间与符号长度相比不能忽略的情况下，信号的频谱失真，产生大幅度的特性变坏。
由于在频谱失真方面存在着频率依赖性，故该衰落称为频率选择性衰落，作为用于消除衰落的有效的现有技术之一有自适应均衡器。
在现有自适应均衡器的结构中，周知的是例如，反馈判定值以消除延迟波影响的判定反馈型自适应的均衡器(以下，称为DFE)，以及从全部具有发送可能性的序列中选择发送可能性最大的序列的最大似然率序列估计(以下，称为MLSE)等。
与DFE相比，MLSE的装置规模稍大，但因还可利用延迟波的功率故具有比DFE更好地特性。
对于传输线路特性变动快的衰落，跟随传输线路特性的变动来进行跟踪工作的自适应型MLSE不仅在从预知的参照信号求出传输线路脉冲响应(以后，称为CIR)的训练时，而且在数据部分中也是有效的。
其中，对Viterbi算法的每一状态进行传输线路估计的MLSE(以下，称为每一状态估计的MLSE)还通过在MLSE的每一状态下进行CIR估计，即使在高速变动的传输线路中也呈现出良好的特性。
以下，作为现有自适应的均衡器的代表例，说明每一状态估计的MLSE的结构。
图1为例如在《IEEE Transactions on Communications》1994年第42卷第2／3／4号，第1872～1880页上发表的，久保他H．Kubo，K．Murakami，T．Fujino所写论文“An Adaptive Maximun-LikelihoodSequence Estimator for Fast Time-Varying IntersymbolInterference Channels”(以下，称为文献1)中示出了的、示出现有的每一状态估计MLSE结构的框图。图中，11为最大似然率序列估计部，12a～12n为CIR估计部，101为接收基带信号，102为每一状态的CIR估计值，103为每一状态的假设判定值，104为硬判定数据。
其次，说明有关工作。
接收基带信号101及每一状态的CIR估计值102一输入，最大似然率序列估计部11就利用Viterbi算法估计发送序列，将其作为硬判定数据104输出。
图2为示出最大似然率序列估计部11的内部结构的框图。图中，21为分支度量作成部，22为ACS运算电路，23为路径度量存储器，24为路径存储器，201为分支度量，202为路径度量，203为以前某一瞬间的路径度量，204为残留路径。
在具有上述结构的现有每一状态估计MLSE的最大似然率序列估计部11中，分别用下列式(1)、(2)来定义在Viterbi算法的瞬间k的与状态sk及分支sk／sk-1：sk=[I~k,I~k-1,Λ,I~k-V+1]--(1)]]>sk/sk-1=[I~k,I~k-1,Λ,I~k-V]--(2)]]>此处，Ik~]]>为由状态sk或分支sk／sk-1决定的发送调制序列的候选序列。
分支度量作成部21把接收基带信号101、与从每一状态的CIR估计值102求出了接收信号的拷贝加以比较，对全部分支的候选序列sk／sk-1作成分支度量201，将其输出到ACS运算电路22。
如果假定度量基准为欧几里得距离的平方，则可用下列式(3)、(4)来表示分支度量201：Γk[sk/sk-1]=|rk-rk^[sk/sk-1]|2--(3)]]>rk^[sk/sk-1]=Σi=0Lci,k[sk-1]I~k-i--(4)]]>此处，Γ[sk／sk-1]为分支sk／sk-1的分支度量201，rk为接收基带信号101，r^k[sk/sk-1]]]>为由分支sk／sk-1决定的接收信号的拷贝，ci，k[sk-1]为状态sk-1的CIR估计值102，L为传输线路的存储器长度。此外，把由状态sk决定的发送序列的候选序列(I~k,I~k-1,...,I~k-v+1)]]>作为每一状态的假设判定值103输出到CIR估计部12a～12n。
ACS运算电路22如下列式(5)那样，把分支度量201加到存储在路径度量存储器23中的以前某一瞬间的路径度量203上，对全部分支的候选序列sk／sk-1计算路径度量的候选序列：Hk[sk/sk-1]=Hk-1[sk-1]+Γk[sk/sk-1]--(5)]]>此处，Hk[sk／sk-1]为由分支sk／sk-1决定的路径度量的候选序列，Hk-1[sk-1]为由状态sk-1决定的以前某一瞬间的路径度量203。再有，如式(6)那样，把全部每一状态sk的路径度量的候选序列Hk[sk／sk-1]加以比较、选择最小者，作为路径度量202输出到路径度量存储器23：Hk[sk]=min{sk-1}→skHk[sk/sk-1]--(6)]]>此处，Hk[sk]为由状态sk决定的路径度量202。此外，把选择了哪条路径这样的信息作为残留路径204输出到路径存储器24。
路径存储器24存储规定瞬间的残留路径204，探索以前某一瞬间的路径度量203最小的路径，把由该路径决定的发送序列作为硬判定数据104输出。
所准备的CIR估计部12a～12n的个数为最大似然率序列估计11的状态的个数，接收基带信号101及每一状态的假设判定值103一输入，CIR估计部12a～12n就使用LMS算法对每一状态来估计CIR，输出每一状态的CIR估计值102。具体地说，如下列式(7)那样，对全部状态sk及传输线路i(i=0，…，L)更新CIR估计值，作为每一状态的CIR估计值102输出。
ci,k+1[sk]=ci,k[sk-1:sksv]+δ(rk-ci,k[sk-1:sksv]I‾k-i)I‾k-i*--(6)]]>此处，ci，k+1[sk]为状态sk的CIR估计值102，ci，k[sk-1：sksv]为残留路径在向sk迁移时在状态sk-1下的CIR估计值，δ为步长参数，·*表示复数共轭。
每一状态估计MLSE通过如上所述来进行每一状态的传输线路估计，即使在高速变动的传线路中也呈现出良好的误码率特性。
另一方面，在延迟散布大的舆线路中，在以可均衡到延迟时间长的延迟波为止的方式实现了MLSE的情况下，状态个数变多时装置规模变得过大。因此，迄今为了抑制装置规模的增大，提出了使用了表输出Viterbi算法的表输出Viterbi均衡器。表输出Viterbi算法在《IEEE Transactions on Information Theory》1987年第33卷第6号，第866～876页上发表的，桥本T．Hashimoto所写论文“AList-Type Reduced-Contraint Generalization of the ViterbiAlgorithm”(以下，称为文献2)中示出了，把Viterbi算法一般化为下列的(a)及(b)。
(a)把Viterbi算法的存储器长度设定为比传输线路或符号的约束长度短；以及
(b)把与各状态连接的残留路径一般化为S(S为正整数)条，而不是1条。
(a)中的一般化为与判定反馈序列估计(DFSE)相同的概念。另一方面，如果假定为二进制传送，则(b)中的一般化为从2S条连接的路径中选择度量值的似然率高的S条。
在使用了上述那样的表输出Viterbi算法的现有表输出Viterbi均衡器中，通过在各状态下残留多条残留路径能够以较小的装置规模在某种程度上抑制来自MLSE的特性变坏。以下，作为第二个现有例对于表输出Viterbi均衡器，说明其结构及工作。
图3为示出例如在上述文献2中示出了的、现有表输出Viterbi均衡器的结构的框图。图中，31为分支度量作成部，32为ACS运算电路，33为路径度量存储器，34为路径存储器，301为接收基带信号，302为CIR估计值，303为与状态连接的残留路径，304为分支度量，305为路径度量，306为以前某一瞬间的路径度量，307为残留路径，308为硬判定数据。
其次，说明有关工作。
现在，分别用下列式(8)、(9)来定义与状态sk连接的第u条路径sk[u]、与分支sk／sk-1连接的第v条路径sk／sk-1[v]：sk[u]=[I~k,I~k-1,Λ,I~k-V-1,I~k-Vsv,Λ,I~k-Lsv,Λ]--(8)]]>sk/sk-1[v]=[I~k,I~k-1,Λ,I~k-V,I~k-V-1sv,Λ,I~k-Lsv,Λ]--(9)]]>此处，I~ksv]]>为根据与状态sk或分支sk／sk-1连接的第u或第v条残留路径的发送序列的候选序列。
接收基带信号301、CIR估计值302及与状态连接的残留路径303一输入，分支度量作成部31就把接收基带信号301、与从CIR估计值302及与状态连接的残留路径求出了的接收信号的拷贝加以比较，对全部分支的候选序列sk／sk-1[v](v=1，2，…，S)作成分支度量304，将其输出到ACS运算电路32。如果假定度量基准为欧几里得距离的平方，则可用下列式(10)、(11)来表示分支度量304：Γk[sk/sk-1[v]]=|rk-r^k[sk/sk-1[v]|2---(10)]]>r^k[sk/sk-1[v]]=Σi=0VciI~k-i+Σi=V+1LciI~k-isv--(11)]]>此处，Γk[sk／sk-1[v]]为分支sk／sk-1[v]的分支度量304，rk为接收基带信号301，r~k[sk/sk-1[v]]]]>为由分支sk／sk-1[v]决定的接收信号的拷贝，c1为CIR估计值302，L为传输线路的存储器长度，v为Viterbi算法的存储器长度。
ACS运算电路32如由下列式(12)示出的那样，把分支度量304加到存储在路径度量存储器33中的以前某一瞬间的路径度量306上，对全部分支的候选序列sk／sk-1[v](v=1，2，…，s)计算路径度量的候选序列：Hk[sk/sk-1[v]]=Hk-1[sk-1[v]]+Γk[sk/sk-1[v]]--(12)]]>此处，Hk[sk／sk-1[v]]为由分支sk／sk-1[v]决定的路径度量的候选序列，Hk-1[sk-1[v]]为由状态sk-1[v]决定的以前某一瞬间的路径度量306。再有，对全部序列的全部每一状态s[u](u=1，2，…，S)进行下列式(13)所示的处理。即，从由与状态sk连接的分支sk／sk-1[v]决定的路径度量的候选序列Hk[sk／sk-1[v]]中选择第u个中最小者，作为路径度量305输出到路径度量存储器33：Hk[sk[u]]=minu{sk-1[v]}→skHk[sk/sk-1[v]]--(13)]]>此处，Hk[sk[u]]为由状态sk[u]决定的路径度量305。此外，把选择了哪条路径这样的信息作为残留路径307输出到路径存储器34。
路径存储器34存储规定瞬间的残留路径307，探索以前某一瞬间的路径度量306最小的路径，把由该路径决定的发送序列作为硬判定数据308输出。
正如以上说明了的那样，现有的表输出Viterbi均衡器通过对每一状态残留多条路径，以较小的电路规模，即使在延迟散布大的传输线路中也呈现出良好的误码率特性。此外，具有下述特征，即使在衰落变动快的传输线路中，如果定为在数据部分中进行CIR估计的自适应型结构，则在延迟散布大的情况下利用延迟波的分集效应也能在某种程度上抑制误码率特性的变坏。
但是，在具有上述结构的现有每一状态估计的MLSE及表输出Viterbi均衡器中，存在着下述问题，在每一状态估计的MLSE工作中，在延迟散布大的传输线路中装置规模变大，另一方面，在表输出Viterbi均衡器的工作中，在延迟小、且衰落变动快的传输线路中误码率特性变坏。
本发明是为了解决上述这样的课题而进行的，其目的在于，获得对于延迟散布大的传输线路或延迟散布小、且衰落变动快的传输线路都呈现出良好的误码率特性的自适应均衡器及自适应均衡方法。
发明的公开
与本发明有关的自适应均衡器，通过具备：传输线路存储器长度估计电路，从接收信号估计传输线路存储器长度；第1自适应均衡器，以适合于高速变动的传输线路的方法来减小上述接收信号中的符号间干扰等影响；第2自适应均衡器，以适合于延迟散布大的传输线路的方法来减小上述接收信号中的符号间干扰等影响；以及选择电路，输入由上述传输线路存储器长度估计电路输出的上述传输线路存储器长度，基于上述传输线路存储器长度来选择从上述第1自适应均衡器输出的解调数据及从上述第2自适应均衡器输出的解调数据中的某一个，输出已选择的上述解调数据，而使误码率特性良好。
此外，与本发明有关的自适应均衡器的特征在于，其中，上述第1自适应均衡器是使用对每一状态进行传输线路估计的最大似然率序列估计作为适合于高速变动的传输线路的方法，来减小上述接收信号中的符号间干扰等影响的自适应均衡器；以及上述第2自适应均衡器是使用表输出Viterbi算法作为适合于延迟散布大的传输线路的方法，来减小上述接收信号中的符号间干扰等影响的自适应均衡器。
此外，与本发明有关的自适应均衡器的特征在于，其中，上述传输线路存储器长度估计电路输入上述接收信号及已知的参照信号，使上述接收信号的时序移动、取与上述参照信号的相关性、基于所获得的相关功率，来估计上述传输线路存储器长度。
此外，与本发明有关的自适应均衡器的特征在于，其中，上述传输线路存储器长度估计电路输入上述接收信号及已知的参照信号，使上述接收信号的时序移动、经过多个脉冲群取与上述参照信号的相关性、基于所获得的相关功率超过了规定阈值的概率，来估计上述传输线路存储器长度。
本发明的自适应均衡方法，传输线路存储器长度估计电路从接收由数字无线电通信装置发射的电波而获得的接收信号，估计传输线路存储器长度；使用基于适合于高速变动的传输线路的方法的第1自适应均衡器，来减小上述接收信号中的符号间干扰等影响；使用基于适合于延迟散布大的传线路的方法的第2自适应均衡器，来减小上述接收信号中的符号间干扰等影响；基于上述传输线路存储器长度来选择从上述第1自适应均衡器输出的解调数据及从上述第2自适应均衡器输出的解调数据的某一个；以及输出已选择的上述解调数据，使误码率特性良好。
此外，本发明的自适应均衡方法的特征在于，其中，使用对每一状态进行传输线路估计的最大似然率序列估计作为适合于由上述第1自适应均衡器执行的高速变动的传输线路的方法，来减小上述接收信号中的符号间干扰等影响；以及使用表输出Viterbi算法作为适合于由上述第2自适应均衡器执行的延迟散布大的传输线路的方法，来减小上述接收信号中的符号间干扰等影响。
此外，本发明的自适应均衡方法的特征在于，上述传输线路存储器长度估计电路输入上述接收信号及已知的参照信号，使上述接收信号的时序移动、取与上述参照信号的相关性、基于所获得的相关功率，来估计上述传输线路存储器长度。此外，本发明的自适应均衡方法的特征在于，上述传输线路存储器长度估计电路输入上述接收信号及已知的参照信号，使上述接收信号的时序移动、经过多个脉冲群取与上述参照信号的相关性、基于所获得的相关功率超过了规定阈值的概率，来估计上述传输线路存储器长度。
附图的简单说明
图1为示出现有的每状态估计MLSE的结构的框图；
图2为示出现有的每一状态估计MLSE中的最大似然率序列估计部的内部结构的框图；
图3为示出现有的表输出Viterbi均衡器的结构的框图；
图4为示出本发明实施形态1的自适应均衡器的结构的框图；
图5为示出本发明实施形态1中的传输线路存储器长度估计电路的内部结构的框图；
图6为示出本发明实施形态1中的每一状态估计MLSE的内部结构的框图；
图7为示出本发明实施形态1中的表输出Viterbi均衡器的内部结构的框图；
图8为示出本发明实施形态2的自适应均衡器的结构的框图；以及
图9为示出本发明实施形态2中的传输线路存储器长度估计电路的内部结构的框图。
用于实施发明的最佳形态
为了更详细地说明本发明，以下，按照附图说明用于实施本发明的最佳形态。
实施形态1
图4为示出本发明实施形态1的自适应均衡器的结构的框图，图中，41为传输线路存储器长度估计电路，42为每一状态估计MLSE，43为表输出Viterbi均衡器，44为选择电路，401为接收基带信号，402为参照信号，403为传输线路存储器长度，404、405为硬判定数据。而且，406为由选择电路44从由每状态估计MLSE 42及表输出Viterbi均衡器43输出的硬判定数据404、405中选择了的硬判定数据，即解调数据。
其次，说明有关工作。
一输入接收基带信号401及已知的参照信号402，传输线路存储器长度估计电路41就通过取该接收基带信号401与参照信号402的相关性来估计传输线路存储器长度403，输出估计结果。图5为示出该传输线路存储器长度估计电路41的内部结构的框图，图中，51为相关器，52为加法电路，53为存储器，54为比较电路，501、503为相关功率，502为由加法电路52获得的相关功率之和。
在具有上述结构的传输线路存储器长度估计电路41中，相关器51通过移动接收基带信号401的时序取唯一字等已知的参照信号402与接收基带信号401的相关性，把所获得的相关结果平方后的值作为相关功率501输出到加法电路52及存储器53。加法电路52对于取了相关性的全部时序把相关功率相加，把相关功率之和502输出给比较电路。存储器53对于取了相关性的全部时序暂时存储相关功率，在加法电路52中求出相关功率之和502之后，把所存储的相关功率503输出给比较电路54。比较电路54把相关功率之和502与相关功率503加以比较，把相关功率503的大小相对相关功率之和502大了规定比例以上的时序宽度作为传输线路存储器长度403输出。
把传输线路存储器长度估计电路41生成的传输线路存储器长度403送给每一状态估计MLSE 42、表输出Viterbi均衡器43及选择电路44。
接收基带信号401、传输线路存储器长度估计电路41输出的传输线路存储器长度403及已知的参照信号402一输入，每一状态估计MLSE 42就利用对每一状态进行传输线路估计的最大似然率序列估计来估计发送序列，把所获得之值作为硬判定数据404输出。
图6为示出每一状态估计MLSE 42的内部结构的框图，图中，对于与图1中示出的现有每一状态估计MLSE相同的结构要素附以相同的符号，在此，省略其说明。
本发明实施形态1的每一状态估计MLSE 42的内部结构与图1中示出的现有每一状态估计MLSE之不同在于，在最大似然率序列估计部11a及CIR估计部12a’～12n’上输入了传输线路存储器长度403，以及在CIR估计部12a’～12n’上输入了参照信号402。
在具备上述结构的实施形态1的自适应均衡器中的每一状态估计MLSE 42中，接收基带信号401、每一状态的CIR估计值102及传输线路存储器长度403一输入，就利用Viterbi算法来估计发送序列，作为硬判定数据404输出。
实施形态1的自适应均衡器中的每一状态估计MLSE 42的最大似然率序列估计部11a与图2中示出的现有每一状态估计MLSE中的最大似然率序列估计部11之不同在于，实施形态1中的分支度量作成部基于传输线路存储器长度估计电路41输出的传输线路存储器长度估计电路41输出的传输线路存储器长度403而工作。即，在实施形态1的最大似然率序列估计部11a中，使用了传输线路存储器长度403作为上述式(4)中的L。
接收基带信号401、每一状态的假设判定值103、传输线路存储器长度403及参照信号402一输入，图6中示出的n个CIR估计部12a’～12n’的每一个就使用LMS算法对每一状态来估计CIR，输出每一状态的CIR估计值102。
作为实施形态1中的CIR估计部12a’～12n’与图1中示出的现有每一状态估计MLSE中的CIR估计部12a～12n之不同在于，涉及已知的参照信号402、使用参照信号402以代替每一状态的假设判定值103来进行训练工作，以及在按照式(7)从i=0到i=L更新CIR估计值时使用传输线路存储器长度403作为该L。
一输入接收基带信号401、传输线路存储器长度估计电路41输出的传输线路存储器长度403及已知的参照信号402，图4中示出的表输出Viterbi均衡器43就利用表输出Viterbi算法估计发送序列，输出硬判定数据405。
图7为示出表输出Viterbi均衡器43的内部结构的框图，图中，对于与图3中示出的现有表输出Viterbi均衡器相同的结构要素附以相同的符号，在此，省略其说明。
图7中，61为CIR估计部，31a为分支度量作成部，34a为路径存储器，601为假设判定值。
在具备上述结构的实施形态1的自适应均衡器内的表输出Viterbi均衡器43中，一输入接收基带信号401、传输线路存储器长度403、参照信号402及路径存储器34a输出的假设判定值601，CIR估计部61就使用LMS算法估计CIR，输出CIR估计值302。
具体地说，如下列式(14)中示出的那样，对于传输线路i(i=0，…，L)，更新CIR估计值302。ci=ci+δ(rk-ciI^k-i)I^k-i*--(14)]]>此处，ci为CIR估计值302，rk为接收基带信号401，δ为步长参数，I^k-i]]>为假设判定值601。再有，在已知的参照信号402的部分中，作为式(14)的I^k-i]]>使用参照信号402以代替假设判定值601，来进行训练工作。
分支度量作成部31a与图3中示出的现有表输出Viterbi均衡器中的分支度量作成部31相同，按照上述式(10)、(11)作成分支度量304。实施形态1的自适应均衡器中的分支度量作成部31a与图3中示出的现有表输出Viterbi均衡器中的分支度量作成部31之不同在于，使用传输线路存储器长度估计电路41输出的传输线路存储器长度403作为上述式(11)中的L。
实施形态1中的路径存储器34a除了现有表输出Viterbi均衡器中的路径存储器34的功能之外，还以与耱出硬判定数据405同样的方法输出在CIR估计部61中进行CIR估计用的假设判定值601。但是，为了跟随传输线路特性的变动，在经硬判定数据405超前的瞬间来判定假设判定值601。
把每一状态估计MLSE 42生成的硬判定数据404及表输出Viterbi均衡器43生成的硬判定数据405送给选择电路44。
选择电路44在传输线路存储器长度估计电路41输出的传输线路存储器长度403比规定值小的情况下，选择每一状态估计MLSE 42输出的硬判定数据404作为解调数据406输出。另一方面，在传输线路存储器长度403比规定值大的情况下，选择表输出Viterbi均衡器43输出的硬判定数据405作为解调数据406输出。
如上所述，按照本实施形态1，通过基于传输线路存储器长度估计电路输出的传输线路存储器长度来选择每一状态估计MLSE输出的硬判定数据及表输出Viterbi均衡器输出的硬判定数据中的一个，在延迟散布大的传输线路或延迟散布小、且衰落变动快的传线路中均可获得接收信号良好的误码率特性。
实施形态2
图8为示出本发明实施形态2的自适应均衡器的结构的框图，图中，对于与实施形态1的自适应均衡器相同的结构要素附以相同的符号，在此，省略其说明。
图8中，41a为基于相关功率超过规定阈值的概率来估计传输线路存储器长度的传输线路存储器长度估计电路，407为阈值。
其次，说明有关工作。
接收基带信号401、预知的参照信号402及阈值407一输入，传输线路存储器长度估计电路41a就经过多个脉冲群取接收基带信号401与参照信号402的相关性、基于相关功率超过规定阈值的概率来估计并输出传输线路存储器长度403。
图9为示出传输线路存储器长度估计电路41a的内部结构的框图，图中，对于与实施形态1的自适应均衡器中的结构要素同样的部分附以相同的符号，在此，省略其说明。
图9中，54a，56为比较电路，55为平均电路，504为相关功率的硬判定值，505为相关功率硬判定值的平均值。
与实施形态1的自适应均衡器中的传输线路存储器长度估计电路41同样，在具有上述结构的传输线路存储器长度估计电路41a中，相关器51使接收基带信号401的时序移动、取唯一字等已知的参照信号402与接收基带信号401的相关性，把所获得的结构平方后的值作为相关功率501输出给加法电路52及存储器53。
加法电路52对于取了相关性的全部时序把相关功率相加，把相关功率之和502输出给比较电路。
存储器53对于取了相关性的全部时序暂时存储相关功率，在加法电路52中求出相关功率之和502之后，把所存储的相关功率503输出给比较电路54a。
比较电路54a把相关功率之和502与相关功率503加以比较，在相关功率503的大小相对于相关功率之和502大了规定比例以上的情况下，输出作为“1”的相关功率硬判定值504，在不是这样的情况下，输出作为“0”的相关功率硬判定值504。
平均电路55经过多个脉冲群对相关功率的硬判定值504进行平均，输出相关功率硬判定值的平均值505。
比较电路56把相关功率硬判定值的平均值505与阈值407加以比较，把相关功率硬判定值的平均值505比阈值407大的时序宽度作为传输线路存储器长度403输出。
把传输线路存储器长度估计电路41a生成的传输线路存储器长度403送给每一状态估计MLSE 42、表输出Viterbi均衡器43及选择电路44。
接收基带信号401、传输线路存储器长度估计电路41输出的传输线路存储器长度403及预知的参照信号402一输入，每一状态估计MLSE 42就利用对每一状态进行传输线路估计的最大似然率序列估计来估计发送序列，作为硬判定数据404输出。由于每一状态估计MLSE42的结构及工作与实施形态1的自适应均衡器中的、图6中示出的每一状态估计MLSE 42相同，故在此，省略其说明。
接收基带信号401、传输线路存储器长度估计电路41a输出的传输线路存储器长度403及已知的参照信号402一输入，表输出Viterbi均衡器43就利用表输出Viterbi算法估计发送序列，将其作为硬判定数据405输出。
由于表输出Viterbi均衡器43的结构及工作与实施形态1的自适应均衡器中的、图7中示出的表输出Viterbi均衡器43相同，故在此，省略其说明。
把每一状态估计MLSE 42生成的硬判定数据404及表输出Viterbi均衡器43生成的硬判定数据405送给选择电路44。
选择电路44在传输线路存储器长度估计电路41a输出的传输线路存储器长度403比规定值小的情况下，选择每一状态估计MLSE 42输出的硬判定数据404作为解调数据406输出。另一方面，在传输线路存储器长度403比规定值大的情况下，选择表输出Viterbi均衡器43输出的硬判定数据405作为解调数据406输出。
如上所述，按照本实施形态2，由于传输线路存储器长度估计电路41a经过多个脉冲群取接收基带信号与参照信号的相关性、基于其相关功率超过规定阈值的概率来估计传输线路存储器长度，故能更准确地估计传输线路存储器长度，与实施形态1的自适应均衡器相比，能进一步改善误码率特性。
工业上利用的可能性
如上所述，在数字移动体通信、数字卫星通信及数字移动体卫星通信领域中，在数字无线电通信装置接收无线电通信信号的情况下，由于使用与本发明有关的自适应均衡器，选择电路44基于由自适应均衡器内的传输线路存储器长度估计电路41输出的传输线路存储器长度，选择来自适合于高速变动的传输线路的自适应均衡器的输出及来自适合于延迟散布大的传输线路的自适应均衡器的输出中的某一个，获得最佳的硬判定数据，故在数字移动体通信、数字卫星通信及数字移动体卫星通信领域中的数字无线电通信装置适合于获得良好的接收信号误码率特性。